專利名稱：半導(dǎo)體制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種半導(dǎo)體制作方法，更確切地，涉及到在一塊半導(dǎo)體襯底上制作多個特定類型的雙極型或MOS晶體管，其中每一個半導(dǎo)體晶體管可以有不同的特性。
為了提高總體性能、減小尺寸和功耗、降低系統(tǒng)價格，微電子技術(shù)中的共同趨勢是在一塊單獨的芯片上集成越來越多的功能。這種集成有一些缺點，其中之一是器件特性不能針對集成的每一個子區(qū)域分別優(yōu)化。而是器件特性必須被折衷選擇，以同樣適合不同器件要求。如果集成之前達到最大性能的一個參數(shù)是使用不同電源電壓，這點尤其正確。
雙極型晶體管的電性能主要由它的縱向發(fā)射極/基極/收集極剖面確定，其中基極的特性通常是主要的部分?；鶚O一般通過離子注入技術(shù)形成?；罨嘶?驅(qū)入熱循環(huán)最終形成發(fā)射極/基極/收集極剖面。
通過改變這兩個步驟的參數(shù)，晶體管的特性能在大范圍內(nèi)調(diào)整。對于一個將在非常高的頻率下工作的器件，淺而陡的基極(通過使用低離子注入能量和短熱循環(huán)獲得)是必須的，而對于低噪音晶體管或開關(guān)晶體管，具有更低基極電阻的更寬的基極和/或更好的電流處理容量是首選的。
當在半導(dǎo)體襯底上制作半導(dǎo)體器件時，每一類有源器件，例如NMOS晶體管或NPN雙極晶體管，由于在每一類有源器件內(nèi)控制不同特性方面的困難，通常制作成帶有一批預(yù)定的特性。最好借助于改變有源器件的幾何圖形來得到特性的變化。
制作半導(dǎo)體器件的共同方法包括下面步驟掩蔽、在非掩蔽區(qū)域引入摻雜劑和退火。摻雜劑的引入一般通過離子注入技術(shù)進行，并且決定每一個器件的一部分特性。
半導(dǎo)體電路可以包括有源器件，例如晶體管，和無源器件，例如電阻器和電容器。更復(fù)雜的電路包括不同類型的晶體管，例如BiCMOS工藝。這樣一種工藝在美國專利No.5149663中由Chai等人描述，其中不同類型的晶體管被同時制作。
摻雜劑的引入也可以在退火之前繼續(xù)在相同的非掩蔽區(qū)域進行，如美國專利No.4596605中所述。
在美國4133701中，Greenstein等人描述了一種制作具有不同特性的晶體管的方法。選定的被離子注入的鹵素被用來局部特別增強磷擴散，這被用來形成發(fā)射極區(qū)。鹵素注入在硼擴散之前進行，硼擴散被用來形成基極區(qū)。鹵素注入使發(fā)射極區(qū)變得更深，但不會影響基極區(qū)。
在EP0143670中，由Fujitsu Limited描述了在同一塊襯底上制作具有不同特性的不同類型雙極型晶體管的方法。這是通過同時制作選定的晶體管的基極區(qū)和所有晶體管的發(fā)射極區(qū)來實現(xiàn)的。該發(fā)明的目的是制作一個具有高開關(guān)速度的雙極型晶體管，并且同時制作一個具有高耐壓的雙極型晶體管。
上述的現(xiàn)有技術(shù)沒有預(yù)見到有必要在同一芯片上實現(xiàn)具有不同特性的同一類型晶體管。
概述現(xiàn)有技術(shù)沒有解決的第一個問題是如何制作至少兩個同類雙極型晶體管，每一個晶體管基本具有相同的發(fā)射極區(qū)，但有不同的特性。
現(xiàn)有技術(shù)沒有解決的第二個問題是如何制作至少兩個同類MOS晶體管，每一個晶體管基本具有相同的源區(qū)和漏區(qū)，但有不同的特性。
第一個問題通過至少一個半導(dǎo)體電路的半導(dǎo)體制作方法解決，該電路包括在一個半導(dǎo)體襯底上實現(xiàn)的多個特定類型雙極型晶體管。此方法包括下列步驟在所述半導(dǎo)體襯底上安排具有第一類型的第一摻雜劑的第一區(qū)域，在所述第一區(qū)域內(nèi)形成至少一個第一和第二基極區(qū)，通過引入所述第一類型的第二摻雜劑到每一個所述基極區(qū)而形成一個發(fā)發(fā)射極區(qū)，和通過引入所述第一類型的第三摻雜劑到所述第一區(qū)域而形成收集極區(qū)。形成所述基極區(qū)的步驟包括分別引入至少一個第二類型的第四和第五摻雜劑，到至少一個所述第一區(qū)域的第一和第二區(qū)內(nèi)，第二類型與第一類型相反，所述第四和第五摻雜劑具有不同的劑量參數(shù)，并且在形成所述發(fā)射極的步驟之前，退火所述襯底以分別建立至少一個第一和第二基極區(qū)，從而在單個退火步驟期間建立至少兩個具有不同摻雜分布的基極區(qū)，并且在所述半導(dǎo)體電路中建立至少兩個具有不同特性的雙極型晶體管。
第二個問題用至少一個半導(dǎo)體電路的半導(dǎo)體制作類似方法解決，該電路包括在一個半導(dǎo)體襯底上實現(xiàn)的多個特定類型MOS晶體管。此方法包括下列步驟在所述半導(dǎo)體襯底上安排第一區(qū)域，在所述第一區(qū)域內(nèi)形成至少一個第一和第二溝道區(qū)，通過在每一個溝道區(qū)的二個相反側(cè)上引入第一類型的第一摻雜劑而形成源極和漏極區(qū)。形成所述溝道區(qū)的步驟包括分別引入至少一個第二類型的第二和第三摻雜劑到至少一個所述第一區(qū)域的第一和第二區(qū)內(nèi)，第二類型與第一類型相反，所述第二和第三摻雜劑具有不同的劑量參數(shù)，并且在形成所述源極區(qū)和漏極區(qū)的所述步驟之前，退火所述襯底以分別建立至少一個第一和第二溝道區(qū)，從而在單個退火步驟期間建立至少兩個具有不同摻雜分布的溝道區(qū)，并且在所述半導(dǎo)體電路中建立至少兩個具有不同閾值電壓的MOS晶體管。
本發(fā)明更詳細的實施方案在獨立權(quán)利要求中闡明。
本發(fā)明的一個優(yōu)點是能夠在同一個半導(dǎo)體電路上組合具有不同特性的同類型晶體管，比如NPN雙極型晶體管，并從而優(yōu)化該芯片的性能和功能。
另一個優(yōu)點是不同器件的特性能在大范圍內(nèi)變化。
圖2a-2c表示對于本發(fā)明的具有不同特性的兩個NPN雙極型晶體管，其不同制作步驟的橫截面。
圖3a-3e表示對于本發(fā)明的具有不同特性的兩個NM0S晶體管，其不同制作步驟的橫截面。
外延層3開始用第一類p型摻雜劑摻雜，而且第二類型晶體管、NMOS晶體管NMOS1和NMOS2在這個區(qū)域中實現(xiàn)，即所謂MOS區(qū)4。在掩埋層2上面的區(qū)域用第二類n型摻雜劑摻雜，以形成雙極區(qū)16(BIP區(qū))，其中雙極型晶體管被實現(xiàn)。
MOS區(qū)4在這個案例中是外延層3，但可以是任何適當?shù)膿诫s阱，p型或n型。為了清晰的原因，外延層3被認為是所述第一類p型阱。
每一個雙極型晶體管需要與相鄰器件完全隔離。這通過實現(xiàn)絕緣區(qū)5達到，絕緣區(qū)5從襯底1向上延伸到外延層3的表面。每一個雙極型晶體管具有用第一類p型摻雜劑摻雜的基極區(qū)6’,6”，以及基極區(qū)內(nèi)用第二類n型摻雜劑摻雜的發(fā)射極區(qū)7。用第二類n型摻雜劑摻雜的收集極區(qū)8在基極區(qū)6’、6”旁邊實現(xiàn)。每一個雙極型晶體管NPN1和NPN2則具有發(fā)射極接觸e1、e2，基極接觸b3、b2和收集極接觸c1、c2。
每一個NMOS晶體管具有溝道區(qū)10’、10”，用與MOS區(qū)同類型摻雜劑(p)摻雜。然后在每一個溝道區(qū)10’、10”上部制造柵極氧化物11、多晶硅柵極12和間隔13。在MOS區(qū)4內(nèi)，柵極12的每一邊實現(xiàn)源極區(qū)14和漏極區(qū)15。
本發(fā)明的制作晶體管的方法可應(yīng)用于各種類型的有源器件，比如雙極型晶體管和MOS晶體管，如下面所述。其他類型的有源器件也可以用本發(fā)明的方法制作。制作半導(dǎo)體器件的共同方法不詳細描述，由于它們對本領(lǐng)域的技術(shù)人員來說是顯然的，而且本發(fā)明的方法被描述作為那些方法的補充。
圖2a-2d表示對于

圖1的依照本發(fā)明具有不同特性的兩個NPN雙極型晶體管，其不同制作步驟的半導(dǎo)體電路的部分橫截面。
圖2a表示一個襯底的橫截面(部分表示)，具有掩埋層2和外延層3，其中所述外延層已經(jīng)用第二類n型摻雜劑摻雜，形成BIP區(qū)16。絕緣區(qū)5已經(jīng)被實現(xiàn)，使雙極型晶體管彼此隔離。在這些工藝步驟中，在BIP區(qū)16頂部已經(jīng)形成一層場氧化物20。第一類p型的第一摻雜劑p1，例如硼，通過氧化物層20中的第一和第二開孔21,22被離子注入。所述第一摻雜劑具有第一組劑量參數(shù)，例如能量和注入時間，導(dǎo)致在BIP區(qū)16中的第一深度有大量雜質(zhì)23。這些雜質(zhì)在圖中標記為加號，以表示當前雜質(zhì)形成電子的短缺(Ⅲ族元素)。
圖2b表示與圖2a相同器件的橫截面，增加了保護層24，例如光刻膠，覆蓋所述第一開孔21。與第一類摻雜劑同類的第二摻雜劑p2，因此只能通過所述第二開孔22被注入。所述第二摻雜劑p2具有第二組劑量參數(shù)，導(dǎo)致在BIP區(qū)16中的第二深度有另外大量雜質(zhì)25。因此形成所述第一和第二組劑量的結(jié)合。
第一和第二深度之間的關(guān)系可以是任意的，甚至完全相同。通過所述第一和第二開孔的離子注入之間的重要差別是所述第一組劑量參數(shù)中和所述第一與第二組劑量的結(jié)合中至少一個是不同的，例如，如果使用同樣的雜質(zhì)，離子注入能量的差別導(dǎo)致在其它深度處的其它雜質(zhì)，并且使用相同的雜質(zhì)，離子注入時間的差別導(dǎo)致在同一深度不同數(shù)量的雜質(zhì)。
去除保護層，并使器件退火預(yù)定的時間，以使雜質(zhì)分布并形成基極區(qū)6’,6”?；鶚O區(qū)由于前面的注入步驟而具有不同摻雜分布。在退火步驟期間，基極氧化物26在每一個基極區(qū)頂部生長。這個在圖2c中描述。
在基極區(qū)6’,6”中形成發(fā)射極區(qū)7，并且在所述基極區(qū)旁邊形成收集極區(qū)8。同時在每一個區(qū)的頂部分別生長發(fā)射極氧化物27和收集極氧化物28。這個的描述見圖2d。
發(fā)射極區(qū)、基極區(qū)和收集極區(qū)然后被接觸形成發(fā)射極接觸e1,e2，基極接觸b1,b2和收集極接觸c1,c2，如圖1所示。這使半導(dǎo)體電路上半導(dǎo)體器件的互連或直接使用該晶體管成為可能。
這個在基極區(qū)制作有不同摻雜分布的雙極型晶體管的技術(shù)，當然可以用于制作具有不同收集極和發(fā)射極區(qū)的雙極型晶體管。收集極區(qū)中不同的摻雜分布提供了能在不同電壓或不同頻率特性下工作的器件，按照“Johnson Limit”，在同一集成電路上，與基極區(qū)摻雜分布的變化影響相同，發(fā)射極區(qū)中不同的摻雜分布造成或多或少的影響。
圖3a-3e表示對于依照本發(fā)明具有不同特性的兩個NMOS晶體管，其不同制作步驟的半導(dǎo)體電路的橫截面。
圖3a表示在襯底(未示出)頂部生長的外延層3的橫截面。外延層形成MOS區(qū)4，如上所述用第一類p型摻雜劑摻雜。在前面的工藝步驟中，場氧化物30已經(jīng)在MOS區(qū)4頂部形成。第一開孔31和第二開孔32布置在場氧化物30中，并且不是注入MOS區(qū)4的兩個暴露區(qū)域，第一保護膜33置于開孔中的一個上面，在這個例子中是在第二開孔32上面。第二類p型第一摻雜劑p3通過所述第一開孔31用離子注入技術(shù)引入，導(dǎo)致在所述暴露的MOS區(qū)有大量雜質(zhì)34。
當然可能如前面的例子通過兩個開孔注入第一雜質(zhì)，但是這個例子描述了實現(xiàn)任意組合的可能性。
第一保護膜33然后被去除，第二保護膜35被置于所述第一開孔31上面，通過第二開孔32暴露所述MOS區(qū)4，如圖3b所示。第二類p型第二摻雜劑p4通過所述第二開孔32用離子注入技術(shù)引入，導(dǎo)致在所述暴露的MOS區(qū)有另一數(shù)量雜質(zhì)36。
去除保護膜，并然后在所述暴露的MOS區(qū)頂部淀積柵極氧化物11。在柵極氧化物11的制作期間，使該器件進行退火，并使雜質(zhì)分布形成摻雜區(qū)37’,37”。這些步驟的結(jié)果在圖3c中表示。
圖3d表示圖3c器件的橫截面，其中多晶硅柵極12已經(jīng)形成，帶有間隔13。本領(lǐng)域的技術(shù)人員對這些制作步驟是熟悉的，因此描述源極區(qū)14和漏極區(qū)15的制作，和多晶硅柵極12用離子注入技術(shù)摻雜第二類n型摻雜劑N1，比如砷的這些制作步驟如圖3e所描述。源極區(qū)和漏極區(qū)的建立進一步在摻雜區(qū)37’,37”中分布雜質(zhì)，從而減少進入溝道區(qū)10’,10”的摻雜區(qū)，其中所述溝道區(qū)有不同摻雜分布和不同的閾值電壓。
這些例子只是表示出每一種類型的兩個晶體管，但是不言而喻，使用本發(fā)明方法，每一種類型中可以實現(xiàn)任意數(shù)量晶體管。而且，該方法不限定在僅僅兩類晶體管，而是可以用于任意數(shù)量的晶體管類型。
所示的例子只是表示雙極型NPN和NMOS晶體管，但本方法可以容易地用于制作雙極型PNP和PMOS晶體管，或任何其他類型晶體管，比如用于高頻的雙重多雙極晶體管。
保護膜最好由光刻膠構(gòu)成，由于它能用非破壞性的去除方法，但其他膜也可以使用，比如氧化物、氮化物和聚酰亞胺。
權(quán)利要求
1．一種至少一個半導(dǎo)體電路的半導(dǎo)體制作方法，該電路包括多個實現(xiàn)在半導(dǎo)體襯底(1)上的特定類型的雙極型晶體管(NPN1,NPN2)，所述方法包括下列步驟-在具有第一類型(n)第一摻雜劑的所述半導(dǎo)體襯底(1)上安排第一區(qū)域(16)，-在所述第一區(qū)域(16)中形成至少一個第一(6’)和一個第二(6”)基極區(qū)，-通過引入所述第一類型(n)第二摻雜劑到所述基極區(qū)(6’,6”)的每一個，形成發(fā)射極區(qū)(7)，和-通過引入所述第一類型(n)第三摻雜劑到所述第一區(qū)域(16)中，形成收集極區(qū)(8)，其特征在于所述形成基極區(qū)(6’,6”)的步驟包括下列步驟-分別引入至少一個第二類型(p)的第四(p1)和第五(p2)摻雜劑到至少一個所述第一區(qū)域(16)的第一和第二區(qū)內(nèi)，第二類型與(p)第一類型(n)相反，所述第四和第五摻雜劑具有不同的劑量參數(shù)，以及-在形成所述發(fā)射極(7)的步驟之前，退火所述襯底以分別建立所述至少一個第一(6’)和第二(6”)基極區(qū)，由此在單個退火步驟期間建立至少兩個具有不同摻雜分布的基極區(qū)，并且在所述半導(dǎo)體電路中建立至少兩個具有不同特性的雙極型晶體管。
2．權(quán)利要求1的半導(dǎo)體制作方法，其中引入所述第四和第五摻雜劑(p1,p2)的每個步驟包括-選擇至少一個區(qū)域(21,22)，用來引入至少一種所述摻雜劑(p1,p2)，和-把所述至少一種摻雜劑(p1,p2)離子注入到所述區(qū)域(16)中的所述至少一個區(qū)域中。
3．權(quán)利要求2的半導(dǎo)體制作方法，其中引入所述第四和第五摻雜劑的步驟進一步包括下列步驟-在所述離子注入步驟之前，用保護層(24)涂敷該區(qū)域，和-在所述離子注入步驟之后，從該區(qū)域去除所述保護層。
4．權(quán)利要求1-3中任一個的半導(dǎo)體制作方法，其中每一組劑量參數(shù)借助于改變劑量參數(shù)和/或能量參數(shù)來選擇。
5．權(quán)利要求1-4中任一個的半導(dǎo)體制作方法，其中所述至少兩個雙極型晶體管中每一個發(fā)射極區(qū)(7)，被選擇成基本相同。
6．一種至少一個半導(dǎo)體電路的半導(dǎo)體制作方法，該電路包括多個實現(xiàn)在半導(dǎo)體襯底(1)上的特定類型的MOS晶體管(NMOS1,NMOS2)，所述方法包括下列步驟-在所述半導(dǎo)體襯底(1)上安排第一區(qū)域(4)，-在所述第一區(qū)域(4)中形成至少一個第一(10’)和一個第二(10”)溝道區(qū)，-通過引入第一類型(n)第一摻雜劑，在每個溝道區(qū)(10’,10”)的兩個相反面上形成源極區(qū)(14)和漏極區(qū)(15)，其特征在于所述形成溝道區(qū)的步驟包括下列步驟-分別引入至少一種第二類型(p)的第二(p3)和第三(p4)摻雜劑到至少一個所述第一區(qū)域(4)的第一和第二區(qū)域內(nèi)，第二類型(p)與所述第一類型(n)相反，所述第二和第三摻雜劑具有不同的劑量參數(shù)，以及-在形成所述源極區(qū)(14)和漏極區(qū)(15)的步驟之前，退火所述襯底以分別建立至少一個第一(10’)和第二(10”)溝道區(qū)，由此在單個退火步驟期間建立至少兩個具有不同摻雜分布的溝道區(qū)，并且在所述半導(dǎo)體電路中建立至少兩個具有不同特性的MOS晶體管(NMOS1,NMOS2)。
7．權(quán)利要求6的半導(dǎo)體制作方法，其中引入所述第二和第三摻雜劑(p3,p4)的每個步驟包括-選擇至少一個區(qū)域(31,32)，用來引入至少一種所述摻雜劑(p3,p4)，和-把所述至少一種摻雜劑(p3,p4)離子注入到所述區(qū)域(4)中的所述至少一個區(qū)域中。
8．權(quán)利要求7的半導(dǎo)體制作方法，其中所述引入所述第二和第三摻雜劑的步驟進一步包括下列步驟-在所述離子注入步驟之前，用保護層(33,35)涂敷該區(qū)域，和-在所述離子注入步驟之后，從該區(qū)域去除所述保護層。
9．權(quán)利要求6-8中任一個的半導(dǎo)體制作方法，其中每一組劑量參數(shù)借助于改變摻雜參數(shù)和/或能量參數(shù)來選擇。
10．權(quán)利要求6-9中任一個的半導(dǎo)體制作方法，其中所述至少兩個MOS晶體管中每一個源極區(qū)(14)和漏極區(qū)(15)，被選擇成基本相同。
全文摘要
本發(fā)明涉及到一種半導(dǎo)體電路的半導(dǎo)體制作方法,該電路具有多個一種類型的有源器件NMOS1,NMOS2,NPN1,NPN2。該方法包括下列步驟:在半導(dǎo)體襯底(1)上安排第一區(qū)域(4,16),并在所述第一區(qū)域(4,16)中實現(xiàn)兩個具有不同種特性的所述類型的有源器件。實現(xiàn)所述有源器件的步驟包括在所述第一區(qū)域(4,16)中形成第一(6’,10’)和第二(6”,10”)子區(qū)域,并進一步包括分別引入不同劑量參數(shù)的第一P
文檔編號H01L29/732GK1325544SQ9981303
公開日2001年12月5日 申請日期1999年10月27日 優(yōu)先權(quán)日1998年11月4日
發(fā)明者J·C·尼斯特倫, T·約翰松 申請人:艾利森電話股份有限公司