通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝(FOWLP)的方法，屬于集成電路芯片封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]Dlnfineon eWLP封裝。如圖1所示，芯片I正面朝下(Face Down)方式通過膠膜貼到載體上，然后進(jìn)行塑封(見塑封體10)，塑封完成后將膠膜及載體去除漏出芯片I正面。后續(xù)通過RDL (Redistribut1n Line:再布線)工藝(見再布線層11)完成如圖1所示的FOffLP (扇出型晶圓封裝)封裝結(jié)構(gòu)。從工藝過程看，其主要的不足之處在于需要使用到半導(dǎo)體Photolithography (影印工藝)，相應(yīng)設(shè)備及工藝成本比較高。
[0003]2) Freescale RCP封裝結(jié)構(gòu)。實(shí)現(xiàn)過程參見
http://www.freescale.com/webapp/sps/site/overview, jsp?code=ASIC_LV3_PACKAGING_RCP。其主要的不足之處在于需要完成在基板預(yù)留孔中實(shí)現(xiàn)電鍍并引出電路焊盤，電鍍成本及工藝過程比較困難。
[0004]3) TSMC FOWLP封裝結(jié)構(gòu)。參見CN102856279A專利的TSMC封裝結(jié)構(gòu)圖6。其實(shí)現(xiàn)方法為在芯片上通過電鍍方法得到凸點(diǎn)，然后將芯片正面朝上貼到載體上，并進(jìn)行塑封；塑封完成后通過打磨漏出凸點(diǎn)；后續(xù)進(jìn)行RDL工藝完成焊盤布局并植球得到圖示結(jié)構(gòu)。從工藝過程看，即使用到了芯片上凸點(diǎn)，但還是部分工序需要使用影印工藝，相對成本比較高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，高效低成本的實(shí)現(xiàn)FOWLP封裝結(jié)構(gòu)。
[0006]按照本發(fā)明提供的技術(shù)方案，所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法包括以下步驟:
(1)在芯片焊盤上制備導(dǎo)電凸點(diǎn)；
(2)將芯片按照設(shè)計(jì)好的位置以正面朝上的方式通過膠帶貼到下方載體上；
(3)使用引線上流體材料包封芯片及引線，根據(jù)芯片凸點(diǎn)高度控制引線上流體材料的厚度，使得凸點(diǎn)只能露出少許頭部；
(4)在引線上流體材料表面采用電鍍工藝沉積導(dǎo)電金屬層，在導(dǎo)電金屬層表面通過磨平工藝進(jìn)行磨平處理；或者預(yù)先切除凸點(diǎn)頭部后磨平，再電鍍沉積導(dǎo)電金屬層；
(5)采用刻蝕方法，進(jìn)行相應(yīng)于芯片電路的導(dǎo)電圖案制備，并通過線路再布局得到相應(yīng)于整個表面的分布；
(6)在導(dǎo)電圖案表面凃覆保護(hù)層材料，再通過顯影刻蝕方法得到對應(yīng)焊盤的保護(hù)層開
Π ；
(7)最后在保護(hù)層開口位置的焊盤上進(jìn)行植球，制作出焊球，得到整個扇出型晶圓封裝結(jié)構(gòu)。
[0007]其中，步驟(I)所述制作導(dǎo)電凸點(diǎn)的方法可以采用電鍍金屬或采用引線鍵合工藝制備bump凸點(diǎn)方法。導(dǎo)電凸點(diǎn)的材料可以是Cu,或Ag合金等金屬。
[0008]步驟(2 )所述載體可以是金屬或硅等材質(zhì)，形狀可以為圓片或平板形式。
[0009]步驟(6)所述保護(hù)層材料可以使用光敏樹脂，或基板表面使用的油墨。
[0010]步驟(7 )所述植球前，可以先在焊盤表面電鍍底層材料，增加焊球在焊盤上結(jié)合的牢靠度。
[0011]在步驟(7)的基礎(chǔ)上，根據(jù)需求可以去除底部的膠帶和載體的部分或全部，以達(dá)到更薄的封裝厚度。
[0012]本發(fā)明的優(yōu)點(diǎn)是:本發(fā)明在芯片上預(yù)先制備凸點(diǎn)，方法可以是電鍍金屬(比如Cu)，也可以采用更簡易和高效率的晶圓芯片焊盤引線鍵合制備凸點(diǎn)方法實(shí)現(xiàn)(材料可以是Cu, Ag alloy等金屬);通過芯片凸點(diǎn)快速和簡易的實(shí)現(xiàn)芯片電路外延；在已通過凸點(diǎn)實(shí)現(xiàn)外延電路的基礎(chǔ)上結(jié)合基板圖形化方法實(shí)現(xiàn)芯片輸出電路的再布局，最后植球從而得到FOffLP封裝結(jié)構(gòu)。再布局的過程省去了半導(dǎo)體工藝中影印工藝，實(shí)現(xiàn)方案在封裝效率及最終成本方面具有一定優(yōu)勢。
【附圖說明】
[0013]圖1是現(xiàn)有技術(shù)結(jié)構(gòu)圖。
[0014]圖2是在芯片上制作凸點(diǎn)的示意圖。
[0015]圖3是將芯片正面朝上貼到載體上的示意圖。
[0016]圖4是用FOW材料包封芯片及引線只露出凸點(diǎn)頭部的示意圖。
[0017]圖5是在FOW材料表面制作平整的導(dǎo)電金屬層的示意圖。
[0018]圖6是制作基板表面導(dǎo)電圖案的示意圖。
[0019]圖7是涂覆保護(hù)層材料并制作開口的示意圖。
[0020]圖8是在焊盤處完成植球得到的FOWLP封裝結(jié)構(gòu)。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。
[0022]整個FOWLP封裝的實(shí)現(xiàn)過程如下:
(I)如圖2所示，在芯片I焊盤上制備導(dǎo)電凸點(diǎn)2，方法可以電鍍金屬或采用Wire Bond(引線鍵合)工藝制備Bump凸點(diǎn)方法,材料可以是Cu, Ag合金等金屬。
[0023](2)如圖3所示，將芯片I按照設(shè)計(jì)好的位置以正面朝上(Face up)的方式，通過膠帶(tape) 3貼到載體4上。載體4可以是金屬或娃(Silicon)等材質(zhì),形狀可以圓片或平板(Panel)形式。
[0024](3)如圖4所示,使用FOW (Flow on Wire,引線上流體)特性膜直接進(jìn)行壓合包封芯片及引線(wire);也可以采用FOW Paste (膠)進(jìn)行涂敷填充；工藝過程根據(jù)芯片凸點(diǎn)2高度控制FOW材料5的厚度，使得凸點(diǎn)2只能露出少許高度的頭部(如1um )，如圖4所
/Jn ο
[0025](4)在FOW材料5表面采用電鍍工藝沉積導(dǎo)電金屬層6，比如Cu，在導(dǎo)電金屬層6表面通過磨平工藝進(jìn)行磨平處理，也可以預(yù)先切除凸點(diǎn)2頭部后磨平，再電鍍沉積導(dǎo)電金屬層6，最后得到圖5所示結(jié)構(gòu)。
[0026](5 )采用刻蝕方法，如基板圖形(Substrate Pattern)刻蝕工藝進(jìn)行相應(yīng)于芯片電路的導(dǎo)電圖案7制備，并通過線路再布局得到相應(yīng)于整個表面的分布，如圖6所示。
[0027](6)在導(dǎo)電圖案7表面凃覆保護(hù)層8材料，材料可以使用光敏樹脂，或基板表面使用的油墨，通過顯影刻蝕方法得到對應(yīng)焊盤的保護(hù)層開口，如圖7所示。
[0028](7)最后在保護(hù)層8開口位置進(jìn)行植球，得到圖8所示的FOWLP封裝結(jié)構(gòu)。為增加焊球9在焊盤上結(jié)合的牢靠度，可以在焊盤表面電鍍底層材料，如Ni/Au層。在圖8基礎(chǔ)上，根據(jù)需求可以去除底部的膠帶(Tape)和載體(Carrier)，以確保更薄的FOWLP封裝厚度。
[0029]本發(fā)明實(shí)現(xiàn)了一種FOWLP封裝結(jié)構(gòu)；通過預(yù)先在芯片上制備的凸點(diǎn)實(shí)現(xiàn)電路I/O引出，方法簡易，效率高，成本低；引出的芯片電路I/o應(yīng)用基板圖形制備工藝方法進(jìn)行再布局，最后在再布局的焊盤上進(jìn)行植球從而得到FOWLP封裝結(jié)構(gòu)，具有低成本的優(yōu)勢。
【主權(quán)項(xiàng)】
1.通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，包括以下步驟: (1)在芯片(I)焊盤上制備導(dǎo)電凸點(diǎn)(2)； (2)將芯片(I)按照設(shè)計(jì)好的位置以正面朝上的方式通過膠帶(3)貼到下方載體(4)上； (3)使用引線上流體材料(5)包封芯片(I)及引線，根據(jù)芯片凸點(diǎn)(2)高度控制引線上流體材料(5)的厚度，使得凸點(diǎn)(2)只能露出少許頭部； (4)在引線上流體材料(5)表面采用電鍍工藝沉積導(dǎo)電金屬層(6)，在導(dǎo)電金屬層(6)表面通過磨平工藝進(jìn)行磨平處理；或者預(yù)先切除凸點(diǎn)(2)頭部后磨平，再電鍍沉積導(dǎo)電金屬層(6)； (5)采用刻蝕方法，進(jìn)行相應(yīng)于芯片電路的導(dǎo)電圖案(7)制備，并通過線路再布局得到相應(yīng)于整個表面的分布； (6)在導(dǎo)電圖案(7)表面凃覆保護(hù)層(8)材料，再通過顯影刻蝕方法得到對應(yīng)焊盤的保護(hù)層開口 ； (7)最后在保護(hù)層(8)開口位置的焊盤上進(jìn)行植球，制作出焊球(9)，得到整個扇出型晶圓封裝結(jié)構(gòu)。
2.如權(quán)利要求1所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，步驟(I)所述制作導(dǎo)電凸點(diǎn)(2)的方法采用電鍍金屬或采用引線鍵合工藝制備凸點(diǎn)方法。
3.如權(quán)利要求1，2所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，所述導(dǎo)電凸點(diǎn)(2)的材料為Cu,或Ag合金。
4.如權(quán)利要求1所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，步驟(2)所述載體(4)是金屬或硅材質(zhì)，形狀為圓片或平板形式。
5.如權(quán)利要求1所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，步驟(3)所述凸點(diǎn)(2)頭部露出引線上流體材料(5)的高度為?。
6.如權(quán)利要求1所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，步驟(6 )所述保護(hù)層(8 )材料使用光敏樹脂，或基板表面使用的油墨。
7.如權(quán)利要求1所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，步驟(7)所述植球前，先在焊盤表面電鍍底層材料，增加焊球(9)在焊盤上結(jié)合的牢靠度。
8.如權(quán)利要求1所述的通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，其特征是，在步驟(7)的基礎(chǔ)上，去除底部的膠帶(3)和載體(4)的部分或全部，以達(dá)到更薄的封裝厚度。
【專利摘要】本發(fā)明公開了一種通過預(yù)先在芯片上制備凸點(diǎn)實(shí)現(xiàn)扇出型晶圓封裝的方法，該方法在芯片上預(yù)先制備凸點(diǎn)，方法可以是電鍍金屬（比如Cu）,也可以采用更簡易和高效率的晶圓芯片焊盤引線鍵合制備凸點(diǎn)方法實(shí)現(xiàn)（材料可以是Cu,Ag合金等金屬）；通過芯片凸點(diǎn)快速和簡易的實(shí)現(xiàn)芯片電路外延；在已通過凸點(diǎn)實(shí)現(xiàn)外延電路的基礎(chǔ)上結(jié)合基板圖形化方法實(shí)現(xiàn)芯片輸出電路的再布局，最后植球從而得到FOWLP封裝結(jié)構(gòu)。再布局的過程省去了半導(dǎo)體工藝中影印工藝，該實(shí)現(xiàn)方案在封裝效率及最終成本方面具有一定優(yōu)勢。
【IPC分類】H01L21-60
【公開號】CN104576424
【申請?zhí)枴緾N201410759030
【發(fā)明人】汪民
【申請人】華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
【公開日】2015年4月29日
【申請日】2014年12月10日