3。在圖3B所示的實(shí)施例中，得到的溝槽200在半導(dǎo)體主體100的垂直方向上具有比深溝槽410的寬度W3更小的寬度w4。
[0025]參考圖3C，在以下步驟中，可將蝕刻停止層120形成在溝槽200中并且在頂表面103上。然后，參考圖3D，可執(zhí)行各向異性蝕刻工藝以蝕刻在溝槽200的底部210處的蝕刻停止層120。
[0026]參考圖3E和3F，形成更深的溝槽200 (參見圖3E)，并且在更深的溝槽200的較低溝槽部分中形成空隙300 (參見圖3F)。可例如通過使用各向異性蝕刻步驟來形成更深的溝槽200?？衫缡褂酶飨蛲晕g刻步驟來形成空隙300。在各向同性蝕刻步驟期間，未被蝕刻停止層120覆蓋的溝槽200的較低部分被加寬，導(dǎo)致空隙300。空隙300在半導(dǎo)體主體100的水平方向上具有大于溝槽200的寬度W1的寬度w5。
[0027]可通過蝕刻工藝的持續(xù)時(shí)間來調(diào)整空隙的寬度《5，其中寬度隨著蝕刻工藝的持續(xù)時(shí)間的增大而增大。例如，持續(xù)時(shí)間被設(shè)置為使得得到的空隙300具有比深溝槽410的寬度界3更小的寬度《5。這在圖3F中示出。
[0028]然而，參考圖4，還能夠設(shè)置蝕刻的持續(xù)時(shí)間使得得到的空隙300具有比深溝槽410的寬度W3更大的寬度w6。
[0029]在參考圖2-4解釋的實(shí)施例中，絕緣結(jié)構(gòu)的溝槽200在形成空隙300之前形成。然而，還能夠在形成溝槽200之前在半導(dǎo)體主體100中形成空隙300。下面參考圖5A-?來解釋這樣的方法的實(shí)施例。這些圖均示出半導(dǎo)體主體100的垂直橫截面視圖。
[0030]參考圖5A和5C,方法包括提供具有第一表面101和與第一表面101相對(duì)的第二表面102 (參見圖5A)的半導(dǎo)體主體100，以及形成與半導(dǎo)體主體100中的第一表面101間隔開的空隙300 (參見圖5C)。形成空隙300可包含被稱為Venezia工藝的方法。在該方法中，參考圖5B，在半導(dǎo)體主體100中形成若干溝槽331、332、333 (參考圖5B)。這些溝槽331、332、333中的每一個(gè)溝槽在垂直方向上從第一表面101延伸到半導(dǎo)體主體100內(nèi)。溝槽331、332、333可使用常規(guī)溝槽形成技術(shù)(諸如各向異性蝕刻工藝)來形成，并且可被形成有基本上相同的溝槽深度屯。在圖5B中，示出三個(gè)溝槽331、332、333。然而，這僅僅是示例。根據(jù)得到的空隙300的期望大小，可形成任何數(shù)量的溝槽331、332、333。
[0031]然后在氫氣氣氛中對(duì)半導(dǎo)體主體100進(jìn)行回火，以便從多個(gè)溝槽331、332、333形成空隙300。已知的是，通過在純氫氣氣氛中在相對(duì)高的溫度下對(duì)半導(dǎo)體主體100進(jìn)行回火，可消除缺陷。溫度例如高于1000°c，諸如在大約1100°C和1150°C之間。在形成溝槽331、332、333之后執(zhí)行這樣的回火工藝導(dǎo)致具有平滑側(cè)壁的埋藏空隙300?？障?00可例如具有圓形形狀。然而，這僅僅是示例。根據(jù)溝槽331、332、333的大小和形狀，空隙300可具有任何其它形狀，例如諸如矩形或幾乎矩形形狀。
[0032]參考圖5D，溝槽200被形成為使得其從第一表面101延伸到埋藏的空隙300?？墒褂美绺飨虍愋晕g刻工藝來形成溝槽200。
[0033]包括溝槽200和空隙300的絕緣結(jié)構(gòu)可被密封并且被部分地或完全地填充有介電層。下面參考圖6A-6G來解釋用于密封絕緣結(jié)構(gòu)的方法的一個(gè)實(shí)施例。
[0034]圖6A示出在形成溝槽200和空隙300之后并且在用于密封絕緣結(jié)構(gòu)的第一方法步驟之后的半導(dǎo)體主體100的垂直橫截面視圖?？墒褂帽疚闹敖忉尩姆椒ㄖ粊硇纬蓽喜?00和空隙300。用于密封絕緣結(jié)構(gòu)的第一方法步驟可包括在第一表面101上并且在空隙之上的溝槽200中形成保護(hù)層。參考圖6A，該保護(hù)層110可包括掩模110和參考圖2_4解釋的蝕刻停止層120。然而，還能夠在執(zhí)行下文解釋的方法步驟之前去除蝕刻停止層120。
[0035]參考圖6B，在空隙300的側(cè)壁上(以及在溝槽120的側(cè)壁上，如果已去除蝕刻停止層120)形成介電層310。介電層310可包括由例如熱氧化形成的氧化物。
[0036]參考圖6C，溝槽200被填充有另外的介電層130。該另外的介電層130是例如氧化物層。形成該另外的介電層130可包括沉積工藝，諸如LPCVD (低壓化學(xué)氣相沉積工藝)。該另外的介電層130可被形成為使得其覆蓋在第一表面101之上的保護(hù)層(掩模層110)的至少部分。另外的介電層130可進(jìn)一步覆蓋空隙300的表面。根據(jù)空隙300的寬度，在形成另外的介電層130之后，剩余的空隙300'可保留。這是因?yàn)樵诳障?00被完全填充之前，溝槽200可被完全填充有另外的介電材料130。
[0037]然而，可存在期望用介電材料來完全填充空隙300的應(yīng)用。下面參考圖6D-6G來解釋完全填充剩余空隙300'的方法步驟。
[0038]參考圖6D，至少?gòu)臏喜?00的垂直側(cè)壁去除介電層130 (以及蝕刻停止層，如果其仍然存在的話)，以便打開剩余空隙300'。然而，介電層130保留在剩余空隙300的側(cè)壁上。從溝槽200的側(cè)壁去除介電層130并且在剩余空隙300'的側(cè)壁上留下介電層130可包括例如各向異性蝕刻工藝。在該工藝中，還可從掩模層110去除介電層130。因?yàn)槲磸氖Ｓ嗫障?00'的側(cè)壁去除介電層130，所以剩余空隙300'的寬度W7小于其原始寬度w2。在該工藝中，蝕刻停止層120保護(hù)溝槽200的側(cè)壁不被蝕刻。
[0039]參考圖6E，至少在溝槽200的垂直側(cè)壁上形成諸如氧化物層或氮化物層的另一介電層140。該介電層140是可選的并且可包括例如氧化物和氮化物中的至少一個(gè)。氧化物可以是熱生長(zhǎng)的氧化物。在形成介電層140之后，可用介電層150再次密封絕緣結(jié)構(gòu)(見圖6F)。該介電層150可以是通過LPCVD工藝形成的氧化物層。介電層150覆蓋剩余空隙300'的表面以及溝槽200的表面，并且可完全填充溝槽200。根據(jù)空隙300和剩余空隙300'的大小，介電層150可完全填充剩余空隙300'。然而另一剩余空隙300''可仍然存在于半導(dǎo)體主體100內(nèi)，如圖6F中所示。
[0040]如果仍然存在空隙300' '，可重復(fù)參考圖6D-6F解釋的步驟。這些步驟可重復(fù)直到空隙300被完全填充并且因此絕緣結(jié)構(gòu)被完全填充為止，如圖6G中圖示的。
[0041]可參考圖7和8來解釋可使用上文解釋的絕緣結(jié)構(gòu)的應(yīng)用的示例。
[0042]圖7圖示包括第一半導(dǎo)體器件2和多個(gè)第二半導(dǎo)體器件3i_3n的半導(dǎo)體布置I的第一實(shí)施例。第一半導(dǎo)體器件2具有在第一負(fù)載端子22和第二負(fù)載端子23之間的負(fù)載路徑，并可呈現(xiàn)導(dǎo)通狀態(tài)(其中負(fù)載路徑傳導(dǎo)電流)或關(guān)斷狀態(tài)(其中負(fù)載路徑阻塞)。根據(jù)圖1的第一半導(dǎo)體器件2被實(shí)現(xiàn)為晶體管并且還包括控制端子21。特別地，根據(jù)圖7的第一半導(dǎo)體器件被實(shí)現(xiàn)為M0SFET，其中控制端子21是柵極端子，并且第一和第二負(fù)載端子22、23分別是源極端子和漏極端子。
[0043]在圖7中以及在以下圖中，被下標(biāo)跟隨的參考數(shù)字“3”表示個(gè)別的第二半導(dǎo)體器件。個(gè)別的第二半導(dǎo)體器件的相同部分(諸如控制端子和負(fù)載端子)具有被下標(biāo)跟隨的相同參考字符。例如，S1表不第二半導(dǎo)體器件中的第一個(gè),其具有控制端子Sl1以及第一和第二負(fù)載端子32^33”在下文中，當(dāng)參考第二半導(dǎo)體器件中的任意一個(gè)或多個(gè)第二半導(dǎo)體器件時(shí)，并且當(dāng)不要求在各個(gè)第二半導(dǎo)體器件之間的區(qū)分時(shí)，將使用不具有標(biāo)志的參考數(shù)字3、31、32、33來表示第二半導(dǎo)體器件及其各個(gè)部分。
[0044]第二半導(dǎo)體器件3被實(shí)現(xiàn)為在圖7中圖示的實(shí)施例中的晶體管，并且將被稱為下文中的第二晶體管。第二晶體管3中的每一個(gè)晶體管具有控制端子31和在第一負(fù)載端子32和第二負(fù)載端子33之間的負(fù)載路徑。第二半導(dǎo)體器件的負(fù)載端子32-33與彼此串聯(lián)連接，從而一個(gè)第二晶體管的第一負(fù)載端子連接到鄰近的第二晶體管的第二負(fù)載端子。另外，第二晶體管3的負(fù)載路徑與第一半導(dǎo)體器件2的負(fù)載路徑22-23串聯(lián)連接，從而第一半導(dǎo)體器件I和多個(gè)第二半導(dǎo)體器件3形成如同柵地陰地放大器的電路。
[0045]參考圖7，存在η個(gè)第二晶體管3，其中η>1。從這些η個(gè)第二晶體管3，第一個(gè)第二晶體管S1是被布置為最靠近在具有η個(gè)第二晶體管3的串聯(lián)電路中的第一半導(dǎo)體器件2的第二晶體管，并且具有直接連接到第一半導(dǎo)體器件2的負(fù)載路徑22-23的其負(fù)載路徑32^3!ο第η個(gè)第二晶體管3n是被布置為最遠(yuǎn)離在具有η個(gè)第二晶體管3的串聯(lián)電路中的第一半導(dǎo)體器件2的第二晶體管。在圖7圖示的實(shí)施例中，存在η=4個(gè)第二晶體管3。然而，這僅僅是示例，第二晶體管3的數(shù)量η可被任意選擇，即取決于半導(dǎo)體器件布置的期望電壓阻塞能力。這在下文中更詳細(xì)地解釋。
[0046]第二半導(dǎo)體器件3中的每一個(gè)半導(dǎo)體器件具有