Nldmos器件結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體制造領(lǐng)域，特別是涉及一種用于高壓ESD保護的NLDMOS器件結(jié)構(gòu)。
【背景技術(shù)】
[0002]靜電是一種客觀的自然現(xiàn)象，產(chǎn)生的方式多種，如接觸、摩擦、電器間感應等。靜電的特點是長時間積聚、高電壓、低電量、小電流和作用時間短的特點。靜電在多個領(lǐng)域造成嚴重危害。摩擦起電和人體靜電是電子工業(yè)中的兩大危害，常常造成電子電器產(chǎn)品運行不穩(wěn)定，甚至損壞。ESD是20世紀中期以來形成的以研究靜電的產(chǎn)生、危害及靜電防護等的學科，國際上習慣將用于靜電防護的器材統(tǒng)稱為ESD。
[0003]高壓LDMOS是高壓(HV)工藝中常用的結(jié)構(gòu)。因為其擊穿電壓容易調(diào)節(jié)，常被用作高壓ESD保護器件。常規(guī)的高壓N-LDMOS結(jié)構(gòu)如圖1所示，此結(jié)構(gòu)由一個多晶硅柵，一個高壓P型阱，一個高壓N阱，兩個N+擴散區(qū)，一個P+擴散區(qū)組成；其中位于P型阱中N+形成該LDMOS的源端，位于P型阱中P+形成該LDMOS的接出端；源端和接出端之間有一場氧化區(qū)；位于P型阱中的N+擴散區(qū)形成該LDMOS的漏端。多晶硅構(gòu)成LDMOS的柵極，柵極的多晶硅一部分跨在此N-擴散區(qū)上方，另一部分跨在P型阱上方。多晶硅與P型阱交匯區(qū)即為溝道區(qū)。該柵極的多晶硅一部分跨在場氧化區(qū)上方，一部分跨在有源區(qū)上方。柵極的多晶硅所跨的場氧化區(qū)位于高壓N阱中。LDMOS的源端端、接出端和多晶硅柵一起均連接到地端。而漏極的N+擴散區(qū)連接到輸出焊墊端；
[0004]常規(guī)LDMOS因為有一輕度摻雜的漂移區(qū)，在漏端加高壓時，電場往往會向漏端轉(zhuǎn)移，出現(xiàn)在靠近漏端N+擴散區(qū)的邊緣和場氧化區(qū)交界處，如圖1中所示A處所示。當ESD電流從漏端進入時，該結(jié)構(gòu)會讓電流集中從漏端N+擴散區(qū)的表面流經(jīng)A處，在A出造成LDMOS的早期ESD失效，限制LDMOS的ESD能力。
【發(fā)明內(nèi)容】
[0005]本發(fā)明要解決的技術(shù)問題是提供一種比常規(guī)LDMOS泄放ESD電流能力高NLDMOS器件結(jié)構(gòu)。
[0006]為解決上述技術(shù)問題，本發(fā)明的NLDMOS器件結(jié)構(gòu)，包括一 P型襯底I上部的多晶硅柵2、高壓P阱3、高壓N阱4、P+擴散區(qū)5、第一 N+擴散區(qū)6、第二 N+擴散區(qū)7和低壓N阱8組成，第一 N+擴散區(qū)6作為該LDMOS的源端S，P+擴散區(qū)5作為該LDMOS的接出端B ；所述源端S和接出端B之間有第一場氧化區(qū)9 ;第二 N+擴散區(qū)7作為該LDMOS的漏端D ;多晶硅柵2跨在高壓P阱3、高壓N阱4和第二場氧化區(qū)10的上方；多晶硅柵極2與高壓P阱3交匯區(qū)為溝道區(qū)，第二場氧化區(qū)10的位于高壓N阱4中；其中:
[0007]還包括一懸空的多晶娃場板11，多晶娃場板11位于高壓N講4上方靠近漏端D的一側(cè)，多晶硅場板11 一部分跨在場第二場氧化區(qū)10上方，一部分跨在漏端D有源區(qū)上方，漏端D與多晶硅場板11相鄰；所述懸空是指該多晶硅場板11不與其他端相連。
[0008]上述結(jié)構(gòu)不限于常規(guī)N型LDMOS結(jié)構(gòu)，本領(lǐng)域技術(shù)人員可根據(jù)本發(fā)明的原理擴展至P型LDMOS，DDDMOS等常見類似高壓結(jié)構(gòu)。
[0009]本發(fā)明法人結(jié)構(gòu)特點是在常規(guī)的NLDMOS的基礎(chǔ)上增加一懸空的多晶硅場板，該懸空的多晶硅場板位于高壓N阱上方靠近漏端位置，多晶硅一部分跨在場氧化區(qū)上方，一部分跨在漏端有源區(qū)上方；漏端N+擴散區(qū)一側(cè)與該場板緊貼。通過該場板可以調(diào)節(jié)LDMOS的最強電場位置和電流通路，使得LDMOS的最強電場遠離漏端有源區(qū)和場氧化區(qū)交界的地方，并使得ESD電流通路下移，避免ESD電流在器件表面集中造成LDMOS損傷，增強LDMOS的泄放ESD電流的能力。
【附圖說明】
[0010]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0011]圖1是一種常用高壓LDMOS的結(jié)構(gòu)示意圖。
[0012]圖2是本發(fā)明一實施例的結(jié)構(gòu)示意圖。
[0013]圖3是本發(fā)明應用于保護電路的結(jié)構(gòu)示意圖。
[0014]附圖標記說明
[0015]P型襯底I
[0016]多晶硅柵2
[0017]高壓P阱3
[0018]高壓N阱4
[0019]P+擴散區(qū)5
[0020]第一 N+擴散區(qū)6
[0021]第二 N+擴散區(qū)7
[0022]低壓N阱8
[0023]第一場氧化區(qū)9
[0024]第二場氧化區(qū)10
[0025]多晶硅場板11
[0026]漏端N+擴散區(qū)的邊緣和場氧化區(qū)交界處A
[0027]靜電進入端E
[0028]地GND
【具體實施方式】
[0029]如圖2所示，本發(fā)明的NLDMOS器件結(jié)構(gòu)一實施例，包括一 P型襯底I上部的多晶硅柵2、高壓P阱3、高壓N阱4、P+擴散區(qū)5、第一 N+擴散區(qū)6、第二 N+擴散區(qū)7和低壓N阱8組成，第一 N+擴散區(qū)6作為該LDMOS的源端S，P+擴散區(qū)5作為該LDMOS的接出端B ；所述源端S和接出端B之間有第一場氧化區(qū)9 ;第二 N+擴散區(qū)7作為該LDMOS的漏端D ;多晶硅柵2跨在高壓P阱3、高壓N阱4和第二場氧化區(qū)10的上方；多晶硅柵極2與高壓P阱3交匯區(qū)為溝道區(qū)，第二場氧化區(qū)10的位于高壓N阱4中；其中:
[0030]還包括一懸空的多晶娃場板11，多晶娃場板11位于高壓N講4上方靠近漏端D的一側(cè)，多晶硅場板11 一部分跨在場第二場氧化區(qū)10上方，一部分跨在漏端D有源區(qū)上方，漏端D與多晶娃場板11相鄰，該多晶娃場板11不與其他端相連；
[0031]如圖3所示，本發(fā)明應用于保護電路的結(jié)構(gòu)示意圖，本發(fā)明的源端、接出端和多晶硅柵連接到地端，而漏端的N+擴散區(qū)連接到輸出焊墊端。
[0032]以上通過【具體實施方式】和實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種NLDMOS器件結(jié)構(gòu)，包括一 P型襯底(I)上部的多晶硅柵(2 )、高壓P阱(3 )、高壓N阱(4)、P+擴散區(qū)(5)、第一 N+擴散區(qū)(6)、第二 N+擴散區(qū)(7)和低壓N阱(8)，第一 N+擴散區(qū)(6 )作為該LDMOS的源端(S)，P+擴散區(qū)(5 )作為該LDMOS的接出端(B);所述源端(S)和接出端(B)之間有第一場氧化區(qū)(9);第二 N+擴散區(qū)(7)作為該LDMOS的漏端(D);多晶硅柵(2)跨在高壓P阱(3)、高壓N阱(4)和第二場氧化區(qū)(10)的上方；多晶硅柵極(2)與高壓P阱(3)交匯區(qū)為溝道區(qū)，第二場氧化區(qū)(10)的位于高壓N阱(4)中；其特征是:還包括一懸空的多晶硅場板(11)，多晶硅場板(11)位于高壓N阱(4)上方靠近漏端(D)的一側(cè)，多晶硅場板(11)一部分跨在場第二場氧化區(qū)(10)上方，一部分跨在漏端(D)有源區(qū)上方，漏端(D)與多晶硅場板(11)相鄰。
【專利摘要】本發(fā)明公開了一種NLDMOS器件結(jié)構(gòu)，包括P型襯底上部的多晶硅柵、高壓P阱、高壓N阱、P+擴散區(qū)、第一N+擴散區(qū)、第二N+擴散區(qū)和低壓N阱組成，第一N+擴散區(qū)作為該LDMOS的源端，P+擴散區(qū)作為該LDMOS的接出端；所述源端和接出端之間有第一場氧化區(qū)；第二N+擴散區(qū)作為該LDMOS的漏端；多晶硅柵跨在高壓P阱、高壓N阱和第二場氧化區(qū)的上方；多晶硅柵極與高壓P阱交匯區(qū)為溝道區(qū)，第二場氧化區(qū)的位于高壓N阱中；其中，還包括一懸空的多晶硅場板，多晶硅場板位于高壓N阱上方靠近漏端的一側(cè)，多晶硅場板一部分跨在場第二場氧化區(qū)上方，一部分跨在漏端有源區(qū)上方，漏端與多晶硅場板相鄰。本發(fā)明與常規(guī)LDMOS相比具有更高的ESD電流泄放能力。
【IPC分類】H01L29-78, H01L29-40
【公開號】CN104659093
【申請?zhí)枴緾N201310593998
【發(fā)明人】鄧樟鵬, 蘇慶
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2015年5月27日
【申請日】2013年11月21日