半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具有使用了 N溝道型MOS晶體管的ESD保護(hù)電路的半導(dǎo)體裝置。
【背景技術(shù)】
[0002]由半導(dǎo)體集成電路構(gòu)成的半導(dǎo)體裝置具有作為外部連接用電極的焊盤(pán)。在該焊盤(pán)的附近通常設(shè)置有保護(hù)半導(dǎo)體裝置的內(nèi)部電路免受ESD (靜電放電)損傷的ESD保護(hù)電路。ESD保護(hù)電路之一有使用了多指型的N溝道型MOS晶體管(以下記作NMOS晶體管)的ESD保護(hù)電路。這里，該NMOS晶體管的柵極和源極與接地端子連接，漏極與焊盤(pán)和內(nèi)部電路連接(例如，參照專(zhuān)利文獻(xiàn)I)。
[0003]現(xiàn)有技術(shù)文獻(xiàn)
[0004]專(zhuān)利文獻(xiàn)
[0005]專(zhuān)利文獻(xiàn)1:日本特開(kāi)2007-116049號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0006]發(fā)明所要解決的問(wèn)題
[0007]在專(zhuān)利文獻(xiàn)I公開(kāi)的技術(shù)中，在使用了 NMOS晶體管的ESD保護(hù)電路中，通過(guò)調(diào)整漏極的觸點(diǎn)與柵電極之間的自對(duì)準(zhǔn)硅化物(salicide)塊寬度，提高了 ESD耐量。在該結(jié)構(gòu)的情況下，在漏極的觸點(diǎn)與柵電極之間存在自對(duì)準(zhǔn)硅化物塊，在源極的觸點(diǎn)與柵電極之間不存在自對(duì)準(zhǔn)硅化物塊。圖3示出這種狀況的晶體管的例子。ESD保護(hù)電路的NMOS晶體管30具有:與焊盤(pán)40和內(nèi)部電路連接的漏布線(xiàn)53a、以及與接地布線(xiàn)連接的柵極51和源布線(xiàn)52a。如圖3所示，通常，在NMOS晶體管50的區(qū)域中，由于布局設(shè)計(jì)成漏布線(xiàn)53a的布線(xiàn)寬度比源布線(xiàn)52a的布線(xiàn)寬度粗，所以漏布線(xiàn)53a的電阻值比源布線(xiàn)52a的電阻值低。
[0008]當(dāng)正的浪涌電壓被施加到焊盤(pán)40時(shí)，產(chǎn)生的浪涌電流從焊盤(pán)40經(jīng)由NMOS晶體管50流向接地端子。具體而言，浪涌電流依次流過(guò)以漏布線(xiàn)53a為代表的電阻、柵極51下方的溝道區(qū)域的電阻、和以源布線(xiàn)52a為代表的電阻。該電流路徑相對(duì)于柵極寬度存在無(wú)數(shù)個(gè)，例如，圖3的路徑I和路徑2都為電流路徑。
[0009]在假設(shè)NMOS晶體管50沿溝道寬度方向被均等地分割成5個(gè)部分的情況下，如果將該分割后的一個(gè)長(zhǎng)度中的漏布線(xiàn)與源布線(xiàn)的電阻設(shè)為RdO和RsO，將路徑I假設(shè)為從漏布線(xiàn)3a側(cè)(圖3的上方側(cè))觀察時(shí)柵極寬度為1/5的場(chǎng)所的路徑，將路徑2假設(shè)為柵極寬度為4/5的場(chǎng)所的路徑，則路徑I和路徑2的電阻分量分別如下所示。
[0010]路徑I的電阻分量=lRdO+Rch+4RsO
[0011]路徑2的電阻分量=4RdO+Rch+lRsO
[0012]圖4示出由該式表示的被分割的NMOS晶體管的等效電路圖。如該圖所示，例如漏布線(xiàn)的電阻RdO包含布線(xiàn)金屬的電阻、觸點(diǎn)的電阻和漏區(qū)域的電阻等全部電阻分量。這里，由于漏布線(xiàn)寬度>源布線(xiàn)寬度，所以，RdO < RsO,由于路徑I的電阻分量>路徑2的電阻分量成立，所以相比路徑1，浪涌電流更容易在路徑2中流過(guò)。也就是說(shuō)，在各個(gè)指中，浪涌電流集中在源布線(xiàn)52a側(cè)(圖3的下方側(cè))的柵極。因此，該部分的溝道區(qū)域附近容易被破壞，NMOS晶體管50和半導(dǎo)體裝置的ESD耐量降低。
[0013]本發(fā)明是鑒于上述課題而完成的，提供ESD耐量高的半導(dǎo)體裝置。
[0014]用于解決問(wèn)題的手段
[0015]本發(fā)明為了解決上述課題，提供一種半導(dǎo)體裝置，其具有NMOS晶體管型的ESD保護(hù)電路，所述半導(dǎo)體裝置的特征在于，具有:所述NMOS晶體管，其為多指型，具有交替配置于半導(dǎo)體襯底表面的多個(gè)源極和多個(gè)漏極、配置于所述源極與所述漏極之間的多個(gè)溝道區(qū)域、和設(shè)置在所述溝道區(qū)域上的柵極；源布線(xiàn)，其在所述NMOS晶體管的區(qū)域中設(shè)置在所述柵極和所述源極上，將所述柵極、所述源極和接地端子電連接；以及漏布線(xiàn)，其在所述NMOS晶體管的區(qū)域中設(shè)置在所述漏極上，將所述漏極和作為外部連接用電極的焊盤(pán)電連接，并在所述NMOS晶體管的區(qū)域中，具有與所述源布線(xiàn)的布線(xiàn)寬度相同的布線(xiàn)寬度。
[0016]發(fā)明效果
[0017]根據(jù)本發(fā)明，無(wú)需增大芯片尺寸就能夠提高半導(dǎo)體裝置的ESD耐量。
【附圖說(shuō)明】
[0018]圖1是示出半導(dǎo)體裝置內(nèi)的使用了 NMOS晶體管的ESD保護(hù)電路的俯視圖。
[0019]圖2是示出半導(dǎo)體裝置內(nèi)的ESD保護(hù)電路的電路圖。
[0020]圖3是示出現(xiàn)有的半導(dǎo)體裝置內(nèi)的使用了 NMOS晶體管的ESD保護(hù)電路的俯視圖。[0021 ] 圖4是被分割的NMOS晶體管的等效電路圖。
【具體實(shí)施方式】
[0022]以下，參照附圖來(lái)說(shuō)明本發(fā)明的實(shí)施方式。
[0023]首先，使用圖1說(shuō)明具有使用了 NMOS晶體管的ESD保護(hù)電路的半導(dǎo)體裝置的構(gòu)造。圖1是示出使用了 NMOS晶體管的ESD保護(hù)電路的俯視圖。
[0024]NMOS晶體管30為多指型，多個(gè)源區(qū)域32和多個(gè)漏區(qū)域33交替配置于半導(dǎo)體襯底表面。多個(gè)溝道區(qū)域配置在源區(qū)域32與漏區(qū)域33之間，柵電極31設(shè)置在溝道區(qū)域上。源布線(xiàn)32a在NMOS晶體管30的區(qū)域中設(shè)置在柵電極31和源區(qū)域32上。源布線(xiàn)32a將柵電極31、源區(qū)域32以及接地端子電連接。漏布線(xiàn)33a在NMOS晶體管30的區(qū)域中設(shè)置在漏區(qū)域33上，不設(shè)置在柵電極31上。漏布線(xiàn)33a將漏區(qū)域33和作為外部連接用電極的焊盤(pán)20(圖2)電連接。此外，在NMOS晶體管30的區(qū)域中，漏布線(xiàn)33a具有與源布線(xiàn)32a的布線(xiàn)寬度相同的布線(xiàn)寬度，觸點(diǎn)34的配置方式在兩個(gè)布線(xiàn)中是相同的。這里，將夾著一個(gè)柵電極的源區(qū)域和源布線(xiàn)以及漏區(qū)域和漏布線(xiàn)稱(chēng)作一個(gè)指。而且，通過(guò)使一個(gè)指折返并依次連續(xù)配置，形成NMOS晶體管30。
[0025]接著，說(shuō)明NMOS晶體管30的ESD保護(hù)動(dòng)作。圖2是示出半導(dǎo)體裝置的ESD保護(hù)電路的電路圖。
[0026]當(dāng)向焊盤(pán)20施加浪涌電壓時(shí)，浪涌電流被設(shè)計(jì)為從焊盤(pán)20經(jīng)由ESD保護(hù)電路流向接地端子。這時(shí)，NMOS晶體管30利用將表面擊穿作為觸發(fā)的雙極動(dòng)作，使該浪涌電流從漏極流向源極，所以，浪涌電流在NMOS晶體管30中流過(guò)，而不流過(guò)內(nèi)部電路。這樣，保護(hù)內(nèi)部電路不受浪涌電流的損傷。
[0027]這時(shí)，浪涌電流依次流過(guò)漏布線(xiàn)33a的電阻、柵極31下方的溝道區(qū)域的電阻和源布線(xiàn)32a的電阻。即使在圖1中，與圖3的情況相同地，沿溝道寬度方向?qū)MOS晶體管30的一個(gè)指均等地分割成5個(gè)部分，在將各個(gè)區(qū)域中的漏布線(xiàn)33a的電阻設(shè)為RdO、溝道區(qū)域的電阻設(shè)為Rch、源布線(xiàn)的電阻設(shè)為RsO時(shí)，路徑I和路徑2的電阻分量能夠表示為:
[0028]路徑I的電阻分量=lRdO+Rch+4RsO
[0029]路徑2 的電阻分量=4RdO+Rch+lRsO，
[0030]與現(xiàn)有例同樣，能夠通過(guò)圖4所示的、被分割的NMOS晶體管的等效電路表示。但是，如圖1所示，在NMOS晶體管30的區(qū)域中，由于將漏布線(xiàn)53a的布線(xiàn)寬度布局設(shè)計(jì)成與源布線(xiàn)52a的布線(xiàn)寬度相同，觸點(diǎn)34的配置也相同，所以，RdO = RsO成立，且路徑I的電阻分量=路徑2的電阻分量。
[0031]S卩，被均等地分割的各部分的電阻相等。在電阻被均等地分配的情況下，不論浪涌電流在NMOS晶體管30的一個(gè)指中流過(guò)何處的溝道區(qū)域，在焊盤(pán)20到接地端子之間，相對(duì)于浪涌電流的布線(xiàn)電阻的合計(jì)電阻值相同。于是，浪涌電流在溝道區(qū)域中，不集中在特定的部分。由此，特定的部分的溝道區(qū)域附近不容易被破壞，NMOS晶體管30和半導(dǎo)體裝置的
ESD耐量增高。
[0032]此外，將源布線(xiàn)32a不僅設(shè)置在源區(qū)域32上，還設(shè)置到柵電極31上的理由是避免元件尺寸的增大和ESD耐量的下降。通過(guò)上述那樣使寄生電阻相同，因此漏布線(xiàn)33a與源布線(xiàn)32a的布線(xiàn)寬度相同有助于ESD耐量提高，但是，即使將它們的布線(xiàn)寬度設(shè)為相同，如果布線(xiàn)寬度過(guò)細(xì)，也會(huì)由于浪涌電流造成布線(xiàn)熔斷，從而導(dǎo)致ESD耐量下降。因此，漏布線(xiàn)33a與源布線(xiàn)32a的布線(xiàn)寬度理想的是至少與漏區(qū)域33相等的寬度。但是，在具有比漏區(qū)域33的寬度窄的寬度的源區(qū)域32上配置與漏區(qū)域33相等寬度的源布線(xiàn)32a時(shí)，源區(qū)域32過(guò)窄。作為解決方案之一，可以舉出使源區(qū)域32的寬度與漏區(qū)域33的寬度相等，但是，這樣的話(huà)元件尺寸會(huì)增大，從而帶來(lái)芯片尺寸增大的影響。因此，不加寬源區(qū)域32，而是將源布線(xiàn)32a設(shè)置至柵電極31上，由此能夠避免元件尺寸的增大和ESD耐量的下降。
[0033]標(biāo)號(hào)說(shuō)明
[0034]30 =NMOS晶體管；31:柵極；32:源極；33:漏極；32a:源布線(xiàn)；33a:漏布線(xiàn)；34 -M點(diǎn)；20:焊盤(pán)；Rs:源布線(xiàn)的寄生電阻；Rd:漏布線(xiàn)的寄生電阻；Rch:溝道區(qū)域的寄生電阻。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體裝置具有: 多指型的NMOS晶體管，其組合相同的指而成，具有交替配置于半導(dǎo)體襯底表面的多個(gè)源區(qū)域和多個(gè)漏區(qū)域、配置于所述源區(qū)域與所述漏區(qū)域之間的多個(gè)溝道區(qū)域、和設(shè)置在所述溝道區(qū)域上的柵電極； 源布線(xiàn)，其在所述NMOS晶體管的區(qū)域中設(shè)置在所述柵電極和所述源區(qū)域上，將所述柵電極、所述源區(qū)域和接地端子電連接；以及 漏布線(xiàn)，其在所述NMOS晶體管的區(qū)域中設(shè)置在所述漏區(qū)域上，將所述漏區(qū)域和作為外部連接用電極的焊盤(pán)電連接， 所述NMOS晶體管的各指在溝道寬度方向上均等地進(jìn)行了分割時(shí)，分割而成的各部分的電阻值相等。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述源布線(xiàn)和所述漏布線(xiàn)的寬度在所述各指中是相等的。
【專(zhuān)利摘要】為了提供ESD耐量高的半導(dǎo)體裝置，源布線(xiàn)(32a)在NMOS晶體管(30)的區(qū)域中設(shè)置在柵極(31)和源極(32)上。源布線(xiàn)(32a)將柵極(31)、源極(32)和接地端子電連接。漏布線(xiàn)(33a)在NMOS晶體管(30)的區(qū)域中設(shè)置在漏極(33)上。漏布線(xiàn)(33a)將漏極(33)和作為外部連接用電極的焊盤(pán)(20)電連接。此外，在NMOS晶體管(30)的區(qū)域中，漏布線(xiàn)(33a)具有與源布線(xiàn)(32a)的布線(xiàn)寬度相同的布線(xiàn)寬度。
【IPC分類(lèi)】H01L27/04, H01L29/78, H01L21/336, H01L27/06, H01L21/822
【公開(kāi)號(hào)】CN105009264
【申請(qǐng)?zhí)枴緾N201480012059
【發(fā)明人】理崎智光
【申請(qǐng)人】精工電子有限公司
【公開(kāi)日】2015年10月28日
【申請(qǐng)日】2014年2月14日
【公告號(hào)】WO2014136548A1