一種新型的柵下阱結構4H-SiCMOSFET器件的制作方法
【技術領域】
[0001]本發(fā)明涉及一種電子元件技術領域，尤其涉及一種場效應晶體管，可應用于作為大功率半導體器件。
【背景技術】
[0002]SiC材料具有帶隙寬、擊穿場強高、電子飽和速率高、熱電導率高等優(yōu)異的特點，適合于高溫高頻工作，并且可以和Si—樣，采用平面工藝制作各種SiC功率器件，包括IGBT0在SiC的同質多象變體中，4H-SiC的電子迀移率約是同種結構的6H_SiC的兩倍，因此多數(shù)功率器件采用4H-SiC作為制作材料。
[0003]雖然和傳統(tǒng)的Si器件相比，SiC器件的擊穿電壓明顯提高。但是，高源、漏偏置電壓下，局部強電場對器件的可靠性提出了挑戰(zhàn)。
[0004]一個采用標準SiC平面工藝制作的對稱型4H-SiC NM0SFET結構如圖1所示。通過器件仿真獲得它的擊穿電壓如圖2所示，在530V左右。圖3給出了這種器件在臨界擊穿電壓附近的內部場強分布，發(fā)現(xiàn)在p-well和n-drift layer接觸面拐角處，容易形成局部高場強，降低了器件的耐壓特性。

【發(fā)明內容】

[0005]本發(fā)明的目的在于針對現(xiàn)有結構的不足，提出一種擊穿電壓更大的4H_SiCNM0SFET，提高器件性能。
[0006]本發(fā)明技術的關鍵是:在現(xiàn)有對稱型4H-SiCNM0SFET結構的基礎上，在多晶硅柵下面增加了一個BPW結構，該BPW結構分為接地或懸空兩種類型。
[0007]本發(fā)明的帶柵下BPW結構的新型4H-SiCNM0SFET，如圖4所示，自下而上包括金屬漏電極(drain electrode),η 型高慘雜 4H_SiC 襯底(n-substrate)，η 型輕慘雜 4H_SiC 外延層(n-drift layer)，柵下P阱(BPW)(接地或懸空)，普通P阱(p-well )，p型輕摻雜溝道區(qū)(P-)，η型高摻雜歐姆接觸區(qū)(η+)，P型高摻雜歐姆接觸區(qū)(p+)，S1JI氧化層(gateoxide)，多晶娃柵(poly-Si )，Si3N4柵、源隔離層(interlayer oxide)，金屬源電極(sourceelectrode)。
[0008]本發(fā)明由于在多晶硅柵下引入了一個接地或懸空的BPW結構，4H-SiCNM0SFET的導通擊穿電壓獲得顯著提高，當BPW接地時，擊穿電壓達到675V左右，如圖5所示；當BPW懸空時，擊穿電壓達到710V，如圖6所示。器件內局部高場強獲得有效緩解，如圖7所示。
【附圖說明】
[0009]圖1是不帶BPW結構的對稱型4H-SiCNM0SFET結構圖；
[0010]圖2是不帶BPW結構的對稱型4H-SiCNM0SFET擊穿特性圖；
[0011]圖3是不帶BPW結構的對稱型4H-SiCNM0SFET在臨界擊穿電壓下的器件內部場強分布圖；
[0012]圖4是本發(fā)明帶柵下接地或懸空BPW結構的新型4H-SiCNM0SFET結構圖；
示意圖中標號說明:
(I)金屬漏電極(drain electrode), (2) η 型高摻雜 4H_SiC 襯底(n-substrate), (3)η 型輕摻雜 4H-SiC 外延層(n-drift layer)，(4)普通 p 講(p-well)，(5)柵下 p 講(BPW)(接地或懸空)，(6) P型輕摻雜溝道區(qū)(P-)，(7) η型高摻雜歐姆接觸區(qū)(n+)，(8) ρ型高摻雜歐姆接觸區(qū)(P+)，(9)5丨02柵氧化層(gate oxide)，(10)多晶娃柵(poly-Si)，(11) Si 3N4柵、源隔離層(interlayer oxide)，( 12)金屬源電極(source electrode)。
[0013]圖5是帶接地BPW結構和不帶BPW結構的4H_SiCNM0SFET在開啟狀態(tài)下的擊穿特性器件仿真結果圖；
[0014]圖6是帶懸空BPW結構和不帶BPW結構的4H_SiCNM0SFET在開啟狀態(tài)下的擊穿特性器件仿真結果圖；
[0015]圖7是帶柵下接地BPW結構的新型4H-SiCNM0SFET在臨界擊穿電壓下的器件內部場強分布圖。
【主權項】
1.一種新型的柵下講4H_SiCNM0SFET結構自上而下包括drain electrode (I )、n-substrate (2)、n-drift layer (3)、p_well (4)、bottom p_we11 (BPW) (5)、p-區(qū)(6)、n+ 區(qū)(7)、p+ 區(qū)(8)、gate oxide (9)、poly-Si (10)、interlayer oxide (11)、sourceelectrode (12)。2.所述新型結構4H_SiCNM0SFET 的 drain electrode (I)和 source electrode (12)分別表示金屬源、漏電極；所述新型結構4H-SiCNM0SFET的poly-Si (10)是多晶硅柵電極；所述新型結構 4H_SiCNM0SFET 的 bottom p-well (BPff) (5)是位于 gate oxide (9)下面的一個接地或懸空的p-well ;所述新型結構4H_SiCNM0SFET的n-substrate (2)是η型高摻雜4H-SiC襯底；所述新型結構4H-SiCNM0SFET的n-drift layer (3)是η型輕摻雜4H_SiC襯底外延層；所述新型結構4H-SiCNM0SFET的η+區(qū)(7)是η型高摻雜歐姆接觸區(qū)；所述新型結構 4H-SiCNM0SFET 的 p-well (4)是 NM0SFET 的 p 阱；所述新型結構 4H_SiCNM0SFET 的P-區(qū)(6)是P型輕摻雜溝道區(qū)；所述新型結構4H-SiCNM0SFET的p+區(qū)(8)是p型高摻雜歐姆接觸區(qū)，用來連接p-well和金屬源電極；所述新型結構4H-SiCNM0SFET的gate oxide(9)和interlayer oxide (11)分別是3;102柵氧化層和Si 3N4隔離層。3.根據(jù)權利要求書1、2所述的4H-SiCNM0SFET，其特征在于采用了一種對稱的縱向結構；電流從金屬漏極(I)流入，通過兩側的P-溝道區(qū)(6)流出到金屬源極(12)。4.根據(jù)權利要求書1、2所述的4H-SiCNM0SFET，其特征在于多晶硅柵下面增加了一個懸空或接地的BPW結構，能夠有效提高器件擊穿電壓。5.根據(jù)權利要求書1、2所述的4H-SiCNM0SFET，其特征在于中間的BPW(5)和兩側普通p-well (4)采用的是相同的平面工藝。6.根據(jù)權利要求書1、2所述的4H-SiCNM0SFET采用標準的SiC功率器件平面制作工-H-O
【專利摘要】本發(fā)明公開了一種平面工藝中柵下阱結構的新型4H-SiCMOSFET器件結構.該結構主要應用于高壓電路設計中。該結構中柵下阱可以接地,也可以懸空。帶柵下阱的新型4H-SiCMOSFET器件結構設計能夠明顯提高4H-SiC？MOSFET器件的擊穿電壓。該新型4H-SiCMOSFET是一種縱向的NMOSFET，其結構如圖1所示，自上而下包括drain？electrode（1）、n-substrate（2）、n-drift？layer（3）、p-well（4）、bottom？p-well(BPW)（5）、p-（6）、n+（7）、p+（8）、gate？oxide（9）、poly-Si（10）、interlayer？oxide（11）、source？electrode（12）。由于在多晶硅柵下面增加了一個接地或懸空的BPW結構，本發(fā)明具有導通時擊穿電壓比普通4H-SiC場效應晶體管高的特點,更適合于高壓電路設計研究。
【IPC分類】H01L29/06, H01L29/10
【公開號】CN105023939
【申請?zhí)枴緾N201510161064
【發(fā)明人】高博, 吳勤
【申請人】四川大學
【公開日】2015年11月4日
【申請日】2015年4月8日