多晶硅電阻的制造方法
【技術領域】
[0001]本發(fā)明涉及一種半導體集成電路制造工藝方法，特別是涉及一種多晶硅電阻的制造方法。
【背景技術】
[0002]目前市場上有很多要求電流精確控制的應用需求，即隨溫度變化電流波動極小，因此低溫度系數(shù)電阻的應用非常廣泛。
[0003]在現(xiàn)有0.13微米平臺上有電阻為1ΚΩ?2ΚΩ的高阻多晶硅電阻的工藝，但是溫度系數(shù)是無法滿足電源管理單元(PMU)以及微控制單元(MCU)的產品需求的；通過工藝優(yōu)化可以實現(xiàn)低溫度系數(shù)，但是多晶硅的方塊電阻阻值只能達到200Ω?300Ω，如果需要同時滿足高阻和低溫度系數(shù)的需求，現(xiàn)有技術只能通過增加方塊電阻的數(shù)目來實現(xiàn)，但是會造成芯片面積變大，增加成本。

【發(fā)明內容】

[0004]本發(fā)明所要解決的技術問題是提供一種多晶硅電阻的制造方法，能同時實現(xiàn)高電阻和低溫度系數(shù)。
[0005]為解決上述技術問題，本發(fā)明提供的多晶硅電阻的制造方法包括如下步驟:
[0006]步驟一、在半導體襯底表面形成多晶硅薄膜。
[0007]步驟二、進行第一次P型離子注入在所述多晶硅薄膜中摻入P型雜質。
[0008]步驟三、進行第二次N型離子注入在所述多晶硅薄膜中摻入N型雜質。
[0009]所述多晶硅薄膜中的P型雜質濃度大于N型雜質濃度，所述多晶硅薄膜中的P型雜質和N型雜質進行反向摻雜并由二者的雜質濃度差確定所述多晶硅薄膜的電阻，通過降低所述多晶硅薄膜中的P型雜質和N型雜質的濃度差提高所述多晶硅薄膜的電阻。
[0010]同時所述多晶硅薄膜中的P型雜質的體濃度和N型雜質的體濃度的和大于lE19cm 3，通過提高所述多晶硅薄膜中的P型雜質和N型雜質的體濃度的和降低所述多晶硅薄膜的電阻溫度系數(shù)。
[0011]進一步的改進是，所述半導體襯底為娃襯底。
[0012]進一步的改進是，在所述硅襯底中形成有P阱。
[0013]進一步的改進是，步驟一中采用化學氣相淀積工藝形成所述多晶硅薄膜。
[0014]進一步的改進是，所述多晶硅薄膜的厚度為1000埃?2000埃。
[0015]進一步的改進是，所述第一次P型離子注入的注入雜質為硼，注入劑量為5E15cm2?lE16cm 2，注入能量為 20Kev ?50Kevo
[0016]進一步的改進是，所述第二次N型離子注入的注入雜質為磷，注入劑量為lE14cm2?3E14cm 2，注入能量為 5Kev ?50Kevo
[0017]進一步的改進是，所述多晶硅薄膜中的P型雜質的體濃度和N型雜質的體濃度的和為 5E19cm 3?5E20cm 3。
[0018]本發(fā)明多晶硅電阻通過在多晶硅薄膜中進行兩次雜質類型相反的離子注入實現(xiàn)，通過兩次離子注入的雜質濃度差確定多晶硅電阻的電阻值，通過兩次離子注入的雜質濃度和確定多晶硅電阻的電阻溫度系數(shù)，這樣使得電阻值和電阻溫度系數(shù)能夠分開調節(jié)，從而能同時實現(xiàn)高電阻和低溫度系數(shù)。
【附圖說明】
[0019]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0020]圖1是本發(fā)明實施例多晶硅電阻的制造方法的流程圖。
【具體實施方式】
[0021]如圖1所示，是本發(fā)明實施例多晶硅電阻的制造方法的流程圖，本發(fā)明實施例多晶硅電阻的制造方法包括如下步驟:
[0022]步驟一、在半導體襯底表面形成多晶硅薄膜。
[0023]較佳為，所述半導體襯底為形成有P阱的硅襯底。采用化學氣相淀積工藝形成所述多晶硅薄膜。所述多晶硅薄膜的厚度為1000埃?2000埃。
[0024]步驟二、進行第一次P型離子注入在所述多晶硅薄膜中摻入P型雜質。
[0025]較佳為，所述第一次P型離子注入的注入雜質為硼，注入劑量為5E15cm 2?lE16cm 2，注入能量為 20Kev ?50Kev。
[0026]步驟三、進行第二次N型離子注入在所述多晶硅薄膜中摻入N型雜質。
[0027]較佳為，所述第二次N型離子注入的注入雜質為磷，注入劑量為IEHcm2?3E14cm 2，注入能量為5Kev?50Kev。
[0028]上述兩次離子注入中形成的所述多晶硅薄膜中的P型雜質濃度大于N型雜質濃度，即所述多晶硅薄膜的電阻即多晶硅電阻為P型多晶硅電阻。
[0029]所述多晶硅薄膜中的P型雜質和N型雜質進行反向摻雜并由二者的雜質濃度差確定所述多晶硅薄膜的電阻，通過降低所述多晶硅薄膜中的P型雜質和N型雜質的濃度差提高所述多晶硅薄膜的電阻。本發(fā)明實施例通過多晶硅薄膜的兩種雜質濃度差的方法調節(jié)電阻能實現(xiàn)高電阻，如能實現(xiàn)1ΚΩ?2ΚΩ的高阻。
[0030]同時要求所述多晶硅薄膜中的P型雜質的體濃度和N型雜質的體濃度的和大于lE19cm 3，通過提高所述多晶硅薄膜中的P型雜質和N型雜質的體濃度的和降低所述多晶硅薄膜的電阻溫度系數(shù)。較佳為，所述多晶硅薄膜中的P型雜質的體濃度和N型雜質的體濃度的和為5E19cm 3?5E20cm 3。
[0031]本發(fā)明通過多晶硅薄膜中的兩種雜質濃度和降低電阻溫度系數(shù)的原理如下:
[0032]基于硅半導體中電阻與電導成反比關系，同時電導與電子迀移率成正比例關系，而硅中電子迀移率又與溫度有強相關性。在高摻雜和低溫條件下，電離雜質的散射將起主要作用，將硅中摻雜的原子數(shù)與電離之后產生的離子數(shù)之和大于119Cm 3，迀移率隨溫度的變化最小，這可以實現(xiàn)硅中低溫度系數(shù)高電阻的需求；
[0033]因此在多晶硅中實現(xiàn)N/P共摻，既能滿足交叉摻雜后的高電阻需求，同時又能通過兩種離子共摻后電離雜質的散射增強，實現(xiàn)低溫度相關性。
[0034]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【主權項】
1.一種多晶硅電阻的制造方法，其特征在于，包括如下步驟: 步驟一、在半導體襯底表面形成多晶硅薄膜； 步驟二、進行第一次P型離子注入在所述多晶硅薄膜中摻入P型雜質； 步驟三、進行第二次N型離子注入在所述多晶硅薄膜中摻入N型雜質； 所述多晶硅薄膜中的P型雜質濃度大于N型雜質濃度，所述多晶硅薄膜中的P型雜質和N型雜質進行反向摻雜并由二者的雜質濃度差確定所述多晶硅薄膜的電阻，通過降低所述多晶硅薄膜中的P型雜質和N型雜質的濃度差提高所述多晶硅薄膜的電阻； 同時所述多晶硅薄膜中的P型雜質的體濃度和N型雜質的體濃度的和大于lE19cm 3，通過提高所述多晶硅薄膜中的P型雜質和N型雜質的體濃度的和降低所述多晶硅薄膜的電阻溫度系數(shù)。2.如權利要求1所述的多晶硅電阻的制造方法，其特征在于:所述半導體襯底為硅襯底。3.如權利要求2所述的多晶硅電阻的制造方法，其特征在于:在所述硅襯底中形成有P講。4.如權利要求1所述的多晶硅電阻的制造方法，其特征在于:步驟一中采用化學氣相淀積工藝形成所述多晶硅薄膜。5.如權利要求1所述的多晶硅電阻的制造方法，其特征在于:所述多晶硅薄膜的厚度為1000埃?2000埃。6.如權利要求1或5所述的多晶硅電阻的制造方法，其特征在于:所述第一次P型離子注入的注入雜質為硼，注入劑量為5E15cm 2?lE16cm 2，注入能量為20Kev?50Kev。7.如權利要求1或5所述的多晶硅電阻的制造方法，其特征在于:所述第二次N型離子注入的注入雜質為磷，注入劑量為lE14cm 2?3E14cm 2，注入能量為5Kev?50Kev。8.如權利要求1或5所述的多晶硅電阻的制造方法，其特征在于:所述多晶硅薄膜中的P型雜質的體濃度和N型雜質的體濃度的和為5E19cm 3?5E20cm 3。
【專利摘要】本發(fā)明公開了一種多晶硅電阻的制造方法，包括如下步驟：步驟一、在半導體襯底表面形成多晶硅薄膜；步驟二、進行第一次P型離子注入；步驟三、進行第二次N型離子注入；由兩次離子注入的濃度差確定多晶硅薄膜的電阻、濃度和降低電阻溫度系數(shù)。本發(fā)明多晶硅電阻通過在多晶硅薄膜中進行兩次雜質類型相反的離子注入實現(xiàn)，通過兩次離子注入的雜質濃度差確定多晶硅電阻的電阻值，通過兩次離子注入的雜質濃度和確定多晶硅電阻的電阻溫度系數(shù)，這樣使得電阻值和電阻溫度系數(shù)能夠分開調節(jié)，從而能同時實現(xiàn)高電阻和低溫度系數(shù)。
【IPC分類】H01L21/02
【公開號】CN105047533
【申請?zhí)枴緾N201510367275
【發(fā)明人】袁苑, 陳瑜
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2015年11月11日
【申請日】2015年6月29日