一種測試sram共享接觸孔與有源區(qū)接觸電阻的結構的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體測試領域，更具體地說，本發(fā)明涉及一種測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構。
【背景技術】
[0002]SRAM(Static Random Access Memory)即靜態(tài)隨機存儲器，不用刷新電路，速度快，常用于各種集成電路的存儲器。
[0003]圖1為一個6T SRAM的存儲單元的示意圖，由4個NMOS Tl、T2、Ql、Q2以及2個PMOS Q3、Q4組成。其中Q3、Ql的輸入端和Q4、Q2的輸出端連在一起，Q4、Q2的輸入端和Q3、Q1的輸出端連在一起，組成一個鎖存器。其中，Tl，T2為兩個傳輸管。
[0004]隨著集成電路線寬的減小，集成度的提高，通常為了縮小SRAM版圖面積，引入共享接觸孔將Q3、Q1的輸入端柵極和Q4、Q2的輸出端漏極連在一起，同理Q4、Q2的柵極和Q3、Ql的漏極連在一起。6T SRAM存儲單元的版圖如圖2所示，其中I為有源區(qū)，有源區(qū)I上覆蓋有金屬硅化物，有源區(qū)之間用氧化隔離層隔開；2為柵極多晶硅，多晶硅上覆蓋有金屬硅化物；3為不規(guī)則形狀的共享接觸孔，一部分與有源區(qū)接觸，一部分與柵極多晶硅接觸，一個存儲單元中有2個共享接觸孔；4為正方形的常規(guī)接觸孔；5為~型注入區(qū)，1132，01，02包含在其中，為NMOS ;6為P型注入區(qū)，Q3，Q4包含在其中，為PM0S。
[0005]這個共享接觸孔形狀與普通接觸孔尺寸不同，一部分與漏極有源區(qū)接觸一部分與柵極多晶硅接觸，甚至還有一部分直接與氧化隔離層接觸。它的接觸環(huán)境相對復雜，且密度很高，對SRAM制造的成品良率起到很大影響。所以監(jiān)控SRAM共享接觸孔的接觸電阻非常重要。

【發(fā)明內容】

[0006]本發(fā)明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，該結構能夠有效監(jiān)控SRAM工藝制造中共享接觸孔與有源區(qū)的接觸電阻，可以有效監(jiān)控SRAM制造中的一些問題。
[0007]為了實現上述技術目的，根據本發(fā)明，提供了一種測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，包括:SRAM存儲單元陣列和邊界單元；其中，所述邊界單元用于將阱電位接出，同時作為SRAM存儲單元陣列的環(huán)境；而且，所述SRAM存儲單元陣列包括多個陣列單元，其中每個陣列單元包括按照左右鏡像且上下鏡像的方式排列的四個改型SRAM存儲單元版圖結構；每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。
[0008]優(yōu)選地，在每個陣列單元中，每個改型SRAM存儲單元版圖結構的共享接觸孔與相鄰的鏡像對稱的另一個改型SRAM存儲單元版圖結構的共享接觸孔通過金屬布線連接。
[0009]優(yōu)選地，每個改型SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置為浮空狀態(tài)。
[0010]優(yōu)選地，每個改型SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置被金屬層覆蓋。
[0011]優(yōu)選地，所述邊界單元包圍所述SRAM存儲單元陣列。
[0012]優(yōu)選地，所述改型SRAM存儲單元版圖結構是6T SRAM存儲單元的改型SRAM存儲單元版圖結構。
[0013]優(yōu)選地，共享接觸孔一部分與有源區(qū)接觸，而且共享接觸孔一部分與柵極多晶硅接觸。
[0014]優(yōu)選地，通過去除完整SRAM存儲單元版圖結構中的部分柵極多晶硅以使得每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。
【附圖說明】
[0015]結合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中:
[0016]圖1示意性地示出了 6T SRAM的存儲單元的示意圖。
[0017]圖2示意性地示出了 6T SRAM存儲單元的版圖。
[0018]圖3示意性地示出了 SRAM漏電測試結構的示意圖。
[0019]圖4示意性地示出了根據本發(fā)明優(yōu)選實施例的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構的示意圖。
[0020]需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
【具體實施方式】
[0021]為了使本發(fā)明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發(fā)明的內容進行詳細描述。
[0022]本發(fā)明在常規(guī)SRAM漏電測試結構的基礎上，對存儲單元的結構進行少量的變動，并相應改變其金屬連線，使之成為測共享接觸孔與有源區(qū)接觸電阻的鏈狀測試結構，可以測鏈形測試結構的總電阻以及單個接觸孔與有源區(qū)的接觸電阻，從而可以更精確的模擬SRAM制造中共享接觸孔與有源區(qū)的接觸情況，并以此監(jiān)控工藝制造。并且，該測試結構共享接觸孔的環(huán)境與集成電路制造中的SRAM存儲器相同，可以更好的監(jiān)控SRAM制造中由共享接觸孔引起的問題。
[0023]具體地，圖3示出了同樣應用于本發(fā)明的SRAM漏電測試結構示意圖，包括SRAM存儲單元陣列7和邊界單元8 ;邊界單元8主要用于將講電位接出，同時作為SRAM存儲單元陣列7的環(huán)境(具體地，例如如圖3所示，邊界單元8包圍SRAM存儲單元陣列7)。
[0024]單個“F”字樣代表的結構表示6T SRAM存儲單元版圖9，6T SRAM存儲單元版圖9按照左右鏡像且上下鏡像的方式排列成一個陣列單元，該陣列單元不斷重復得到SRAM存儲單元陣列7。
[0025]換言之，SRAM存儲單元陣列7包括多個陣列單元，其中每個陣列單元包括按照左右鏡像且上下鏡像的方式排列的四個6T SRAM存儲單元版圖9。
[0026]圖4為本發(fā)明測試結構的版圖示意圖。如圖4所示，在本發(fā)明中，6T SRAM存儲單元版圖9采用參考標號10所代表的區(qū)域內的改型6T SRAM存儲單元版圖結構(圖4中10以外的部分即是一個與改型6T SRAM存儲單元版圖結構10在上下鏡像對稱的另一個改型6T SRAM存儲單元版圖結構)。
[0027]根據本發(fā)明的每個改型6T SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。如上所述，共享接觸孔一部分與有源區(qū)接觸，而且共享接觸孔一部分與柵極多晶硅接觸。
[0028]而且在每個陣列單元中，每個改型6T SRAM存儲單元版圖結構的共享接觸孔與相鄰的鏡像對稱的另一個改型6T SRAM存儲單元版圖結構的共享接觸孔通過金屬布線連接(圖4示出了其中金屬布線11將兩個上下臨近的共享接觸孔連接在一起的情況)。每個改型6T SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置為浮空狀態(tài)。
[0029]在本發(fā)明中，可以通過去除完整SRAM存儲單元版圖結構中的部分柵極多晶硅(及部分共享接觸孔)以使得每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。
[0030]具體地說，本發(fā)明在圖3的SRAM漏電測試結構基礎上，對圖2所示的6T SRAM存儲單元加以修改，去掉Q1、Q3或Q2、Q4任意一柵極多晶硅及共享接觸孔。此處以去掉Ql和Q3的柵極多晶硅及共享接觸孔為例，得到圖4中的改型6T SRAM存儲單元版圖結構10，用金屬層將改型6T SRAM存儲單元版圖結構10中的共享接觸孔與臨近存儲單元的共享接觸孔連接在一起，其它常規(guī)的接觸孔用金屬層覆蓋并浮空，以最大近似模擬SRAM存儲器制造時的環(huán)境，并按圖3的方式進行排列，得到“共享接觸孔一金屬層一共享接觸孔一有源區(qū)金屬硅化物一共享接觸孔”的一條鏈狀結構，可以通過測試電阻監(jiān)控SRAM共享接觸孔與有源區(qū)的接觸情況。
[0031]顯然，本發(fā)明不僅限于圖2和圖4中所示的版圖結構，還包含所有基于本發(fā)明思想在SRAM測試結構基礎上改變的共享接觸孔與有源區(qū)接觸電阻的鏈狀測試結構。例如，除了適用于改型6T SRAM存儲單元版圖結構10，還可以適用于非6T SRAM存儲單元，可以是其它數量晶體管構成的SRAM存儲單元的改型SRAM存儲單元版圖結構。
[0032]需要說明的是，除非特別說明或者指出，否則說明書中的術語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關系或者順序關系等。
[0033]可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領域的技術人員而言，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。
【主權項】
1.一種測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于包括:SRAM存儲單元陣列和邊界單元；其中，所述邊界單元用于將阱電位接出，同時作為SRAM存儲單元陣列的環(huán)境；而且，所述SRAM存儲單元陣列包括多個陣列單元，其中每個陣列單元包括按照左右鏡像且上下鏡像的方式排列的四個改型SRAM存儲單元版圖結構；每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。2.根據權利要求1所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，在每個陣列單元中，每個改型SRAM存儲單元版圖結構的共享接觸孔與相鄰的鏡像對稱的另一個改型SRAM存儲單元版圖結構的共享接觸孔通過金屬布線連接。3.根據權利要求1或2所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，每個改型SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置為浮空狀態(tài)。4.根據權利要求1或2所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，每個改型SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置被金屬層覆蓋。5.根據權利要求1或2所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，所述邊界單元包圍所述SRAM存儲單元陣列。6.根據權利要求1或2所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，所述改型SRAM存儲單元版圖結構是6T SRAM存儲單元的改型SRAM存儲單元版圖結構。7.根據權利要求1或2所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，共享接觸孔一部分與有源區(qū)接觸，而且共享接觸孔一部分與柵極多晶硅接觸。8.根據權利要求1或2所述的測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，其特征在于，通過去除完整SRAM存儲單元版圖結構中的部分柵極多晶硅以使得每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。
【專利摘要】本發(fā)明提供了一種測試SRAM共享接觸孔與有源區(qū)接觸電阻的結構，包括：SRAM存儲單元陣列和邊界單元；其中，所述邊界單元用于將阱電位接出，同時作為SRAM存儲單元陣列的環(huán)境；而且，所述SRAM存儲單元陣列包括多個陣列單元，其中每個陣列單元包括按照左右鏡像且上下鏡像的方式排列的四個改型SRAM存儲單元版圖結構；每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔；而且在每個陣列單元中，每個改型SRAM存儲單元版圖結構的共享接觸孔與相鄰的鏡像對稱的另一個改型SRAM存儲單元版圖結構的共享接觸孔通過金屬布線連接。
【IPC分類】H01L21/66
【公開號】CN105140147
【申請?zhí)枴緾N201510435916
【發(fā)明人】葛雯, 劉梅, 馬杰
【申請人】上海華力微電子有限公司
【公開日】2015年12月9日
【申請日】2015年7月22日