一種帶角度注入的自對準mos溝道的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種自對準MOS溝道的制備方法，特別是涉及一種帶角度注入的自對準MOS溝道的制備方法。
【背景技術(shù)】
[0002]SiC材料禁帶寬度大、擊穿電場高、飽和漂移速度和熱導(dǎo)率大，這些材料優(yōu)越性能使其成為制作高功率、高頻、耐高溫、抗輻射器件的理想材料。SiC DM0SFET在大功應(yīng)用中具有很大價值，這都歸功于其較高的阻斷電壓和與Si DM0SFET相近的驅(qū)動電路設(shè)計。
[0003]目前限制SiC DM0SFET大范圍應(yīng)用的一個很重要原因是MOS溝道可靠性問題及兩次離子注入帶來的加工復(fù)雜性。SiC可以通過自身氧化來實現(xiàn)高質(zhì)量氧化層。但目前溝道迀移率遠低于Si M0SFET，為了保證導(dǎo)通性能器件，需要采用較短的溝道，但過短的溝道會導(dǎo)致短溝道效應(yīng)，因此需要保證單胞兩側(cè)溝道完全對稱。為了避免光刻誤差產(chǎn)生的兩側(cè)溝道不對稱，通常采用自對準的方法實現(xiàn)MOS溝道。溝道處SiC表面的質(zhì)量對氧化后界面質(zhì)量影響很大，因此對SiC表面的保護尤為重要，需要開發(fā)一種最大限度保護溝道部分SiC表面的自對準MOS溝道加工工藝。

【發(fā)明內(nèi)容】

[0004]發(fā)明目的:本發(fā)明的目的是提供能夠保護注入過程中溝道處的SiC表面，避免其損傷的帶角度注入的自對準MOS溝道的制備方法。
[0005]技術(shù)方案:為達到此目的，本發(fā)明采用以下技術(shù)方案:
[0006]本發(fā)明所述的帶角度注入的自對準MOS溝道的制備方法，包括如下的步驟:
[0007]S1:在第一導(dǎo)電類型襯底上生長第一導(dǎo)電類型層；
[0008]S2:在第一導(dǎo)電類型層上形成帶有角度的注入掩膜，注入掩膜的角度為0°?90。；
[0009]S3:通過帶有角度的離子注入形成第二導(dǎo)電類型摻雜區(qū)，離子注入與晶圓表面的垂直方向的夾角為0°?90° ;
[0010]S4:通過垂直于晶圓表面的離子注入在第二導(dǎo)電類型摻雜區(qū)內(nèi)形成第一導(dǎo)電類型摻雜區(qū)，第二導(dǎo)電類型摻雜區(qū)超出第一導(dǎo)電類型摻雜區(qū)的區(qū)域為溝道區(qū)；
[0011]S5:去除注入掩膜，在晶圓表面生長柵介質(zhì)層；
[0012]S6:去除部分柵介質(zhì)層，形成源極、柵極和漏極。
[0013]進一步，所述第一導(dǎo)電類型為η型，第二導(dǎo)電類型為P型；或者第一導(dǎo)電類型為P型，第二導(dǎo)電類型為η型。
[0014]進一步，所述注入掩膜的材料為氧化硅、氮化硅等離子注入掩膜介質(zhì)。
[0015]進一步，所述注入掩膜在形成過程中保留部分介質(zhì)層。
[0016]有益效果:本發(fā)明提供的帶角度注入自對準MOS溝道制備方法，通過同一次注入掩膜分別實現(xiàn)第一導(dǎo)電類型摻雜區(qū)和第二導(dǎo)電類型摻雜區(qū)，通過控制注入掩膜的角度以及離子注入與第一導(dǎo)電類型層垂直方向的角度來控制第一導(dǎo)電類型摻雜區(qū)和第二導(dǎo)電類型摻雜區(qū)的寬度差，進而控制溝道長度，簡化了器件加工工藝，減少了注入掩膜加工次數(shù)，并且注入過程中溝道處的SiC表面始終處于介質(zhì)的保護狀態(tài)下，避免了表面損傷，提高了后續(xù)氧化質(zhì)量。
【附圖說明】
[0017]圖1是本發(fā)明的材料生長及注入掩膜的示意圖；
[0018]圖2是本發(fā)明的帶角度第二導(dǎo)電類型注入的示意圖；
[0019]圖3是本發(fā)明的第一導(dǎo)電類型注入的示意圖；
[0020]圖4是本發(fā)明的柵介質(zhì)生長的示意圖；
[0021]圖5是本發(fā)明的電極生成的示意圖；
[0022]圖6是本發(fā)明的實施例的第二導(dǎo)電類型離子注入示意圖；
[0023]圖7是本發(fā)明的對如圖6所示結(jié)構(gòu)的有限元仿真結(jié)果示意圖；
[0024]圖8是本發(fā)明的實施例的第一導(dǎo)電類型離子注入示意圖；
[0025]圖9是本發(fā)明的實施例的去除掩膜介質(zhì)后的注入?yún)^(qū)示意圖。
【具體實施方式】
[0026]下面結(jié)合附圖和【具體實施方式】對本發(fā)明做進一步的說明。
[0027]本發(fā)明提供的一種帶角度注入的自對準MOS溝道的制備方法，包括如下的步驟:
[0028]S1:在第一導(dǎo)電類型襯底I上生長第一導(dǎo)電類型層2 ;
[0029]S2:在第一導(dǎo)電類型層2上形成帶有角度的注入掩膜10，注入掩膜10的角度8為0°?90°，注入掩膜10的材料為氧化硅、氮化硅等離子注入掩膜介質(zhì)，如圖1所示；
[0030]S3:通過帶有角度的離子注入形成第二導(dǎo)電類型摻雜區(qū)3，離子注入與晶圓表面的垂直方向的夾角9為0°?90°，如圖2所示；
[0031]S4:通過垂直于晶圓表面的離子注入在第二導(dǎo)電類型摻雜區(qū)3內(nèi)形成第一導(dǎo)電類型摻雜區(qū)4，第二導(dǎo)電類型摻雜區(qū)3超出第一導(dǎo)電類型摻雜區(qū)4的區(qū)域為溝道區(qū)13，如圖3所示；
[0032]S5:去除注入掩膜10，在晶圓表面生長柵介質(zhì)層5，如圖4所示；
[0033]S6:去除部分柵介質(zhì)層5，形成源極7、柵極6和漏極11，如圖5所示。
[0034]其中，第一導(dǎo)電類型為η型，第二導(dǎo)電類型為P型；或者第一導(dǎo)電類型為P型，第二導(dǎo)電類型為η型。
[0035]本發(fā)明的一個實施例包括如下的步驟:
[0036]首先，通過帶有一定角度的掩膜刻蝕工藝進行掩膜介質(zhì)刻蝕，介質(zhì)邊緣獲得的注入掩膜10的角度8為60度，接下來通過帶有角度的離子注入形成第二導(dǎo)電類型摻雜區(qū)3，離子注入與晶圓表面的垂直方向的夾角9為60度，如圖6所示，其中注入掩膜10在形成過程中保留部分介質(zhì)層12。如圖7所示為離子注入有限元仿真結(jié)果，通過仿真證明了通過加入60度的注入角度可以使注入?yún)^(qū)與掩膜窗口寬度相比寬0.8微米以上。
[0037]在完成第二導(dǎo)電類型摻雜注入后，通過垂直于晶圓表面的離子注入形成第一導(dǎo)電類型摻雜區(qū)4，如圖8所示。圖9為去除注入掩膜10后的注入?yún)^(qū)的示意圖，利用離子注入與第一導(dǎo)電類型層2垂直方向的角度9并結(jié)合注入掩膜角度8形成第一導(dǎo)電類型摻雜區(qū)4和第二導(dǎo)電類型摻雜區(qū)3的寬度差13，這一寬度差13即為MOS溝道的寬度。
【主權(quán)項】
1.一種帶角度注入的自對準MOS溝道的制備方法，其特征在于:包括如下的步驟: 51:在第一導(dǎo)電類型襯底(I)上生長第一導(dǎo)電類型層(2); 52:在第一導(dǎo)電類型層(2)上形成帶有角度的注入掩膜(10)，注入掩膜(10)的角度(8)為 O。?90。； 53:通過帶有角度的離子注入形成第二導(dǎo)電類型摻雜區(qū)(3)，離子注入與晶圓表面的垂直方向的夾角(9)為O。?90° ; S4:通過垂直于晶圓表面的離子注入在第二導(dǎo)電類型摻雜區(qū)(3)內(nèi)形成第一導(dǎo)電類型摻雜區(qū)(4)，第二導(dǎo)電類型摻雜區(qū)(3)超出第一導(dǎo)電類型摻雜區(qū)(4)的區(qū)域為溝道區(qū)(13); 55:去除注入掩膜(10)，在晶圓表面生長柵介質(zhì)層(5); 56:去除部分柵介質(zhì)層(5)，形成源極(7)、柵極(6)和漏極(11)。2.根據(jù)權(quán)利要求1所述的帶角度注入的自對準MOS溝道的制備方法，其特征在于:所述第一導(dǎo)電類型為η型，第二導(dǎo)電類型為P型；或者第一導(dǎo)電類型為P型，第二導(dǎo)電類型為11型。3.根據(jù)權(quán)利要求1所述的帶角度注入的自對準MOS溝道的制備方法，其特征在于:所述注入掩膜(10)的材料為氧化娃、氮化娃等離子注入掩膜介質(zhì)。4.根據(jù)權(quán)利要求1所述的帶角度注入的自對準MOS溝道的制備方法，其特征在于:所述注入掩膜(10)在形成過程中保留部分介質(zhì)層(12)。
【專利摘要】本發(fā)明提供的帶角度注入自對準MOS溝道制備方法，通過同一次注入掩膜分別實現(xiàn)第一導(dǎo)電類型摻雜區(qū)和第二導(dǎo)電類型摻雜區(qū)，通過控制注入掩膜的角度以及離子注入與第一導(dǎo)電類型層垂直方向的角度來控制第一導(dǎo)電類型摻雜區(qū)和第二導(dǎo)電類型摻雜區(qū)的寬度差，進而控制溝道長度，簡化了器件加工工藝，減少了注入掩膜加工次數(shù)，并且注入過程中溝道處的SiC表面始終處于介質(zhì)的保護狀態(tài)下，避免了表面損傷，提高了后續(xù)氧化質(zhì)量。
【IPC分類】H01L21/266, H01L29/10
【公開號】CN105226083
【申請?zhí)枴緾N201510604076
【發(fā)明人】黃潤華, 陶永洪, 柏松, 陳剛
【申請人】中國電子科技集團公司第五十五研究所
【公開日】2016年1月6日
【申請日】2015年9月21日