Pmos晶體管的形成方法
【技術領域】
[0001]本發(fā)明涉及半導體工藝技術，尤其涉及一種PM0S晶體管的形成方法。
【背景技術】
[0002]嵌入式鍺硅源漏PM0S晶體管技術目前受到了廣泛關注，其主要是在源區(qū)和漏區(qū)的凹槽中填充鍺硅(SiGe)以提升器件性能。尤其而言，在45nm節(jié)點以及更高水平工藝下，嵌入式鍺硅源漏PM0S晶體管技術能夠更加有效地壓縮溝道。另外，在嵌入式鍺硅源漏PM0S晶體管中，源區(qū)和漏區(qū)的凹槽可以呈Σ狀，由于Σ狀的凹槽在側墻(spacer)下方具有較大的倒角(undercut),因而可以進一步加強溝道的應力，有利于改善器件性能。
[0003]現(xiàn)有技術中，主要通過干法刻蝕后再濕法刻蝕的方法來形成Σ狀的凹槽，但是，干法刻蝕將決定最終的Σ形狀的(111)晶面位置，而且干法刻蝕會損傷硅表面，這將導致SiGe的生長缺陷或者不均勻的外延種晶層(epi seed layer)。

【發(fā)明內容】

[0004]本發(fā)明要解決的技術問題是提供一種PM0S晶體管的形成方法，能夠移除或減少刻蝕形成凹槽的過程對硅表面造成的損傷，可以為后續(xù)的外延工藝提供更好的表面條件。
[0005]為解決上述技術問題，本發(fā)明提供了一種PM0S晶體管的形成方法，包括:
[0006]提供半導體襯底，該半導體襯底上形成有柵極結構；
[0007]采用干法刻蝕對所述柵極結構兩側的半導體襯底進行刻蝕，以形成凹槽；
[0008]采用濕法刻蝕對所述凹槽側壁的半導體襯底進行腐蝕；
[0009]在所述凹槽中填充壓應力材料；
[0010]其中，在所述干法刻蝕之后且濕法刻蝕之前，和/或在所述濕法刻蝕之后且填充所述壓應力材料之前,還包括:
[0011]對所述凹槽底部和側壁的半導體襯底進行氧化以形成氧化層；
[0012]去除所述氧化層。
[0013]根據(jù)本發(fā)明的一個實施例，所述氧化層的形成工藝為快速熱氧化、爐管氧化、UV0
氧化、臭氧氧化或臭氧結合水氧化。
[0014]根據(jù)本發(fā)明的一個實施例，所述氧化層的形成工藝為快速熱氧化，該快速熱氧化的溫度為600°C至1100°C，時間為10s至200s，壓強為2torr至20atm。
[0015]根據(jù)本發(fā)明的一個實施例，使用氫氟酸去除所述氧化層。
[0016]根據(jù)本發(fā)明的一個實施例，所述濕法刻蝕采用的刻蝕溶液為TMAH溶液。
[0017]根據(jù)本發(fā)明的一個實施例，所述壓應力材料為SiGe。
[0018]根據(jù)本發(fā)明的一個實施例，所述壓應力材料的形成工藝為外延生長。
[0019]根據(jù)本發(fā)明的一個實施例，在所述凹槽中填充壓應力材料之后，該方法還包括:在所述柵極結構兩側的壓應力材料中注入P型離子，以形成源區(qū)和漏區(qū)。
[0020]根據(jù)本發(fā)明的一個實施例，所述凹槽的側壁呈Σ狀。
[0021]與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點:
[0022]本發(fā)明實施例的PM0S晶體管的形成方法中，在柵極結構兩側形成凹槽的過程中，在干法刻蝕和/或濕法刻蝕后對凹槽周圍的半導體襯底進行氧化，然后再將氧化得到的氧化層移除，從而移除或減少刻蝕過程中對半導體襯底造成的損傷，有利于后續(xù)形成質量更好的壓應力材料，例如SiGe。
【附圖說明】
[0023]圖1是本發(fā)明實施例的PM0S晶體管的形成方法的流程示意圖；
[0024]圖2至圖8是本發(fā)明實施例的PM0S晶體管的形成方法中各步驟對應的剖面結構示意圖。
【具體實施方式】
[0025]下面結合具體實施例和附圖對本發(fā)明作進一步說明，但不應以此限制本發(fā)明的保護范圍。
[0026]參考圖1，本實施例的PM0S晶體管的形成方法包括如下步驟:
[0027]步驟S11，提供半導體襯底，該半導體襯底上形成有柵極結構；
[0028]步驟S12，采用干法刻蝕對所述柵極結構兩側的半導體襯底進行刻蝕，以形成凹槽；
[0029]步驟S13，對所述凹槽底部和側壁的半導體襯底進行氧化以形成第一氧化層，之后去除該第一氧化層；
[0030]步驟S14，采用濕法刻蝕對所述凹槽側壁的半導體襯底進行腐蝕；
[0031]步驟S15，對所述凹槽底部和側壁的半導體襯底進行氧化以形成第二氧化層，之后去除該第二氧化層；
[0032]步驟S16，在所述凹槽中填充壓應力材料。
[0033]下面結合圖2至圖8進行詳細說明。
[0034]首先參考圖2，提供半導體襯底10，其上形成有柵極結構11。其中，半導體襯底10可以是各種半導體制造工藝中常用的襯底，本實施例中為硅襯底，但并不限于此。
[0035]作為一個非限制性的實例，該柵極結構11可以包括:柵介質層111、位于柵介質層111上的柵電極112以及位于柵介質層111和柵電極112周圍的側墻113。此外，柵電極112上還可以形成有保護層114。
[0036]仍然參考圖2，采用干法刻蝕對柵極結構11兩側的半導體襯底10進行刻蝕，以形成凹槽12。
[0037]參考圖3，對凹槽12周圍的半導體襯底10進行氧化，從而在凹槽12的底部、側壁上形成第一氧化層121。本實施例中半導體襯底10為硅襯底，相應地，第一氧化層121的材料為氧化硅。
[0038]其中，第一氧化層121的形成工藝可以是快速熱氧化(RT0)、爐管氧化、UV0氧化、臭氧氧化或臭氧結合水氧化。優(yōu)選地，可以采用快速熱氧化工藝形成第一氧化層121，相應的優(yōu)選工藝參數(shù)如下:溫度為600°C至1100°C，時間為10s至200s，壓強為2torr至20atm。
[0039]參考圖4，將第一氧化層121(參見圖3)移除，使得凹槽12底部和側壁暴露出半導體襯底10。作為一個非限制性的實例，可以采用氫氟酸去除第一氧化層121，優(yōu)選地，可以采用稀釋的氫氟酸(DHF)去除第一氧化層121。
[0040]經(jīng)過上述氧化過程之后，由干法刻蝕造成的對凹槽12周圍半導體襯底10的損傷被移除。
[0041]參考圖5，采用濕法刻蝕對凹槽12周圍的半導體襯底10進行腐蝕。作為一個非限制性的實例，可以采用四甲基氫氧化銨(TMAH)溶液完成該濕法刻蝕。
[0042]經(jīng)過濕法刻蝕之后，凹槽12的側壁向外凹陷，例如可以延伸至側墻113下方，使得凹槽12的側壁呈Σ狀。
[0043]參考圖6，對凹槽12周圍的半導體襯底10進行第二步氧化，從而在凹槽12的底部、側壁上形成第二氧化層122。本實施例中半導體襯底10為硅襯底，相應地，第二氧化層122的材料為氧化硅。
[0044]其中，第二氧化層122的形成工藝可以是快速熱氧化(RT0)、爐管氧化、UV0氧化、臭氧(Ozone)氧化或臭氧結合水(0zone/H20)氧化。優(yōu)選地,可以采用快速熱氧化工藝形成第二氧化層122，相應的優(yōu)選工藝參數(shù)如下:溫度為600°C至1100°C，時間為10s至200s，壓強為2torr至20atm。
[0045]參考圖7，將第二氧化層122 (參見圖6)移除，使得凹槽12的底部和側壁暴露出半導體襯底10。作為一個非限制性的實例，可以采用氫氟酸去除第二氧化層122，優(yōu)選地，可以采用稀釋的氫氟酸(DHF)去除第二氧化層122。
[0046]經(jīng)過上述第二步氧化工藝之后，由干法刻蝕以及濕法刻蝕造成的對凹槽12周圍半導體襯底10的損傷被進一步移除。
[0047]參考圖8，在凹槽12(參見圖7)中填充壓應力材料13。作為一個非限制性的實例，壓應力材料13可以是SiGe，其形成工藝可以是外延生長。
[0048]由于在干法刻蝕和濕法刻蝕之后對凹槽周圍的半導體襯底10進行了氧化，因而干法刻蝕和濕法刻蝕造成的損傷被至少部分移除，使得凹槽底部和側壁暴露出的半導體襯底10的表面條件更好，更有利于外延生長形成壓應力材料13，避免外延生長過程中出現(xiàn)生長缺陷或者外延種晶層出現(xiàn)不均勻的問題。
[0049]之后，還可以在柵極結構11兩側的壓應力材料13中注入P型離子，例如硼離子，以形成PM0S晶體管的源區(qū)和漏區(qū)。后續(xù)的工藝步驟是本領域技術人員公知的常規(guī)工藝步驟，這里不再贅述。
[0050]上述實施例雖然在干法刻蝕和濕法刻蝕都加入了氧化以及去除氧化層的工藝步驟，需要說明的是，在其他工藝步驟不變的前提下，也可以僅在干法刻蝕之后或者僅在濕法刻蝕之后進行氧化和去除氧化層的工藝。
[0051]例如，一個具體實例中的工藝流程可以如下:干法刻蝕形成凹槽；對凹槽周圍的半導體襯底進行氧化以形成氧化層；之后去除該氧化層，然后采用濕法刻蝕對凹槽周圍的半導體襯底做腐蝕；接下來在凹槽中填充壓應力材料。
[0052]或者，另一個實例中的工藝流程可以如下:干法刻蝕形成凹槽；采用濕法刻蝕對凹槽周圍的半導體襯底做腐蝕；接下來對凹槽周圍的半導體襯底進行氧化以形成氧化層；之后去除該氧化層，然后在凹槽中填充壓應力材料。
[0053]本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權利要求所界定的范圍為準。
【主權項】
1.一種PMOS晶體管的形成方法，包括: 提供半導體襯底，該半導體襯底上形成有柵極結構； 采用干法刻蝕對所述柵極結構兩側的半導體襯底進行刻蝕，以形成凹槽； 采用濕法刻蝕對所述凹槽側壁的半導體襯底進行腐蝕； 在所述凹槽中填充壓應力材料； 其特征在于，在所述干法刻蝕之后且濕法刻蝕之前，和/或在所述濕法刻蝕之后且填充所述壓應力材料之前，還包括: 對所述凹槽底部和側壁的半導體襯底進行氧化以形成氧化層； 去除所述氧化層。2.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，所述氧化層的形成工藝為快速熱氧化、爐管氧化、UV0氧化、臭氧氧化或臭氧結合水氧化。3.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，所述氧化層的形成工藝為快速熱氧化，該快速熱氧化的溫度為600°C至1100°C，時間為10s至200s，壓強為2torr 至 20atm。4.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，使用氫氟酸去除所述氧化層。5.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，所述濕法刻蝕采用的刻蝕溶液為TMAH溶液。6.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，所述壓應力材料為SiGe07.根據(jù)權利要求6所述的PM0S晶體管的形成方法，其特征在于，所述壓應力材料的形成工藝為外延生長。8.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，在所述凹槽中填充壓應力材料之后還包括: 在所述柵極結構兩側的壓應力材料中注入P型離子，以形成源區(qū)和漏區(qū)。9.根據(jù)權利要求1所述的PM0S晶體管的形成方法，其特征在于，所述凹槽的側壁呈Σ狀。
【專利摘要】本發(fā)明提供了一種PMOS晶體管的形成方法，包括：提供半導體襯底，該半導體襯底上形成有柵極結構；采用干法刻蝕對所述柵極結構兩側的半導體襯底進行刻蝕，以形成凹槽；采用濕法刻蝕對所述凹槽側壁的半導體襯底進行腐蝕；在所述凹槽中填充壓應力材料；其中，在所述干法刻蝕之后且濕法刻蝕之前，和/或在所述濕法刻蝕之后且填充所述壓應力材料之前，還包括：對所述凹槽底部和側壁的半導體襯底進行氧化以形成氧化層；去除所述氧化層。本發(fā)明能夠移除或減少刻蝕形成凹槽的過程對硅表面造成的損傷，可以為后續(xù)的外延工藝提供更好的表面條件。
【IPC分類】H01L21/336, H01L29/78
【公開號】CN105244278
【申請?zhí)枴緾N201410323237
【發(fā)明人】禹國賓
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2016年1月13日
【申請日】2014年7月8日