射頻ldmos器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別涉及一種射頻LDM0S器件。
【背景技術(shù)】
[0002]射頻LDMOS (Rad1 Frequency Laterally Diffused Metal OxideSemiconductor，射頻橫向雙擴散金屬氧化物半導(dǎo)體)是被廣泛應(yīng)用在廣電發(fā)射基站、移動發(fā)射基站、雷達等的具有高增益、高線性、高耐壓、高輸出功率的射頻功率器件。常見的射頻RFLDM0S器件如圖1所示，包括如下結(jié)構(gòu):源極7、漏極5、柵極11、溝道3及法拉第屏蔽環(huán)10等。器件位于在重?fù)诫s的基板1的生長的外延層2中，漏端有一個較長的漂移區(qū)4以得到所需的擊穿電壓，溝道3由自對準(zhǔn)柵極11源端邊緣的P型離子注入，并通過長時間高溫推進形成，其引出端6與源極7同側(cè)，器件的源極7和溝道3要連接到重?fù)诫s的基板1上。法拉第屏蔽環(huán)10由在漏端加一層薄介質(zhì)和金屬板組成，金屬板每間隔25?30 μπι會有一個引出端跨過柵極到達源極，通過源極的接觸孔與金屬層9相連而后接地，其作用是利用場板效應(yīng)，降低尖峰電場，增加擊穿電壓，提高HCI (熱載流子注入)可靠性，降低密勒電容Cgdo
[0003]對于射頻器件來說，往往需要較低的電阻和較低的電容來加快器件的反應(yīng)速度。工作頻率越快，要求電阻和電容就越低。由于法拉第屏蔽環(huán)跨過柵極的引出端的電阻較大，影響了器件的反應(yīng)速度，導(dǎo)致器件線性度很難通過。而如果期望通過增加法拉第屏蔽環(huán)引出端的個數(shù)來降低法拉第屏蔽環(huán)的電阻，會導(dǎo)致源極的電流不均勻，影響器件的可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種射頻LDM0S器件，其具有較低的法拉第屏蔽環(huán)電阻。
[0005]為解決上述問題，本發(fā)明所述的射頻LDM0S器件，包含:
[0006]—位于重?fù)诫s襯底之上的輕摻雜的外延層；
[0007]在輕摻雜外延層中，具有LDM0S器件的漂移區(qū)及溝道區(qū)，漂移區(qū)及溝道區(qū)交界處的外延層表面具有柵氧化層及多晶硅柵極；
[0008]所述漂移區(qū)中還含有LDM0S器件的漏區(qū)，通過接觸孔引出形成漏極；
[0009]所述溝道區(qū)中還含有溝道引出區(qū)與源區(qū)，溝道引出區(qū)與源區(qū)短接，并通過接觸孔引出；
[0010]所述多晶硅柵極之上覆蓋有金屬硅化物，金屬硅化物之上覆蓋法拉第屏蔽環(huán)；
[0011]所述溝道引出區(qū)一側(cè)還具有電下沉通道，所述電下沉通道底部連接到重?fù)诫s襯底；
[0012]所述法拉第屏蔽環(huán)呈Z字型，半覆蓋在多晶硅柵極上方的金屬硅化物上，其下端覆蓋靠近多晶硅柵極的漂移區(qū)，且法拉第屏蔽環(huán)與外延層及多晶硅柵極、金屬硅化物之間間隔有氧化層；
[0013]法拉第屏蔽環(huán)通過接觸孔引出到第一金屬層，所述第一金屬層還從跨過法拉第屏蔽層上方，與溝道引出區(qū)的接觸孔及電下沉通道連接；
[0014]所述漏極通過接觸孔連接到第二金屬層。
[0015]進一步地，所述的法拉第屏蔽環(huán)，在多晶硅柵極柵寬的方向上，是每隔4?20 μπι的間距設(shè)置接觸孔和金屬引出端，通過該金屬引出端與源極通過金屬層連接。
[0016]進一步地，所述法拉第屏蔽環(huán)的接觸孔間距，是根據(jù)射頻LDM0S器件的性能要求來確定，由寄生電阻、源漏間寄生電容的要求選擇合適的間距。
[0017]進一步地，所述第一金屬層與第二金屬層之間的間距以及法拉第屏蔽環(huán)接觸孔與漏極接觸孔之間的間距能共同影響射頻LDM0S器件的源漏電容，根據(jù)器件的需要進行調(diào)整。
[0018]進一步地，所述法拉第屏蔽環(huán)在柵長方向上覆蓋金屬娃化物至少0.1 μπι，最多覆蓋至空余0.1 μπι。
[0019]本發(fā)明改變了法拉第屏蔽環(huán)的引出方式，將傳統(tǒng)的法拉第屏蔽環(huán)跨過柵極后由接觸孔引到金屬層，改為去掉了法拉第屏蔽環(huán)跨過柵極靠近源區(qū)的金屬段，從法拉第屏蔽環(huán)靠漏端的金屬直接向上由接觸孔連接到跨過柵極的金屬層上，降低了法拉第屏蔽環(huán)整體的電阻，同時排布密度可以增加。
【附圖說明】
[0020]圖1是傳統(tǒng)射頻LDM0S器件的結(jié)構(gòu)示意圖；
[0021]圖2是本發(fā)明射頻LDM0S器件的結(jié)構(gòu)示意圖；
[0022]圖3是本發(fā)明射頻LDM0S器件的金屬層版圖。
[0023]附圖標(biāo)記說明
[0024]1是重?fù)诫s襯底，2是外延，3是溝道區(qū)，4是漂移區(qū)，5是漏區(qū)，6是溝道引出區(qū)，7是源區(qū)，8是電下沉通道，9(1) ,9(2)是金屬層，10是法拉第屏蔽環(huán)，11是多晶硅柵極，12是金屬娃化物，13是氧化層，L、H1、Η2是間距。
【具體實施方式】
[0025]本發(fā)明射頻LDM0S器件，是通過將電阻高的法拉第屏蔽環(huán)引出端替換為電阻低的金屬層引出端來降低法拉第屏蔽環(huán)電阻，從而提高器件線性度的一種產(chǎn)品設(shè)計。
[0026]本發(fā)明所述的射頻LDM0S器件，如圖2所示，包含:
[0027]—位于重?fù)诫s襯底1之上的輕摻雜的外延層2 ；
[0028]在輕摻雜外延層2中，具有LDM0S器件的漂移區(qū)4及溝道區(qū)3，漂移區(qū)4及溝道區(qū)3交界處的外延層表面具有柵氧化層及多晶硅柵極11 ;
[0029]所述漂移區(qū)4中還含有LDM0S器件的漏區(qū)5，通過接觸孔引出形成漏極；
[0030]所述溝道區(qū)3中還含有溝道引出區(qū)6與源區(qū)7，溝道引出區(qū)6與源區(qū)7短接，并通過接觸孔引出；
[0031]所述多晶硅柵極11之上覆蓋有金屬硅化物12，金屬硅化物12之上覆蓋法拉第屏蔽環(huán)10 ;所述法拉第屏蔽環(huán)在柵長方向上覆蓋金屬娃化物至少0.1 μm，最多覆蓋至空余
0.1 μm，如圖2中白色虛線框所示，為法拉第屏蔽環(huán)的覆蓋范圍。
[0032]所述溝道引出區(qū)6 —側(cè)還具有電下沉通道(鎢塞)8，所述電下沉通道8底部連接到重?fù)诫s襯底1 ;
[0033]法拉第屏蔽環(huán)10通過接觸孔引出到第一金屬層9(1)，所述第一金屬層9(1)還從跨過法拉第屏蔽層10上方，與溝道引出區(qū)6的接觸孔及電下沉通道8連接；
[0034]所述法拉第屏蔽環(huán)10呈Z字型，覆蓋在多晶硅柵極11上方的金屬硅化物12上，其下端覆蓋靠近多晶硅柵極的漂移區(qū)，且法拉第屏蔽環(huán)10與外延層2及多晶硅柵極11、金屬硅化物12之間間隔有氧化層13 ;所述的法拉第屏蔽環(huán)10，在多晶硅柵極柵寬的方向上，每隔4?20 μ m的間距設(shè)置接觸孔和金屬引出端，通過該金屬引出端與源極通過金屬層連接，每隔4?20 μ m的間距設(shè)置能有效的消除對源極電流均勻性的影響。如圖3所示，是本發(fā)明金屬層結(jié)構(gòu)的版圖示意圖，圖中左邊包括第一金屬層9(1)，中間金屬為法拉第屏蔽環(huán)引出，右邊為漏極相接的第二金屬層9 (2)。所述法拉第屏蔽環(huán)10的接觸孔間距L，可以根據(jù)射頻LDM0S器件的性能要求來確定，根據(jù)寄生電阻、源漏間寄生電容的要求選擇合適的間距。因為跨過的金屬可以同時引出源極，不會造成源極電流的不均勻?？梢赃m當(dāng)增加引出在柵寬方向的密度，如每隔10 μ m作一個引出端。
[0035]所述漏極通過接觸孔連接到第二金屬層9 (2)。
[0036]所述第一金屬層9⑴與第二金屬層9⑵之間的間距H1與接觸孔之間的間距H2能共同影響射頻LDM0S器件的源漏電容Cds，可以根據(jù)器件的需要進行調(diào)整。
[0037]本發(fā)明將法拉第屏蔽環(huán)的引出端替換為金屬層引出端，金屬層的方塊電阻約為法拉第屏蔽環(huán)的0.07%，法拉第屏蔽環(huán)引出端的電阻約為70ohm，改用金屬層作為引出端后的電阻約為0.05ohm,同時排布密度可以增加，這種方法能夠極大的降低法拉第屏蔽環(huán)產(chǎn)生的電阻。雖然采用這種改進會增加0.2%的源極漏極電容(以每ΙΟμπι —個引出端計算)，但是對于器件來說基本可以忽略不計。
[0038]以上僅為本發(fā)明的優(yōu)選實施例，并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種射頻LDMOS器件，包含: 一位于重?fù)诫s襯底之上的輕摻雜的外延層； 在輕摻雜外延層中，具有LDMOS器件的漂移區(qū)及溝道區(qū)，漂移區(qū)及溝道區(qū)交界處的外延層表面具有柵氧化層及多晶硅柵極； 所述漂移區(qū)中還含有LDMOS器件的漏區(qū)，通過接觸孔引出形成漏極； 所述溝道區(qū)中還含有溝道引出區(qū)與源區(qū)，溝道引出區(qū)與源區(qū)短接，并通過接觸孔引出； 所述多晶硅柵極之上覆蓋有金屬硅化物，金屬硅化物之上覆蓋法拉第屏蔽環(huán)； 所述溝道引出區(qū)一側(cè)還具有電下沉通道，所述電下沉通道底部連接到重?fù)诫s襯底； 其特征在于: 所述法拉第屏蔽環(huán)呈Z字型，半覆蓋在多晶硅柵極上方的金屬硅化物上，其下端覆蓋靠近多晶硅柵極的漂移區(qū)，且法拉第屏蔽環(huán)與外延層及多晶硅柵極、金屬硅化物之間間隔有氧化層； 法拉第屏蔽環(huán)通過接觸孔引出到第一金屬層，所述第一金屬層還從跨過法拉第屏蔽層上方，與溝道引出區(qū)的接觸孔及電下沉通道連接； 所述漏極通過接觸孔連接到第二金屬層。2.如權(quán)利要求1所述的射頻LDMOS器件，其特征在于:所述的法拉第屏蔽環(huán)，在多晶硅柵極柵寬的方向上，是每隔4?20 μ m的間距設(shè)置接觸孔和金屬引出端，通過該金屬引出端與源極通過金屬層連接。3.如權(quán)利要求2所述的射頻LDMOS器件，其特征在于:所述法拉第屏蔽環(huán)的接觸孔間距，是根據(jù)射頻LDMOS器件的性能要求來確定，根據(jù)寄生電阻、源漏間寄生電容的要求選擇合適的間距。4.如權(quán)利要求1所述的射頻LDMOS器件，其特征在于:所述第一金屬層與第二金屬層之間的間距以及法拉第屏蔽環(huán)接觸孔與漏極接觸孔之間的間距能影響射頻LDMOS器件的源漏電容，根據(jù)器件的需要進行調(diào)整。5.如權(quán)利要求1所述的射頻LDMOS器件，其特征在于:所述法拉第屏蔽環(huán)在柵長方向上覆蓋金屬娃化物至少0.1 μ m，最多覆蓋至空余0.1 μ m。
【專利摘要】本發(fā)明公開了一種射頻LDMOS器件，包含：位于重?fù)诫s襯底之上的輕摻雜的外延層；在輕摻雜外延層中，具有LDMOS器件的漂移區(qū)及溝道區(qū)，漂移區(qū)及溝道區(qū)交界處的外延層表面具有柵氧化層及多晶硅柵極；所述漂移區(qū)中還含有LDMOS器件的漏區(qū)；所述多晶硅柵極之上覆蓋有金屬硅化物，金屬硅化物之上覆蓋Z字型法拉第屏蔽環(huán)，半覆蓋在多晶硅柵極上方的金屬硅化物上，其下端覆蓋靠近多晶硅柵極的漂移區(qū)；法拉第屏蔽環(huán)通過接觸孔引出到第一金屬層，所述第一金屬層還從跨過法拉第屏蔽層上方，與溝道引出區(qū)的接觸孔及電下沉通道連接；所述漏極通過接觸孔連接到第二金屬層。本發(fā)明變更了法拉第屏蔽環(huán)的引出方式，降低了法拉第屏蔽環(huán)的電阻。
【IPC分類】H01L29/78, H01L29/40
【公開號】CN105374879
【申請?zhí)枴緾N201510785579
【發(fā)明人】蔡瑩, 周正良
【申請人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2016年3月2日
【申請日】2015年11月16日