一種隧穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖結(jié)構(gòu)設(shè)計(jì)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明專利涉及集成電路數(shù)字標(biāo)準(zhǔn)單元設(shè)計(jì)領(lǐng)域，具體涉及一種遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)方法。
【背景技術(shù)】
[0002]數(shù)字標(biāo)準(zhǔn)單元版圖包含了集成電路的尺寸、各層拓?fù)涠x等信息，全部的掩膜版數(shù)據(jù)。版圖的設(shè)計(jì)必須遵守特定的規(guī)則，這些規(guī)則由工藝制造廠商確定，使用不同廠商的工藝所需要遵循的規(guī)則不盡相同。而為了與EDA工具兼容，實(shí)現(xiàn)EDA工具的一些流程，如布局布線，標(biāo)準(zhǔn)單元庫在畫版圖時又有著自己的一些規(guī)則。這些規(guī)則主要有:
[0003]1)電源軌道的設(shè)計(jì)一般在版圖的頂部和底部，這樣在布局階段可以將兩個單元上下顛倒地對拼，從而復(fù)用VDD或VSS電源軌，提高版圖的利用率。
[0004]2)每個標(biāo)準(zhǔn)單元的大小在外型上都是等高的矩形，高度相同，使得在后端布局時可以將標(biāo)準(zhǔn)單元水平排列，并使得電源軌道可以整齊地順利拼接，形成一條整齊的電源軌。在SMIC13的工藝中，確定單元固定高度。
[0005]3)標(biāo)準(zhǔn)單元寬度可變，但為格點(diǎn)Pitch的整數(shù)倍，這樣可以方便EDA工具進(jìn)行布線，連接標(biāo)準(zhǔn)單元。由于上層金屬連線(Metal2、3、4等)最小寬度間距等設(shè)計(jì)規(guī)則可能與Metal 1的要求不同，定義Pitch時應(yīng)使用上層金屬的設(shè)計(jì)規(guī)則。
[0006]4)標(biāo)準(zhǔn)單元輸入輸出pin腳的位置在橫縱坐標(biāo)方向上都要求在格點(diǎn)Pitch中間。這就要求畫版圖時的Label的位置在寬度、高度方向上都要等于(x+1/2).Pitch。這使得在后端工具布線的時候最大限度的利用連線資源，并且保證在布局布線中連線間距不會出現(xiàn)違反設(shè)計(jì)規(guī)則要求的情況。
[0007]5)所有標(biāo)準(zhǔn)單元的版圖內(nèi)部盡可能使用下層金屬連線(一般只用Metall)。這樣做事將上層金屬留給布局布線使用。
[0008]6)N+和P+注入層在邊界上的高度也要固定，邊界上的高度是指單元Boarder層上各注入層的高度，單元內(nèi)部注入層高度可以根據(jù)需要做輕微改變。這樣做一是滿足設(shè)計(jì)規(guī)則的約束，更重要的是標(biāo)準(zhǔn)單元拼接的需要。和電源軌一樣，布局布線時單元拼接完成以后，這些注入層將連接成一整片。
[0009]7)由于標(biāo)準(zhǔn)單元最后會進(jìn)行拼接，為了滿足拼接以后仍然不違反Design Rule。在標(biāo)準(zhǔn)單元版圖邊界處的間距也有要求，具體來說對于Metall、AA有源區(qū)等到單元邊界Boarder的距離要求是設(shè)計(jì)規(guī)則的一半，這樣可以保證在拼接完成后左右兩個單元在邊界處依然可以滿足設(shè)計(jì)要求。
[0010]隧穿場效應(yīng)晶體管(TFET)源漏的摻雜類型是相反的，通過改變柵極電壓的大小，使得反向偏置的PN結(jié)發(fā)生帶帶遂穿，從而實(shí)現(xiàn)導(dǎo)通。TFET是三端器件，無襯底，分別N型TFET和P型TFET兩種。以N-TFET舉例，源端摻雜為P+，漏端摻雜為N+，溝道區(qū)(i區(qū))摻雜為P。
[0011]iVs=0V，Vd= 1￥和￥廠0￥時沖-14二極管結(jié)構(gòu)處于反偏狀態(tài)，體5丨中沿Si/s12W面方向的能帶圖平緩分布。源區(qū)價帶中的電子與溝道區(qū)導(dǎo)帶中的空穴之間的勢皇很寬，難以發(fā)生帶帶遂穿，器件處于關(guān)態(tài)。當(dāng)vs= OV、V d= IV和Vg= IV時，由于柵極電壓增大，能帶發(fā)生劇烈彎曲，遂穿結(jié)處勢全寬度減小，源區(qū)價帶中的導(dǎo)電電子很大比例通過帶帶遂穿進(jìn)入到溝道區(qū)的導(dǎo)帶中，器件開始開啟，電流隨著柵極電壓增大。由于上述的工作原理，TFET的亞閾值擺幅能夠突破傳統(tǒng)MOSFET的限制，在低功耗市場上有著很廣泛的運(yùn)用。

【發(fā)明內(nèi)容】

[0012]本發(fā)明的目的是提出一種遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖結(jié)構(gòu)設(shè)計(jì)方法，在傳統(tǒng)的MOSFET數(shù)字標(biāo)準(zhǔn)單元的版圖基礎(chǔ)上，通過對版圖結(jié)構(gòu)和摻雜濃度的改變，得到實(shí)驗(yàn)需要的遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元版圖。
[0013]本發(fā)明是通過下述技術(shù)方案實(shí)現(xiàn)的。
[0014]—種遂穿場效應(yīng)晶體管TFET數(shù)字標(biāo)準(zhǔn)單元版圖結(jié)構(gòu)設(shè)計(jì)方法，所述方法包括:
[0015]確定所述遂穿場效應(yīng)晶體管TFET數(shù)字標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)基本參數(shù):根據(jù)所述基本參數(shù)和制定版圖設(shè)計(jì)的基本規(guī)則，確定TFET數(shù)字標(biāo)準(zhǔn)單元的版圖結(jié)構(gòu)，具體為:確定單元固定高度和計(jì)算出格點(diǎn)Pitch的最小值；確定Pitch值之后，參考SMIC庫的設(shè)計(jì)，逐步確定其他設(shè)計(jì)規(guī)范，例如P管區(qū)高度(SP/MVP)、N管區(qū)高度(SN/MVN)、電源和地布線金屬層以及P管SP上SN的高度；
[0016]其中，TFET版圖中采用P-sub層來實(shí)現(xiàn)低摻雜溝道區(qū)，N/P LDD區(qū)單獨(dú)用兩塊額外的板進(jìn)行注入，N/PLDD注入板分別蓋住柵的一半；源漏注入版交界處蓋在源的厚側(cè)墻上，使得多晶硅摻雜能夠按照所需的類型摻雜。
[0017]作為本發(fā)明的進(jìn)一步改進(jìn)，所述版圖設(shè)計(jì)的基本規(guī)則包括:電源軌道的設(shè)計(jì)、標(biāo)準(zhǔn)單元大小、標(biāo)準(zhǔn)單元寬度、格點(diǎn)Pitch、輸入輸出pin腳位置。
[0018]作為本發(fā)明的進(jìn)一步改進(jìn)，所述遂穿場效應(yīng)晶體管是三端器件無襯底、用P-sub層實(shí)現(xiàn)低摻雜區(qū)，與CMOS標(biāo)準(zhǔn)工藝兼容，區(qū)別主要在于非對稱源漏結(jié)構(gòu)。
[0019]作為本發(fā)明的進(jìn)一步改進(jìn)，所述方法還包括確定TFET版圖的源漏N/P版交界處距離柵邊緣的距離，同時采用柵漏underlap結(jié)構(gòu)，有利于抑制TFET雙極效應(yīng)。
[0020]作為本發(fā)明的進(jìn)一步改進(jìn)，TFET工藝方面的修改在于對N/PLDD區(qū)進(jìn)行重?fù)诫s注入。
[0021]本發(fā)明對比已有技術(shù)具有以下創(chuàng)新點(diǎn):隧穿場效應(yīng)晶體管版圖中源漏摻雜非對稱，器件串聯(lián)時有源區(qū)面積會更大；遂穿場效應(yīng)晶體管的PIN結(jié)構(gòu)，器件關(guān)態(tài)時靜態(tài)電流非常小，有效降低靜態(tài)功耗，同時由于其亞閾值擺幅能突破60mv/deC極限，使得電路充放電速度更快。
【附圖說明】
[0022]圖1是本發(fā)明的遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖示意圖；
[0023]圖2是本發(fā)明具體實(shí)施實(shí)例的示意圖。
【具體實(shí)施方式】
[0024]下面結(jié)合【附圖說明】及【具體實(shí)施方式】對本發(fā)明進(jìn)一步說明。
[0025]本發(fā)明的具體實(shí)施例是利用隧穿場效應(yīng)晶體管替代傳統(tǒng)的CMOS器件組成一個兩輸入或非門電路結(jié)構(gòu)。
[0026]首先，通過附圖1所示的遂穿場效應(yīng)晶體管的版圖設(shè)計(jì)基本參數(shù)，將其規(guī)范化后作為技術(shù)文檔進(jìn)行保存。所述遂穿場效應(yīng)晶體管的版圖設(shè)計(jì)基本參數(shù)包括:單元固定高度3.69um、格點(diǎn)Pitch的值為0.41um、P管區(qū)高度(SP/MVP)為2.02um、N管區(qū)高度(SN/MVN) 1.07um、電源和地布線金屬層(M1)0.54um以及P管SP上SN的高度0.31um等。
[0027]對于遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元，應(yīng)先設(shè)計(jì)數(shù)字標(biāo)準(zhǔn)單元的邏輯電路原理圖，再進(jìn)行電路仿真，從而根據(jù)電路性能需要確定電路的器件尺寸。器件尺寸需要反復(fù)優(yōu)化來尋求一個最優(yōu)值。根據(jù)所述電路原理圖和遂穿場效應(yīng)晶體管的版圖設(shè)計(jì)基本參數(shù)要求，按照其邏輯結(jié)構(gòu)確定版圖。
[0028]如附圖2所示，該電路為二輸入或非門電路。與傳統(tǒng)M0SFET不同的是，所有器件都為TFET器件。TFET器件相比于傳統(tǒng)器件的不同體現(xiàn)在面積上的不同。TFET器件在并聯(lián)時與傳統(tǒng)M0SFET相比并無不同，但是當(dāng)TFET器件串聯(lián)時，由于TFET源漏摻雜非對稱，故不能像傳統(tǒng)M0SFET —樣共用一個有源區(qū)，而應(yīng)該分別畫出并相連。
[0029]除此之外，TFET由于版圖和工藝與傳統(tǒng)M0SFET不同，其亞閾值擺幅能突破傳統(tǒng)M0SFET的60mv/dec的極限，具有更高的充放電速度。同時，由于TFET的PIN器件結(jié)構(gòu)，器件具有較小的關(guān)態(tài)電流，可以顯著降低TFET電路的靜態(tài)功耗。
[0030]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種隧穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖結(jié)構(gòu)設(shè)計(jì)方法，其特征在于，所述設(shè)計(jì)方法包括: 確定所述遂穿場效應(yīng)晶體管TFET數(shù)字標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)基本參數(shù): 根據(jù)所述基本參數(shù)和制定版圖設(shè)計(jì)的基本規(guī)則，確定TFET數(shù)字標(biāo)準(zhǔn)單元的版圖結(jié)構(gòu)，具體為:確定單元固定高度和計(jì)算出格點(diǎn)Pitch的最小值；確定Pitch值之后，參考SMIC庫的設(shè)計(jì)，逐步確定其他設(shè)計(jì)規(guī)范，例如P管區(qū)高度(SP/MVP)、N管區(qū)高度(SN/MVN)、電源和地布線金屬層以及P管SP上SN的高度； 其中，TFET版圖中采用P-sub層來實(shí)現(xiàn)低摻雜溝道區(qū)，N/P LDD區(qū)單獨(dú)用兩塊額外的板進(jìn)行注入，N/PLDD注入板分別蓋住柵的一半；源漏注入版交界處蓋在源的厚側(cè)墻上，使得多晶硅摻雜能夠按照所需的類型摻雜。2.根據(jù)權(quán)利要求1所述的方法，其特征在于:所述版圖設(shè)計(jì)的基本規(guī)則包括:電源軌道的設(shè)計(jì)、標(biāo)準(zhǔn)單元大小、標(biāo)準(zhǔn)單元寬度、格點(diǎn)Pitch、輸入輸出pin腳位置。3.根據(jù)權(quán)利要求1所述的方法，其特征在于:所述遂穿場效應(yīng)晶體管是三端器件無襯底、用P-sub層實(shí)現(xiàn)低摻雜區(qū)，與CMOS標(biāo)準(zhǔn)工藝兼容，區(qū)別主要在于非對稱源漏結(jié)構(gòu)。4.根據(jù)權(quán)利要求1所述的方法，其特征在于:所述方法還包括確定TFET版圖的源漏N/P版交界處距離柵邊緣的距離，同時采用柵漏underlap結(jié)構(gòu)，有利于抑制TFET雙極效應(yīng)。5.根據(jù)權(quán)利要求1所述的方法，其特征在于:TFET工藝方面的修改在于對N/PLDD區(qū)進(jìn)行重?fù)诫s注入。
【專利摘要】本發(fā)明提出了一種遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖結(jié)構(gòu)設(shè)計(jì)方法，在傳統(tǒng)的MOSFET數(shù)字標(biāo)準(zhǔn)單元的版圖基礎(chǔ)上，通過對版圖結(jié)構(gòu)和摻雜濃度的改變，得到實(shí)驗(yàn)需要的遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元版圖。其中包括確定遂穿場效應(yīng)晶體管數(shù)字標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)基本參數(shù)，設(shè)計(jì)數(shù)字標(biāo)準(zhǔn)單元原理圖并根據(jù)電路性能確定器件尺寸后，根據(jù)上述內(nèi)容最終確定遂穿場效應(yīng)晶體管的版圖結(jié)構(gòu)。本發(fā)明設(shè)計(jì)出的隧穿場效應(yīng)晶體管版圖中源漏摻雜非對稱，器件串聯(lián)時有源區(qū)面積會更大；遂穿場效應(yīng)晶體管的PIN結(jié)構(gòu)，器件關(guān)態(tài)時靜態(tài)電流非常小，有效降低靜態(tài)功耗，同時由于其亞閾值擺幅能突破60mv/dec極限，使得電路充放電速度更快。
【IPC分類】H01L29/36, H01L29/739, H01L29/08, G06F17/50
【公開號】CN105390538
【申請?zhí)枴緾N201510888155
【發(fā)明人】王一文, 馬芝, 宋博揚(yáng), 蘇杭, 劉記朋, 黃繼攀, 王明江
【申請人】哈爾濱工業(yè)大學(xué)深圳研究生院
【公開日】2016年3月9日
【申請日】2015年12月4日