一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子封裝領(lǐng)域，涉及一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法。
【背景技術(shù)】
[0002]微系統(tǒng)封裝是將不同功能的裸芯片、器件通過微互連技術(shù)，混合于一個(gè)封裝體內(nèi)，同時(shí)對(duì)外引出I/o端子，實(shí)現(xiàn)機(jī)械固連，形成多功能集成系統(tǒng)的過程，其成本占到器件成本的60-80%，是微系統(tǒng)制造的重要組成部分。目前，微系統(tǒng)封裝主要采用基于PCB、金屬或者陶瓷基板的三維疊層封裝技術(shù)，大體可分為疊層芯片封裝、疊層封裝體封裝。這些方法相對(duì)于二維封裝具有尺寸小、重量輕、硅片使用效率高、信號(hào)延遲短等優(yōu)點(diǎn)。但缺點(diǎn)也很明顯:1)硅和PCB基板在CTE上的差異使得服役過程中的溫度變化給微系統(tǒng)帶來嚴(yán)重的應(yīng)力問題，影響執(zhí)行/傳感器件性能，削弱乃至喪失了微系統(tǒng)的功能；2)其集成互連引線的寬度大于lOum，焊盤尺寸超過lOOum，凸點(diǎn)尺寸也難以小于50um，限制了三維集成密度的提高、限制了三維集成系統(tǒng)的計(jì)算處理能力；3)器件封裝體內(nèi)溫度集中，容易引發(fā)熱可靠性問題。
[0003]目前，針對(duì)上述熱和應(yīng)力問題，業(yè)界一般采用熱源平衡、結(jié)構(gòu)優(yōu)化等方法來緩解；針對(duì)集成密度低問題，則采用多層PCB板布線來提高集成密度，但都無法從根本上解決，并增加了大量的成本。
[0004]上述基于傳統(tǒng)PCB、金屬或者陶瓷基板的傳統(tǒng)三維封裝方法無法滿足微系統(tǒng)在低溫鍵合、應(yīng)力清除、熱應(yīng)力敏感、微結(jié)構(gòu)工作過程中熱變形敏感等方面的特殊需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提出了一種采用硅基轉(zhuǎn)接板，從根本上解決傳統(tǒng)PCB板集成所面臨的熱、應(yīng)力、集成密度低等難題的封裝方法。
[0006]一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法，將ASIC芯片和應(yīng)用處理器通過硅基轉(zhuǎn)接板互連，并固定在PCB、金屬或者陶瓷基板上。
[0007]應(yīng)用處理器上植上直徑50 - 150微米的BGA焊球。
[0008]即在原有的PCB基板上增設(shè)一層硅基轉(zhuǎn)接板。
[0009]存儲(chǔ)器與應(yīng)用處理器之間通過硅基轉(zhuǎn)接板連接。
[0010]執(zhí)行/傳感器件與ASIC芯片采用疊層芯片封裝堆疊互連。
[0011]應(yīng)用處理器/存儲(chǔ)器采用疊層封裝體封裝堆疊互連。
[0012]有益效果
[0013]本發(fā)明提出了一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法，在現(xiàn)有技術(shù)的基礎(chǔ)上，將ASIC芯片和應(yīng)用處理器通過硅基轉(zhuǎn)接板固定在PCB基板上，可以從根本上解決傳統(tǒng)PCB板集成所面臨的熱、應(yīng)力、集成密度低等難題。硅基轉(zhuǎn)接板一般用于FPGA、存儲(chǔ)器等1C器件的高密度互連，用以解決單芯片上無法提供足夠多的邏輯電路、存儲(chǔ)電路的難題。然而在本發(fā)明所述的方法中，簡(jiǎn)單巧妙的將硅基轉(zhuǎn)接板應(yīng)用在微系統(tǒng)封裝中，改進(jìn)方式完全不同于現(xiàn)有技術(shù)中的研發(fā)方向，具有以下優(yōu)點(diǎn):
[0014]1)采用硅基轉(zhuǎn)接板取代傳統(tǒng)PCB基板，可以大幅消除封裝應(yīng)力對(duì)微系統(tǒng)性能的影響。由于轉(zhuǎn)接板與器件/芯片都是硅基，因此，不存在CTE失配問題，可以最大程度上降低熱失配帶來的應(yīng)力問題；同時(shí)，通過硅基轉(zhuǎn)接板，可以將來自PCB基板的環(huán)境熱源隔離開來，進(jìn)一步降低系統(tǒng)的熱應(yīng)力問題。
[0015]2)采用硅基轉(zhuǎn)接板在芯片封裝級(jí)取代傳統(tǒng)基板(PCB、金屬或者陶瓷基板)，可以實(shí)現(xiàn)超高密度的互連以及高性能的計(jì)算、存儲(chǔ)能力。目前，硅基轉(zhuǎn)接板的線寬可以低到
0.l-ο.4um，互連微銅柱(Copper pillar)尺寸可小到10_20um，與傳統(tǒng)PCB基板集成相比，硅基轉(zhuǎn)接板可以提供超高的集成密度，滿足微系統(tǒng)三維集成中復(fù)雜、多維、多域的傳感信號(hào)實(shí)時(shí)處理與實(shí)時(shí)響應(yīng)輸出所需的高性能計(jì)算需求，實(shí)現(xiàn)智能、分布式的傳感與執(zhí)行微系統(tǒng)。
[0016]3)硅基轉(zhuǎn)接板可以提供快速散熱通道，為三維結(jié)構(gòu)中功率器件的熱管理提供高性能方案。由于硅基轉(zhuǎn)接板可以將含高I/O密度芯片的信號(hào)通過TSV垂直結(jié)構(gòu)扇出到尺度較大的凸點(diǎn)，然后直接和后續(xù)工藝基板(如PCB板)連接，提供了大量的快速垂直散熱通道，避免器件封裝體內(nèi)溫度集中所帶來的熱可靠性問題。
[0017]因此，本發(fā)明形成了一種用硅基轉(zhuǎn)接板代替?zhèn)鹘y(tǒng)PCB、金屬或者陶瓷基板的微系統(tǒng)三維疊層封裝方法，與現(xiàn)有的基于PCB基板的三維封裝方法相比，具有明顯的性能和技術(shù)優(yōu)勢(shì)。采用基于硅基轉(zhuǎn)接板的微系統(tǒng)三維芯片疊層封裝新方法，以實(shí)現(xiàn)高性能傳感/執(zhí)行與高性能計(jì)算處理的集成，對(duì)微系統(tǒng)封裝具有重要意義。
【附圖說明】
[0018]圖1為本發(fā)明所述方法的封裝示意圖；
[0019]標(biāo)號(hào)說明:1-執(zhí)行/傳感器，2-ASIC芯片，3-硅基轉(zhuǎn)接基板、板，4-PCB基板，5-BGA焊球，6-應(yīng)用處理器，7-第一存儲(chǔ)器，8-第二存儲(chǔ)器。
【具體實(shí)施方式】
[0020]下面將結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步的說明。
[0021]如圖1所示，一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法，具體步驟如下:
[0022]1)首先，根據(jù)微系統(tǒng)封裝應(yīng)用的需要，設(shè)計(jì)硅轉(zhuǎn)接板A上的重布線層、TSV布局以實(shí)現(xiàn)器件之間的互連；
[0023]2)將ASIC器件、執(zhí)行/傳感器件用貼片機(jī)貼裝在轉(zhuǎn)接基上，用引線鍵合機(jī)，完成ASIC與執(zhí)行/傳感器，以及ASIC/執(zhí)行/傳感器與轉(zhuǎn)接板的互連；
[0024]3)根據(jù)數(shù)據(jù)與信號(hào)處理的要求，設(shè)計(jì)硅基轉(zhuǎn)接板B的重布線層及TSV布局；
[0025]4)將存儲(chǔ)器件用貼片機(jī)貼裝在轉(zhuǎn)接板上，并用引線鍵合機(jī)完成存儲(chǔ)器與硅基轉(zhuǎn)接板B的互連；
[0026]5)在應(yīng)用處理器上植上直徑50-150微米、在硅基轉(zhuǎn)接板B上植上直徑100-300微米合適尺寸的BGA焊球，并將它們用回流倒裝或熱壓倒裝的方法安裝在硅基轉(zhuǎn)接板A上，實(shí)現(xiàn)微系統(tǒng)內(nèi)部各種器件的集成互連；
[0027]6)在硅基轉(zhuǎn)接板B的反面植上直徑100-300微米合適尺寸的BGA焊球，以實(shí)現(xiàn)在PCB板上的組裝，成為電子器件系統(tǒng)的組成部件。
【主權(quán)項(xiàng)】
1.一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法，其特征在于，將ASIC芯片和應(yīng)用處理器通過硅基轉(zhuǎn)接板互連，并固定在PCB、金屬或者陶瓷基板基板上。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，存儲(chǔ)器與應(yīng)用處理器之間通過硅基轉(zhuǎn)接板的重布線層連接。3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，執(zhí)行/傳感器件與ASIC芯片采用疊層芯片封裝形式堆疊，并通過轉(zhuǎn)接基板的重布線層互連。4.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，應(yīng)用處理器/存儲(chǔ)器采用疊層封裝體封裝堆疊，并通過轉(zhuǎn)接基板的重布線層互連。
【專利摘要】本發(fā)明公開了一種微系統(tǒng)三維芯片疊層封裝的改進(jìn)方法，將ASIC芯片和應(yīng)用處理器通過硅基轉(zhuǎn)接板固定在傳統(tǒng)基板上，可以從根本上解決傳統(tǒng)基板集成所面臨的熱難以散出、應(yīng)力破壞、集成密度低等難題。本發(fā)明所述的方法簡(jiǎn)單巧妙的將硅基轉(zhuǎn)接板應(yīng)用在微系統(tǒng)封裝中，大幅消除封裝應(yīng)力對(duì)微系統(tǒng)性能的影響，實(shí)現(xiàn)超高密度的互連以及高性能的計(jì)算、存儲(chǔ)能力。
【IPC分類】H01L25/16, H01L23/538
【公開號(hào)】CN105428347
【申請(qǐng)?zhí)枴緾N201510995885
【發(fā)明人】王福亮, 王峰, 朱文輝, 李軍輝, 韓雷
【申請(qǐng)人】中南大學(xué)
【公開日】2016年3月23日
【申請(qǐng)日】2015年12月28日