lb配置在與半導(dǎo)體芯片CP2相對(duì)的邊SD3以外的邊(這里是邊SD2、SD4)側(cè)。
[0164]在半導(dǎo)體芯片CP1中，配置在邊SD2側(cè)的焊盤電極Plb經(jīng)由導(dǎo)線BW與配置在封固部MR的側(cè)面MRc2側(cè)的引線LD(即配置在與邊SD2相對(duì)的這一側(cè)的引線LD)連接。另外，配置在邊SD4側(cè)的焊盤電極Plb經(jīng)由導(dǎo)線BW2與配置在封固部MR的側(cè)面MRc4側(cè)的引線LD(即配置在與邊SD4相對(duì)的這一側(cè)的引線LD)連接。由此，能夠利用導(dǎo)線BW2容易且可靠地連接半導(dǎo)體芯片CP1的各焊盤電極Plb和引線LD。
[0165]此外，在圖9的情況下，在半導(dǎo)體芯片CP1中，6個(gè)焊盤電極Pla和6個(gè)焊盤電極Plb分別經(jīng)由內(nèi)部布線NH電連接。而且，半導(dǎo)體芯片CP1的6個(gè)焊盤電極Plb分別經(jīng)由導(dǎo)線BW2與6個(gè)引線LD1電連接，半導(dǎo)體芯片CP1的6個(gè)焊盤電極Pla分別經(jīng)由導(dǎo)線BW1與半導(dǎo)體芯片CP2的6個(gè)焊盤電極P2a電連接。因此，焊盤電極Pla、焊盤電極Plb以及對(duì)焊盤電極Pla、Plb之間進(jìn)行電連接的內(nèi)部布線所成的組為合計(jì)6組，都設(shè)置在半導(dǎo)體芯片CP1上。
[0166]雖然需要在半導(dǎo)體芯片CP1上設(shè)置一組以上由焊盤電極Pla、焊盤電極Plb以及對(duì)焊盤電極Pla、Plb之間進(jìn)行電連接的內(nèi)部布線NH所成的組，但其數(shù)量不限于6組。S卩，在半導(dǎo)體器件PKG中，由焊盤電極P2a、導(dǎo)線BW1、焊盤電極Pla、內(nèi)部布線NH、焊盤電極Plb、導(dǎo)線BW2及引線LD1構(gòu)成的導(dǎo)電路徑是在圖2及圖9的情況下合計(jì)設(shè)置有6個(gè)，但不限于6個(gè)，而是設(shè)置1個(gè)以上。
[0167]<關(guān)于半導(dǎo)體器件的制造工序>
[0168]以下，對(duì)上述圖1?圖9所示的半導(dǎo)體器件PKG的制造工序進(jìn)行說(shuō)明。圖12是表示上述圖1?圖9所示的半導(dǎo)體器件PKG的制造工序的工藝流程圖。另外，圖13?圖18是半導(dǎo)體器件PKG的制造工序中的剖視圖。此外，圖13?圖18示出了與上述圖6相當(dāng)?shù)钠拭妗?br>[0169]為了制造半導(dǎo)體器件PKG，首先，準(zhǔn)備引線框架LF及半導(dǎo)體芯片CP1、CP2 (圖12的步驟S1)。
[0170]如圖13所示，引線框架LF —體地具有框架框(未圖示)、連結(jié)在框架框上的多個(gè)引線LD以及經(jīng)由多個(gè)上述懸空引線TL(未圖示)而連結(jié)在框架框上的芯片焊盤DP。
[0171]在步驟S1中，引線框架LF的準(zhǔn)備、半導(dǎo)體芯片CP1的準(zhǔn)備和半導(dǎo)體芯片CP2的準(zhǔn)備可以按照任意的順序進(jìn)行，另外，也可以同時(shí)進(jìn)行。
[0172]接著，進(jìn)行半導(dǎo)體芯片CP1的芯片焊接工序，如圖14所示，通過(guò)導(dǎo)電性的接合材料BD1將半導(dǎo)體芯片CP1搭載并接合在引線框架的芯片焊盤DP上(圖的步驟S2)。S卩，在步驟S2中，通過(guò)導(dǎo)電性的接合材料BD1將半導(dǎo)體芯片CP1的背面電極BE接合在芯片焊盤DP上。
[0173]步驟S2能夠例如以下述方式進(jìn)行。S卩，首先，向芯片焊盤DP的上表面的半導(dǎo)體芯片CP1搭載預(yù)定區(qū)域供給導(dǎo)電性的接合材料BD1。接合材料BD1由例如銀(Ag)膏等的導(dǎo)電性膏狀的粘接材料等形成。然后，通過(guò)接合材料BD1將半導(dǎo)體芯片CP1搭載在芯片焊盤DP的上表面上。然后，通過(guò)熱處理等使接合材料BD1固化。由此，半導(dǎo)體芯片CP1通過(guò)接合材料BD1而搭載并固定在引線框架的芯片焊盤DPI。作為接合材料BD1還能夠使用焊料，在該情況下，在半導(dǎo)體芯片CP1的搭載后，進(jìn)行焊料回流焊處理即可。
[0174]接著，進(jìn)行半導(dǎo)體芯片CP2的芯片焊接工序，如圖15所示，通過(guò)絕緣性的接合材料BD2將半導(dǎo)體芯片CP2搭載并接合在引線框架的芯片焊盤DP上(圖12的步驟S3)。即，在步驟S3中，通過(guò)絕緣性的接合材料BD2將半導(dǎo)體芯片CP2的背面接合在芯片焊盤DP上。
[0175]步驟S3能夠例如以下述方式進(jìn)行。S卩，首先，向芯片焊盤DP的上表面的半導(dǎo)體芯片CP2搭載預(yù)定區(qū)域供給絕緣性的接合材料BD2。接合材料BD2由例如絕緣性膏狀的粘接材料等形成。然后，通過(guò)接合材料BD2將半導(dǎo)體芯片CP2搭載在芯片焊盤DP的上表面上。然后，通過(guò)熱處理等使接合材料BD2固化。由此，半導(dǎo)體芯片CP2通過(guò)接合材料BD2而搭載并固定在引線框架的芯片焊盤DPI。
[0176]先實(shí)施步驟S2的半導(dǎo)體芯片CP1的芯片焊接工序和步驟S3的半導(dǎo)體芯片CP2的芯片焊接工序的哪一個(gè)都可以，但更優(yōu)選先實(shí)施步驟S2的半導(dǎo)體芯片CP1的芯片焊接工序之后，再實(shí)施步驟S3的半導(dǎo)體芯片CP2的芯片焊接工序。其理由如下所述。
[0177]即，半導(dǎo)體芯片CP1具有背面電極BE，需要將該背面電極BE電連接在芯片焊盤DP上。另一方面，半導(dǎo)體芯片CP2不具有背面電極，半導(dǎo)體芯片CP2不需要電連接在芯片焊盤DP上。由此，半導(dǎo)體芯片CP1相對(duì)于芯片焊盤DP的接合可靠性的要求水平比半導(dǎo)體芯片CP2相對(duì)于芯片焊盤DP的接合可靠性的要求水平更高。另外，在將2個(gè)半導(dǎo)體芯片(CP1、CP2)芯片焊接在芯片焊盤DP上的情況下，由于在先實(shí)施的芯片焊接工序中，芯片焊盤DP的表面可能會(huì)氧化或者芯片焊盤DP的表面發(fā)生污染，所以與先實(shí)施的芯片焊接工序相比后實(shí)施的芯片焊接工序這一方的半導(dǎo)體芯片的接合的可靠性容易變低。由此，先將半導(dǎo)體芯片CP1、CP2中的要求更高的接合可靠性的半導(dǎo)體芯片CP1通過(guò)導(dǎo)電性的接合材料BD1接合在芯片焊盤DP上，然后，將半導(dǎo)體芯片CP2通過(guò)絕緣性的接合材料BD2接合在芯片焊盤DP上。由此，能夠提高半導(dǎo)體芯片CP1的背面電極BE和芯片焊盤DP的電連接的可靠性，從而能夠進(jìn)一步提高半導(dǎo)體器件PKG的可靠性。由此，優(yōu)選先進(jìn)行步驟S2之后，再進(jìn)行步驟S3。
[0178]以下，如圖16所示，進(jìn)行導(dǎo)線焊接工序(圖12的步驟S4)。
[0179]在該步驟S4中，經(jīng)由多個(gè)導(dǎo)線BW將半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1和引線框架LF的多個(gè)引線LD之間、半導(dǎo)體芯片CP2的多個(gè)焊盤電極P2和引線框架LF的多個(gè)引線LD之間、及半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1和半導(dǎo)體芯片CP2的多個(gè)焊盤電極P2之間BW分別電連接。
[0180]如上所述，在將連接半導(dǎo)體芯片CP1的源極用焊盤電極P1S和引線LD的導(dǎo)線BW的粗細(xì)(直徑)設(shè)為比其他的導(dǎo)線BW的粗細(xì)(直徑)大的情況下，在步驟S4中，優(yōu)選以兩個(gè)階段進(jìn)行導(dǎo)線焊接工序。即，首先，作為第一階段，實(shí)施使用了直徑大的導(dǎo)線BW的導(dǎo)線焊接之后，作為第二階段，實(shí)施使用了直徑小的導(dǎo)線BW的導(dǎo)線焊接。
[0181]具體來(lái)說(shuō)，首先，作為第一階段，進(jìn)行針對(duì)上述圖10所示的導(dǎo)線BW的導(dǎo)線焊接。由此，經(jīng)由直徑大的導(dǎo)線BW將半導(dǎo)體芯片CP1的多個(gè)源極用焊盤電極P1S和多個(gè)引線LD之間分別電連接。然后，進(jìn)行針對(duì)上述圖11所示的導(dǎo)線BW的導(dǎo)線焊接。由此，經(jīng)由直徑小的導(dǎo)線BW將源極用焊盤電極P1S以外的半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1和多個(gè)引線LD之間、半導(dǎo)體芯片CP2的多個(gè)焊盤電極P2和多個(gè)引線LD之間、及半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1和半導(dǎo)體芯片CP2的多個(gè)焊盤電極P2之間分別電連接。
[0182]與直徑大的導(dǎo)線相比，直徑小的導(dǎo)線更容易變形。由此，在步驟S4中，首先，實(shí)施使用直徑大的導(dǎo)線BW的導(dǎo)線焊接，然后，實(shí)施使用直徑小的導(dǎo)線BW的導(dǎo)線焊接，由此，在步驟S4的導(dǎo)線焊接工序中，能夠減少導(dǎo)線BW變形的可能性。
[0183]接著，實(shí)施通過(guò)模塑工序(樹脂成形工序)進(jìn)行的樹脂封固，如圖17所示，通過(guò)封固部(封固體、封固樹脂部)MR封固半導(dǎo)體芯片CP1、CP2及與其連接的多個(gè)導(dǎo)線BW(圖12的步驟S5)。根據(jù)該步驟S5的模塑工序，形成了對(duì)半導(dǎo)體芯片CP1、CP2、芯片焊盤DP、多個(gè)引線LD的內(nèi)引線部、多個(gè)導(dǎo)線BW及懸空引線TL進(jìn)行封固的封固部MR。
[0184]接著，根據(jù)需要對(duì)從封固部MR露出的引線LD的外引線部進(jìn)行電鍍處理之后，在封固部MR的外部，在規(guī)定的位置截?cái)嘁€LD及懸空引線TL，使其從引線框架LF的框架框分離(圖12的步驟S6)。
[0185]然后，如圖18所示，對(duì)從封固部MR突出的引線LD的外引線部進(jìn)行彎折加工(引線加工、引線成形)(圖12的步驟S7)。
[0186]像這樣，制造出上述圖1?圖9所示的半導(dǎo)體器件PKG。
[0187]<關(guān)于半導(dǎo)體器件的電路結(jié)構(gòu)>
[0188]以下，參照?qǐng)D19說(shuō)明半導(dǎo)體器件PKG的電路結(jié)構(gòu)。圖19是半導(dǎo)體器件PKG的電路圖(電路框圖)。
[0189]如上所述，本實(shí)施方式的半導(dǎo)體器件PKG內(nèi)置有半導(dǎo)體芯片CP1、CP2。在半導(dǎo)體芯片CP1內(nèi)，形成有作為功率晶體管的功率MOSFET (Metal Oxide Semiconductor FieldEffect Transistor:金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)Ql、用于檢測(cè)在功率M0SFETQ1中流過(guò)的電流的感測(cè)M0SFETQ2、控制電路CLC。功率M0SFETQ1能夠作為用于開關(guān)的功率晶體管發(fā)揮功能。
[0190]此外，在本申請(qǐng)中，在提及MOSFET時(shí)，不僅包含將氧化膜(氧化硅膜)用于柵極絕緣膜的MISFET(Metal Insulator Semiconductor Field Effect Transistor:金屬絕緣半導(dǎo)體型場(chǎng)效應(yīng)晶體管)，還包含將氧化膜(氧化硅膜)以外的絕緣膜用于柵極絕緣膜的MISFETο
[0191]控制電路CLC包含驅(qū)動(dòng)功率M0SFETQ1及感測(cè)M0SFETQ2的驅(qū)動(dòng)器電路(驅(qū)動(dòng)電路)。由此，控制電路CLC能夠根據(jù)從半導(dǎo)體芯片CP1的外部供給到控制電路CLC的信號(hào)，控制功率M0SFETQ1的柵極端子(與后述的柵極電極8對(duì)應(yīng))的電位，從而控制功率M0SFETQ1的動(dòng)作。即，功率M0SFETQ1的柵極(與后述的柵極電極8對(duì)應(yīng))與控制電路CLC連接，從控制電路CLC向功率M0SFETQ1的柵極供給導(dǎo)通信號(hào)(使功率M0SFETQ1成為導(dǎo)通狀態(tài)的柵極電壓)，由此能夠使功率M0SFETQ1成為導(dǎo)通狀態(tài)。
[0192]當(dāng)通過(guò)從控制電路CLC向功率M0SFETQ1的柵極供給導(dǎo)通信號(hào)而使功率M0SFETQ1成為導(dǎo)通狀態(tài)時(shí)，從功率M0SFETQ1輸出電源ΒΑΤ的電壓并供給到負(fù)載L0D。當(dāng)通過(guò)從控制電路CLC向功率M0SFETQ1的柵極供給關(guān)斷信號(hào)(或停止導(dǎo)通信號(hào)的供給)使功率M0SFETQ1成為關(guān)斷狀態(tài)時(shí)，從電源ΒΑΤ向負(fù)載L0D的電壓供給停止。這樣的半導(dǎo)體芯片CP1對(duì)功率M0SFETQ1進(jìn)行導(dǎo)通/關(guān)斷的控制通過(guò)半導(dǎo)體芯片CP1的控制電路CLC來(lái)實(shí)施。
[0193]像這樣，半導(dǎo)體器件PKG能夠作為進(jìn)行從電源ΒΑΤ向負(fù)載L0D施加電壓的導(dǎo)通/斷開的切換的、用于開關(guān)的半導(dǎo)體器件發(fā)揮功能。另外，半導(dǎo)體芯片CP1的功率M0SFETQ1能夠作為開關(guān)元件(切換元件)發(fā)揮功能。另外，由于功率M0SFETQ1的輸出被供給到負(fù)載L0D，所以功率M0SFETQ1還能夠被視為輸出電路。另外，作為負(fù)載L0D，能夠采用優(yōu)選經(jīng)由用于開關(guān)的半導(dǎo)體器件PKG與電源ΒΑΤ連接的任意的電子裝置(或電子部件)。例如，能夠?qū)㈦姍C(jī)、燈或加熱器等作為負(fù)載L0D使用。
[0194]另外，在半導(dǎo)體器件PKG的半導(dǎo)體芯片CP1內(nèi)，設(shè)置有電流檢測(cè)用的感測(cè)M0SFETQ2。在功率M0SFETQ1中流過(guò)的電流由感測(cè)M0SFETQ2檢測(cè)出，根據(jù)在感測(cè)M0SFETQ2中流過(guò)的電流，來(lái)控制功率M0SFETQ1。例如，在根據(jù)在感測(cè)M0SFETQ2中流過(guò)的電流，判斷為(檢測(cè)出)在功率M0SFETQ1中有過(guò)電流流過(guò)(規(guī)定值以上的電流流過(guò))時(shí)，控制電路CLC控制功率M0SFETQ1的柵極電壓，將功率M0SFETQ1的電流限制在規(guī)定值以下，或者強(qiáng)制關(guān)斷功率M0SFETQ1。由此，能夠防止在功率M0SFETQ1中有過(guò)電流流過(guò)，能夠保護(hù)半導(dǎo)體器件PKG及使用其的電子裝置。
[0195]感測(cè)M0SFETQ2與功率M0SFETQ1共用漏極及柵極。即，形成在半導(dǎo)體芯片CP1內(nèi)的功率M0SFETQ1的漏極和感測(cè)M0SFETQ2的漏極都連接在半導(dǎo)體芯片CP1的上述背面電極BE，從而相互電連接。由此，半導(dǎo)體芯片CP1的上述背面電極BE是功率M0SFETQ1及感測(cè)M0SFETQ2的漏極用的背面電極。
[0196]連接有功率M0SFETQ1及感測(cè)M0SFETQ2的漏極的半導(dǎo)體芯片CP1的背面電極BE連接在半導(dǎo)體器件PKG的端子TE1。上述芯片焊盤DP與該端子TE1對(duì)應(yīng)。成為從半導(dǎo)體器件PKG的端子TE1 (即芯片焊盤DP)，經(jīng)由上述接合材料BD1及半導(dǎo)體芯片CP1的背面電極BE向感測(cè)M0SFETQ2的漏極及功率M0SFETQ1的漏極供給相同的電位。端子TE1 (芯片焊盤DP)與配置在半導(dǎo)體器件PKG的外部的電源(電池)BAT連接，從而從半導(dǎo)體器件PKG的端子TE1 (即芯片焊盤DP)，經(jīng)由上述接合材料BD1及半導(dǎo)體芯片CP1的背面電極BE向功率M0SFETQ1的漏極及感測(cè)M0SFETQ2的漏極供給電源BAT的電壓。
[0197]另外，感測(cè)M0SFETQ2和功率M0SFETQ1的柵極彼此電連接而被共用，該共用柵極連接于控制電路CLC，從控制電路CLC向感測(cè)M0SFETQ2的柵極及功率M0SFETQ1的柵極輸入相同的柵極信號(hào)(柵極電壓)。具體來(lái)說(shuō)，形成在半導(dǎo)體芯片CP1內(nèi)的感測(cè)M0SFETQ2的柵極(柵極電極)和功率M0SFETQ1的柵極(柵極電極)經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線而連接于半導(dǎo)體芯片CP1內(nèi)的控制電路CLC。
[0198]另一方面，感測(cè)M0SFETQ2的源極不與功率M0SFETQ1的源極共用，功率M0SFETQ1的源極和感測(cè)M0SFETQ2的源極之間不短路。
[0199]功率M0SFETQ1的源極連接于半導(dǎo)體器件PKG的端子TE2，在該端子TE2上，連接有配置在半導(dǎo)體器件PKG的外部的負(fù)載LOD。S卩，功率M0SFETQ1的源極連接于負(fù)載L0D。半導(dǎo)體器件PKG所具有的多個(gè)引線LD中的經(jīng)由導(dǎo)線BW與半導(dǎo)體芯片CP1的源極用焊盤電極P1S電連接的引線LD與該端子TE2對(duì)應(yīng)。具體來(lái)說(shuō)，形成在半導(dǎo)體芯片CP1內(nèi)的功率M0SFETQ1的源極經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線而電連接于半導(dǎo)體芯片CP1的源極用焊盤電極P1S，該源極用焊盤電極P1S經(jīng)由導(dǎo)線BW而電連接于端子TE2 (引線LD)，在該端子TE2 (引線LD)上連接有負(fù)載L0D。由此，當(dāng)通過(guò)從控制電路CLC向功率M0SFETQ1的柵極供給導(dǎo)通信號(hào)而使功率M0SFETQ1成為導(dǎo)通狀態(tài)(0N狀態(tài))時(shí)，電源BAT的電壓經(jīng)由處于導(dǎo)通狀態(tài)(0N狀態(tài))的功率M0SFETQ1而供給到負(fù)載L0D。
[0200]另一方面，感測(cè)M0SFETQ2的源極連接于控制電路CLC。具體來(lái)說(shuō)，形成在半導(dǎo)體芯片CP1內(nèi)的感測(cè)M0SFETQ2的源極經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線而電連接于半導(dǎo)體芯片CP1內(nèi)的控制電路CLC。
[0201]此外，在圖19中，附圖標(biāo)記D1表示功率M0SFETQ1的漏極，附圖標(biāo)記的S1表示功率M0SFETQ1的源極，附圖標(biāo)記D2表示感測(cè)M0SFETQ2的漏極，附圖標(biāo)記的S2表示感測(cè)M0SFETQ2的源極。
[0202]感測(cè)M0SFETQ2與功率M0SFETQ1 —起形成在半導(dǎo)體芯片CP1內(nèi)，該感測(cè)M0SFETQ2形成為在半導(dǎo)體芯片CP1內(nèi)與功率M0SFETQ1構(gòu)成電流鏡電路，例如，具有功率M0SFETQ1的1/20000的尺寸。該尺寸比能夠根據(jù)需要而變更。
[0203]另外，形成在半導(dǎo)體芯片CP1內(nèi)的控制電路CLC連接在半導(dǎo)體器件PKG的多個(gè)端子TE3。半導(dǎo)體器件PKG所具有的多個(gè)引線LD中的幾個(gè)引線LD與該多個(gè)端子TE3對(duì)應(yīng)。具體來(lái)說(shuō)，經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線與形成在半導(dǎo)體芯片CP1內(nèi)的控制電路CLC電連接的焊盤電極P1經(jīng)由導(dǎo)線BW而與端子TE3(引線LD)電連接。半導(dǎo)體器件PKG的多個(gè)端子TE3(引線LD)包含輸入用的端子、輸出用的端子及接地用的端子，從這些端子TE3向控制電路CLC輸入或供給信號(hào)(輸入信號(hào))和接地電位，另外，從控制電路CLC輸出的信號(hào)(輸出信號(hào))從這些端子TE3輸出。
[0204]半導(dǎo)體芯片CP2是微型計(jì)算機(jī)芯片(控制用芯片)，能夠作為控制半導(dǎo)體芯片CP1的動(dòng)作的控制用的半導(dǎo)體芯片發(fā)揮功能。
[0205]在圖19中，雖沒有示出半導(dǎo)體芯片CP2內(nèi)的電路，但實(shí)際上，在半導(dǎo)體芯片CP2內(nèi)，形成有控制半導(dǎo)體芯片CP1(半導(dǎo)體芯片CP1內(nèi)的電路)的電路。g卩，對(duì)形成在半導(dǎo)體芯片CP1內(nèi)的控制電路CLC進(jìn)行控制的電路形成在半導(dǎo)體芯片CP2內(nèi)。
[0206]半導(dǎo)體芯片CP2的多個(gè)焊盤電極P2中的焊盤電極P2a以外的多個(gè)焊盤電極P2分別與半導(dǎo)體器件PKG的多個(gè)端子TE4連接。另外，半導(dǎo)體器件PKG所具有的多個(gè)引線LD中的幾個(gè)引線LD與該多個(gè)端子TE4對(duì)應(yīng)。具體來(lái)說(shuō)，經(jīng)由半導(dǎo)體芯片CP2的內(nèi)部布線與形成在半導(dǎo)體芯片CP2內(nèi)的電路(內(nèi)部電路)電連接的焊盤電極P2經(jīng)由導(dǎo)線BW而與端子TE4(引線LD)電連接。
[0207]半導(dǎo)體器件PKG的多個(gè)端子TE4(引線LD)包含輸入用的端子、輸出用的端子及接地用的端子，從這些端子TE4向半導(dǎo)體芯片CP2內(nèi)的電路(內(nèi)部電路)輸入或供給信號(hào)(輸入信號(hào))和接地電位，另外，從半導(dǎo)體芯片CP2內(nèi)的電路(內(nèi)部電路)輸出的信號(hào)(輸出信號(hào))從這些端子TE4(引線LD)輸出。
[0208]半導(dǎo)體器件PKG的多個(gè)端子TE4(引線LD)的任意一個(gè)經(jīng)由調(diào)節(jié)器REG與配置在半導(dǎo)體器件PKG的外部的電源(電池)BAT連接。在利用調(diào)節(jié)器REG將電源BAT的電壓調(diào)整為適合作為半導(dǎo)體芯片CP2的電源電壓的電壓之后，將電源BAT的電壓供給到連接有調(diào)節(jié)器REG的端子TE4，經(jīng)由與該端子TE4連接的導(dǎo)線BW而供給到半導(dǎo)體芯片CP2。
[0209]半導(dǎo)體芯片CP2的多個(gè)焊盤電極P2中的多個(gè)焊盤電極P2a經(jīng)由多個(gè)導(dǎo)線BW(BWl)分別與半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1中的多個(gè)焊盤電極Pla電連接。另外，半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1中的多個(gè)焊盤電極Pla經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線NH分別與半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1中的多個(gè)焊盤電極Plb電連接。另外，半導(dǎo)體芯片CP1的多個(gè)焊盤電極P1中的多個(gè)焊盤電極Plb經(jīng)由多個(gè)導(dǎo)線BW(BW2)分別與半導(dǎo)體器件PKG的多個(gè)端子TE5電連接。半導(dǎo)體器件PKG所具有的多個(gè)引線LD中的幾個(gè)引線LD (LD1)與該多個(gè)端子TE5對(duì)應(yīng)。
[0210]S卩，半導(dǎo)體芯片CP2的各焊盤電極P2a經(jīng)由導(dǎo)線BW(BWl)與半導(dǎo)體芯片CP1的焊盤電極Pla電連接，再經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線NH與半導(dǎo)體芯片CP1的焊盤電極Plb電連接，再經(jīng)由導(dǎo)線BW(BW2)與端子TE5(引線LD)電連接。
[0211]在半導(dǎo)體芯片CP1上形成有至少1個(gè)電路，優(yōu)選形成有多個(gè)電路(這里是指控制電路CLC、功率M0SFETQ1及感測(cè)M0SFETQ2等)，但內(nèi)部布線NH與形成在半導(dǎo)體芯片CP1上的任意電路均不電連接。因此，在半導(dǎo)體芯片CP1中，焊盤電極Pla、焊盤電極Plb、將焊盤電極Pla和焊盤電極Plb之間進(jìn)行連接的內(nèi)部布線NH都不與半導(dǎo)體芯片CP1內(nèi)的任意電路(控制電路CLC、功率M0SFETQ1、感測(cè)M0SFETQ2等)電連接。
[0212]與半導(dǎo)體芯片CP2的焊盤電極P2連接的端子TE4、TE5在半導(dǎo)體器件PKG的外部，根據(jù)需要與端子TE3電連接。例如，將半導(dǎo)體器件PKG安裝在布線基板(安裝基板)，在該布線基板中，能夠經(jīng)由該布線基板的布線等電連接半導(dǎo)體器件PKG的端子TE4、TE5和半導(dǎo)體器件PKG的端子TE3。由此，能夠經(jīng)由半導(dǎo)體器件PKG的外部的布線(例如安裝有半導(dǎo)體器件PKG的布線基板的布線)等，將半導(dǎo)體芯片CP2的內(nèi)部電路與半導(dǎo)體芯片CP1的控制電路CLC電連接，并能夠通過(guò)半導(dǎo)體芯片CP2的內(nèi)部電路控制半導(dǎo)體芯片CP1的控制電路CLC。
[0213]這里，半導(dǎo)體芯片CP1的內(nèi)部電路是與形成在半導(dǎo)體芯片CP1內(nèi)的電路對(duì)應(yīng)，半導(dǎo)體芯片CP2的內(nèi)部電路是與形成在半導(dǎo)體芯片CP2內(nèi)的電路對(duì)應(yīng)。半導(dǎo)體芯片CP1的內(nèi)部布線是與形成在半導(dǎo)體芯片CP1內(nèi)的布線對(duì)應(yīng)，半導(dǎo)體芯片CP2的內(nèi)部布線是與形成在半導(dǎo)體芯片CP2內(nèi)的布線對(duì)應(yīng)?？刂齐娐稢LC、功率M0SFETQ1及感測(cè)M0SFETQ2都形成在半導(dǎo)體芯片CP1內(nèi)，從而是半導(dǎo)體芯片CP1的內(nèi)部電路。
[0214]〈關(guān)于半導(dǎo)體芯片的構(gòu)造〉
[0215]接著，對(duì)半導(dǎo)體芯片CP1的構(gòu)造進(jìn)行說(shuō)明。
[0216]圖20是表示半導(dǎo)體芯片CP1的芯片布局的俯視圖，圖21是半導(dǎo)體芯片CP1的局部放大俯視圖(關(guān)鍵部位俯視圖)，圖22?圖24是半導(dǎo)體芯片CP1的關(guān)鍵部位剖視圖。其中，圖21是放大圖20中的用一點(diǎn)劃線包圍的區(qū)