了與布線Ml同層的圖案。
[0256]在圖27及圖28的情況下，焊盤電極Plal和焊盤電極Plb5經(jīng)由布線ΜΙΑ及布線Μ2Α電連接，這與圖26的連接關(guān)系對(duì)應(yīng)。另外，焊盤電極Pla2和焊盤電極Plb6經(jīng)由布線M1A及布線M2A電連接，這與圖26的連接關(guān)系對(duì)應(yīng)。另外，焊盤電極Pla3和焊盤電極Plbl經(jīng)由布線M2A電連接，這與圖24的連接關(guān)系對(duì)應(yīng)。另外，焊盤電極Pla4和焊盤電極Plb2經(jīng)由布線M2A電連接，這與圖24的連接關(guān)系對(duì)應(yīng)。另外，焊盤電極Pla5和焊盤電極Plb3經(jīng)由布線M2A電連接，這與圖24的連接關(guān)系對(duì)應(yīng)。另外，焊盤電極Pla6和焊盤電極Plb4經(jīng)由布線M2A及布線M1A電連接，這與圖25的連接關(guān)系對(duì)應(yīng)。
[0257]圖29是在圖27及圖28的E-E線的位置處的剖視圖。在通過(guò)布線M1A及布線M2A電連接焊盤電極Pla和焊盤電極Plb的情況下，還從圖27?圖29可知，優(yōu)選將布線M1A的寬度W1設(shè)為比布線M2A的寬度W2更大(即W2〈W1)。換言之，優(yōu)選將布線M2A的寬度W2設(shè)為比布線M1A的寬度W1更小。這里，布線M1A的寬度W1是在與半導(dǎo)體襯底1的主面平行的方向且與布線Ml的延伸方向大致垂直的方向上的寬度(尺寸)，另外，布線M2A的寬度W2是在與半導(dǎo)體襯底1的主面平行的方向且與布線M2的延伸方向大致垂直的方向上的寬度(尺寸)。
[0258]優(yōu)選將布線M1A的寬度W1設(shè)為比布線M2A的寬度W2更大(W2〈W1)的理由如下所述。即，布線M2的厚度比布線Ml的厚度大。若布線M2的厚度大，則構(gòu)成與布線M2在同層地形成的焊盤電極P1的導(dǎo)體圖案的厚度也大，從而能夠更可靠地將上述導(dǎo)線BW連接在焊盤電極P1。由此，布線M2A的厚度(T2)變得比布線M1A的厚度(T1)大(即T1〈T2)。換言之，布線Μ1Α的厚度(Τ1)變得比布線Μ2Α的厚度(Τ2)小。布線Μ1Α、Μ2Α是用于電連接焊盤電極Pla和焊盤電極Plb的布線，期望將電阻(布線電阻)減小一定程度。由于布線M2A的厚度(T2)大，所以易于減小布線電阻，但由于布線M1A易于變大與比布線M2A的厚度薄的量相當(dāng)?shù)拇笮?，所以通過(guò)增大布線M1A的寬度W1，能夠?qū)崿F(xiàn)布線M1A的布線電阻的減小。在本實(shí)施方式中，針對(duì)厚度比布線M2A小的布線M1A，通過(guò)增大布線M1A的寬度W1，能夠抑制布線M1A的電阻(布線電阻)，針對(duì)厚度比布線M1A大的布線M2A，通過(guò)減小布線M2A的寬度W2，能夠抑制配置布線M2A所需的平面區(qū)域的面積。由此，能夠以低電阻連接焊盤電極Pla和焊盤電極Plb之間，并且能夠?qū)崿F(xiàn)半導(dǎo)體芯片CP1的小型化(小面積化)。
[0259]另外，半導(dǎo)體芯片CP1還能夠具有密封環(huán)SR。有時(shí)也將密封環(huán)稱為保護(hù)環(huán)。如圖21、圖27?圖29所示，密封環(huán)SR形成在半導(dǎo)體芯片CP1的外周部。具體來(lái)說(shuō)，密封環(huán)SR在俯視時(shí)沿著半導(dǎo)體芯片CP1的外周環(huán)繞地形成在半導(dǎo)體芯片CP1的外周。由此，在俯視時(shí)，密封環(huán)SR沿著半導(dǎo)體芯片CP1的外周形成為環(huán)狀(圓環(huán)形)，但與半導(dǎo)體芯片CP1的外形為大致矩形的情況對(duì)應(yīng)，密封環(huán)SR的外形能夠采用大致矩形、或者使矩形的角部帶圓角的形狀、或者切掉矩形的角部的形狀。在半導(dǎo)體芯片CP1中，在俯視時(shí)，在被密封環(huán)SR包圍的區(qū)域內(nèi)，形成有各種電路。由此，在俯視時(shí)上述控制電路CLC、上述功率MOSFET形成區(qū)域RG1 (構(gòu)成功率M0SFETQ1的晶體管)、感測(cè)MOSFET形成區(qū)域RG2 (構(gòu)成感測(cè)M0SFETQ2的晶體管)、布線M1、M2及焊盤電極P1用的導(dǎo)體圖案在半導(dǎo)體芯片CP1中形成(配置)在密封環(huán)SR所包圍的區(qū)域內(nèi)。
[0260]密封環(huán)SR通過(guò)金屬圖案SRla、SR1、SR2a、SR2形成(參照?qǐng)D29)。密封環(huán)用的金屬圖案SR1在與布線Ml同層以同一工序通過(guò)相同材料形成，密封環(huán)用的金屬圖案SR2在與布線M2同層以同一工序通過(guò)相同材料形成。另外，密封環(huán)用的金屬圖案SRla在與上述插塞10同層以同一工序通過(guò)相同材料形成，密封環(huán)用的金屬圖案SR2a在與上述插塞12同層以同工序通過(guò)相同材料地形成。此外，在圖29中，附圖標(biāo)記SD與半導(dǎo)體芯片CP1的側(cè)面對(duì)應(yīng)。
[0261]密封環(huán)SR通過(guò)這些密封環(huán)用的金屬圖案SRla、SR1、SR2a、SR2形成為金屬壁狀。即，密封環(huán)SR通過(guò)沿上下方向排列密封環(huán)用的金屬圖案SRla、金屬圖案SR1、金屬圖案SR2a和金屬圖案SR2而形成為金屬壁狀。也就是說(shuō)，形成有密封環(huán)用的金屬圖案SRla、金屬圖案SR1、金屬圖案SR2a和金屬圖案SR2的層不同，按照該順序從下至上層疊各圖案，作為整體形成了密封環(huán)SR。因此，密封環(huán)用的金屬圖案SRla、金屬圖案SR1、金屬圖案SR2a和金屬圖案SR2分別以在俯視時(shí)沿著半導(dǎo)體芯片CP1的外周環(huán)繞的方式形成在半導(dǎo)體芯片CP1的外周部。
[0262]通過(guò)設(shè)置密封環(huán)SR，能夠在制造半導(dǎo)體芯片CP1時(shí)的切割工序(切斷工序)中，通過(guò)切割刀片在截?cái)嗝嫔袭a(chǎn)生裂痕的情況下，通過(guò)密封環(huán)SR使該裂痕的伸展停止。另外，能夠通過(guò)密封環(huán)SR停止水分從半導(dǎo)體芯片CP1的截?cái)嗝?與側(cè)面SD對(duì)應(yīng))侵入。
[0263]由此，密封環(huán)用的金屬圖案SRla、SR1、SR2a、SR2不是為了在元件或電路之間進(jìn)行接線而形成的，另外，也不是為了在焊盤電極P1和電路之間進(jìn)行接線而形成的，另外，也不是為了在焊盤電極P1之間進(jìn)行接線而形成的，而是為了形成密封環(huán)SR而形成的。
[0264]另外，在半導(dǎo)體芯片CP1中，在控制電路形成區(qū)域RG4中，形成有構(gòu)成上述控制電路CLC的多個(gè)晶體管或布線Ml、M2，但這里省略其圖示及說(shuō)明。
[0265]另外，在半導(dǎo)體芯片CP1中，將焊盤電極Pla、Plb之間電連接的內(nèi)部布線NH即布線M2A和布線M1A沿著半導(dǎo)體芯片CP1的外周形成。另外，在半導(dǎo)體芯片CP1上形成有密封環(huán)SR的情況下，將焊盤電極Pla、Plb之間電連接的內(nèi)部布線NH即布線M2A和布線M1A在半導(dǎo)體芯片CP1中，沿密封環(huán)SR形成在密封環(huán)SR的內(nèi)側(cè)。g卩，在半導(dǎo)體芯片CP1中，構(gòu)成內(nèi)部布線NH的布線M2A是在構(gòu)成密封環(huán)SR的金屬圖案SR2的內(nèi)側(cè)沿著該金屬圖案SR2形成的。但是，布線M2A和金屬圖案SR2相互分離。另外，在半導(dǎo)體芯片CP1中，構(gòu)成內(nèi)部布線NH的布線M1A是在構(gòu)成密封環(huán)SR的金屬圖案SR1的內(nèi)側(cè)沿著該金屬圖案SR1形成的。但是，布線M1A和金屬圖案SR1相互分離。由此，能夠抑制因在半導(dǎo)體芯片CP1上設(shè)置有焊盤電極Pla、Plb和將焊盤電極Pla、Plb之間電連接的內(nèi)部布線NH而導(dǎo)致的半導(dǎo)體芯片CP1的面積增加，從而能夠?qū)崿F(xiàn)半導(dǎo)體芯片CP1的小型化(小面積化)。
[0266]另外，半導(dǎo)體芯片CP1還能夠內(nèi)置多個(gè)上述功率M0SFETQ1。該情況下，半導(dǎo)體芯片CP1具有多個(gè)上述功率MOSFET形成區(qū)域RG1。例如，在圖30的情況下，作為上述功率MOSFET形成區(qū)域RG1，具有功率MOSFET形成區(qū)域RGla和功率MOSFET形成區(qū)域RGlb。圖30與圖20的變形例對(duì)應(yīng)。在圖30中，在功率MOSFET形成區(qū)域RGla中設(shè)置的多個(gè)單位晶體管單元并聯(lián)連接，由此形成功率M0SFET，在功率MOSFET形成區(qū)域RGlb中設(shè)置的多個(gè)單位晶體管單元并聯(lián)連接，由此形成功率M0SFET。形成在功率MOSFET形成區(qū)域RGla中的功率MOSFET和形成在功率MOSFET形成區(qū)域RGlb中的功率MOSFET能夠通過(guò)形成在半導(dǎo)體芯片CP1內(nèi)的上述控制電路CLC進(jìn)行控制。而且，能夠?qū)⒇?fù)載(與上述負(fù)載L0D相當(dāng)?shù)牟考?分別連接在形成在功率MOSFET形成區(qū)域RG1A中的功率MOSFET (的源極)和形成在功率MOSFET形成區(qū)域RG1B中的功率MOSFET (的源極)。
[0267]<關(guān)于研究例>
[0268]圖31是本發(fā)明人研究的研究例的半導(dǎo)體器件PKG101的俯視透視圖，其與本實(shí)施方式的上述圖2相當(dāng)。
[0269]圖31的半導(dǎo)體器件PKG101與本實(shí)施方式的上述半導(dǎo)體器件PKG不同的點(diǎn)在于以下方面。
[0270]S卩，圖31的研究例的半導(dǎo)體器件PKG101是代替上述半導(dǎo)體芯片CP1而具有與上述半導(dǎo)體芯片CP1相當(dāng)?shù)陌雽?dǎo)體芯片CP101，該半導(dǎo)體芯片CP101與半導(dǎo)體芯片CP2 —起搭載在芯片焊盤DP上。半導(dǎo)體芯片CP101內(nèi)置有與上述半導(dǎo)體芯片CP1所內(nèi)置的電路(上述控制電路CLC、功率M0SFETQ1)同樣的電路。半導(dǎo)體芯片CP101具有多個(gè)焊盤電極P1，但不具有與本實(shí)施方式的上述焊盤電極Pla、Plb相當(dāng)?shù)暮副P電極。因此，半導(dǎo)體芯片CP101不具有與電連接焊盤電極Pla、Plb之間的上述內(nèi)部布線NH (布線M2A、M1A)相當(dāng)?shù)牟季€。關(guān)于半導(dǎo)體芯片CP2的結(jié)構(gòu)，圖31的研究例的半導(dǎo)體器件PKG101也與本實(shí)施方式的上述半導(dǎo)體器件PKG基本相同。
[0271]由此，在圖31的研究例的半導(dǎo)體器件PKG101中，半導(dǎo)體芯片CP2的焊盤電極P2a不經(jīng)由導(dǎo)線BW連接在半導(dǎo)體芯片CP1的焊盤電極P1上，而是經(jīng)由導(dǎo)線BW直接連接在引線LD上。S卩，在圖31的研究例的半導(dǎo)體器件PKG101中，一端與半導(dǎo)體芯片CP2的焊盤電極P2a連接的導(dǎo)線BW的另一端不連接在半導(dǎo)體芯片CP1的焊盤電極P1上，而是連接在引線LD上。由此，能夠經(jīng)由導(dǎo)線BW將半導(dǎo)體芯片CP2的焊盤電極P2a與引線LD電連接。
[0272]圖32是研究例的半導(dǎo)體器件PKG101的說(shuō)明圖，與在圖31中保留對(duì)半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD進(jìn)行連接的導(dǎo)線BW且省略其他的導(dǎo)線BW的圖示的情況對(duì)應(yīng)。
[0273]如圖31及圖32所示，在經(jīng)由導(dǎo)線BW將半導(dǎo)體芯片CP2的焊盤電極P2a直接連接在引線LD的情況下，連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD的導(dǎo)線BW的一部分在俯視時(shí)會(huì)與半導(dǎo)體芯片CP101重疊，該導(dǎo)線BW有可能與半導(dǎo)體芯片CP101接觸并短路。這導(dǎo)致半導(dǎo)體器件PKG101的可靠性降低。若增大半導(dǎo)體芯片CP101和半導(dǎo)體芯片CP2之間的距離(間隔)，則雖能夠易于防止將半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD進(jìn)行連接的導(dǎo)線BW與半導(dǎo)體芯片CP101重疊的情況，但會(huì)增大半導(dǎo)體芯片CP101和半導(dǎo)體芯片CP2之間的距離(間隔)而導(dǎo)致增大半導(dǎo)體器件PKG101的平面尺寸。這會(huì)導(dǎo)致半導(dǎo)體器件PKG101的大型化。
[0274]另外，如圖31及圖32所示，在經(jīng)由導(dǎo)線BW將半導(dǎo)體芯片CP2的焊盤電極P2a直接連接在引線LD上的情況下，連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD的導(dǎo)線BW的長(zhǎng)度變得相當(dāng)長(zhǎng)。當(dāng)導(dǎo)線BW的長(zhǎng)度長(zhǎng)時(shí)，在形成封固部MR的模塑工序(上述步驟S5)中，容易發(fā)生導(dǎo)線BW因樹(shù)脂材料而竄動(dòng)的現(xiàn)象(所謂的導(dǎo)線竄動(dòng))，導(dǎo)線BW的連接可靠性降低。例如，導(dǎo)線彼此短路、或者導(dǎo)線斷線、或者導(dǎo)線從焊盤電極或引線剝離的可能性變高。這導(dǎo)致半導(dǎo)體器件PKG101的可靠性降低。由此，導(dǎo)線BW的長(zhǎng)度變長(zhǎng)是不被期望的。
[0275]<關(guān)于主要特征和效果>
[0276]圖33是本實(shí)施方式的半導(dǎo)體器件PKG的說(shuō)明圖，與在上述圖2中保留對(duì)半導(dǎo)體芯片CP2的焊盤電極P2a和半導(dǎo)體芯片CP1的焊盤電極Pla進(jìn)行連接的導(dǎo)線BW (即導(dǎo)線BW1)以及對(duì)半導(dǎo)體芯片CP1的焊盤電極Plb和引線LD進(jìn)行連接的導(dǎo)線BW(即導(dǎo)線BW2)并省略其他導(dǎo)線BW的圖示的情況對(duì)應(yīng)。圖34是放大表示圖33的一部分的局部放大俯視圖。這里，對(duì)于半導(dǎo)體器件PKG所具有的多個(gè)引線LD中的經(jīng)由導(dǎo)線BW2與半導(dǎo)體芯片CP1的焊盤電極Plb電連接的引線LD標(biāo)注附圖標(biāo)記LD1并稱為引線LD1。在圖34中，還示出了各引線LD1的前端部，但省略了引線LD1以外的引線LD的圖示。
[0277]本實(shí)施方式的半導(dǎo)體器件PKG具有半導(dǎo)體芯片CP1 (第一半導(dǎo)體芯片)、半導(dǎo)體芯片CP2(第二半導(dǎo)體芯片)、多個(gè)引線LD、多個(gè)導(dǎo)線BW和封固它們的封固部(封固體)MR。半導(dǎo)體器件PKG所具有的多個(gè)引線LD各自的一部分被封固在封固部MR內(nèi)，另外一部分從封固部MR露出。
[0278]半導(dǎo)體芯片CP1具有焊盤電極Pla (第一焊盤)、焊盤電極Plb (第二焊盤)及將焊盤電極Pla和焊盤電極Plb電連接的內(nèi)部布線NH (第一布線)，半導(dǎo)體芯片CP2具有焊盤電極P2a (第三焊盤)。半導(dǎo)體芯片CP2的焊盤電極P2a和半導(dǎo)體芯片CP1的焊盤電極Pla經(jīng)由半導(dǎo)體器件PKG所具有的多個(gè)導(dǎo)線BW中的導(dǎo)線BW1(第一導(dǎo)線)電連接。半導(dǎo)體芯片CP1的焊盤電極Plb經(jīng)由半導(dǎo)體器件PKG所具有的多個(gè)導(dǎo)線BW中的導(dǎo)線BW2 (第二導(dǎo)線)與半導(dǎo)體器件PKG所具有的多個(gè)引線LD中的引線LD1(第一引線)電連接。而且，引線LD1和半導(dǎo)體芯片CP1之間的距離比引線LD1和半導(dǎo)體芯片CP2之間的距離小，并且焊盤電極Pla、焊盤電極Plb及內(nèi)部布線NH與形成在半導(dǎo)體芯片CP1內(nèi)的任意電路均不電連接。
[0279]作為本實(shí)施方式的主要特征具有第一、第二及第三特征。第一特征是，半導(dǎo)體芯片CP1具有焊盤電極Pla、Plb和將焊盤電極Pla、Plb之間電連接的內(nèi)部布線NH，半導(dǎo)體芯片CP2的焊盤電極P2a和半導(dǎo)體芯片CP1的焊盤電極Pla經(jīng)由導(dǎo)線BW1電連接，半導(dǎo)體芯片CP1的焊盤電極Plb和引線LD1經(jīng)由導(dǎo)線BW2電連接。第二特征是，焊盤電極Pla、焊盤電極Plb及內(nèi)部布線NH與形成在半導(dǎo)體芯片CP1內(nèi)的任意電路均不電連接。第三特征是，弓丨線LD1和半導(dǎo)體芯片CP1之間的距離比引線LD1和半導(dǎo)體芯片CP2之間的距離小。
[0280]在本實(shí)施方式中，作為第一特征，半導(dǎo)體芯片CP1具有焊盤電極Pla、焊盤電極Plb、將焊盤電極Pla、Plb之間進(jìn)行電連接的內(nèi)部布線NH。而且，半導(dǎo)體芯片CP2的焊盤電極P2a和半導(dǎo)體芯片CP1的焊盤電極Pla經(jīng)由導(dǎo)線BW1電連接，半導(dǎo)體芯片CP1的焊盤電極Plb和引線LD1經(jīng)由導(dǎo)線BW2電連接。由此，能夠?qū)雽?dǎo)體芯片CP2的焊盤電極P2a經(jīng)由導(dǎo)線BW1、半導(dǎo)體芯片CP1的焊盤電極Pla、內(nèi)部布線NH及焊盤電極Plb、導(dǎo)線BW2而電連接在引線LD1上。由此，與利用導(dǎo)線BW直接連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1的情況下(與上述圖31及圖32的研究例對(duì)應(yīng))的該導(dǎo)線BW的長(zhǎng)度相比，能夠縮短導(dǎo)線BW1、BW2的各長(zhǎng)度。
[0281]S卩，在利用導(dǎo)線BW直接連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1的情況下(與上述圖31及圖32的研究例對(duì)應(yīng))，連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1的導(dǎo)線BW的長(zhǎng)度會(huì)變得相當(dāng)長(zhǎng)。
[0282]與之相對(duì)，在本實(shí)施方式中，經(jīng)由導(dǎo)線BW1將半導(dǎo)體芯片CP2的焊盤電極P2a不連接在引線LD而是連接在半導(dǎo)體芯片CP1的焊盤電極Pla，經(jīng)由導(dǎo)線BW2將半導(dǎo)體芯片CP1的焊盤電極Plb連接在引線LD1，經(jīng)由半導(dǎo)體芯片CP1的內(nèi)部布線NH連接半導(dǎo)體芯片CP1的焊盤電極Pla、Plb之間。由此，電連接焊盤電極P2a和引線LD1之間所需的導(dǎo)線不是由一根導(dǎo)線構(gòu)成，而由2根導(dǎo)線BW1、BW2構(gòu)成，利用半導(dǎo)體芯片CP1的內(nèi)部布線NH電連接焊盤電極Pla、Plb之間，從而能夠縮短各導(dǎo)線BW1、BW2的長(zhǎng)度。S卩，與上述圖32 (研究例)所示的導(dǎo)線BW的長(zhǎng)度相比，能夠縮短圖33(本實(shí)施方式)所示的導(dǎo)線BW(BW1、BW2)的各長(zhǎng)度。
[0283]在本實(shí)施方式中，能夠縮短各導(dǎo)線BW1、BW2的長(zhǎng)度是因?yàn)?，作為第三特征，引線LD1和半導(dǎo)體芯片CP1之間的距離比引線LD1和半導(dǎo)體芯片CP2之間的距離小。換言之，是因?yàn)橐€LD1配置得比半導(dǎo)體芯片CP2更靠近半導(dǎo)體芯片CP1。
[0284]S卩，在圖31及圖32的研究例的構(gòu)造中，在需要將半導(dǎo)體芯片CP2的焊盤電極P2a電連接在配置得比半導(dǎo)體芯片CP2更靠近半導(dǎo)體芯片CP101的引線LD上的情況下，將靠近半導(dǎo)體芯片CP101的引線LD和半導(dǎo)體芯片CP2的焊盤電極P2a進(jìn)行連接的圖32所示的導(dǎo)線BW的長(zhǎng)度變得相當(dāng)長(zhǎng)。
[0285]與之相對(duì)，在本實(shí)施方式中，經(jīng)由導(dǎo)線BW與配置得比半導(dǎo)體芯片CP2更靠近半導(dǎo)體芯片CP1的引線LD1的焊盤電極不是遠(yuǎn)離該引線LD1的半導(dǎo)體芯片CP2的焊盤電極P2a，而是靠近該引線LD1的半導(dǎo)體芯片CP1的焊盤電極Plb。由此，在本實(shí)施方式中，能夠縮短將配置得比半導(dǎo)體芯片CP2更靠近半導(dǎo)體芯片CP1的引線LD1與半導(dǎo)體芯片CP1的焊盤電極Plb之間進(jìn)行連接的導(dǎo)線BW(即導(dǎo)線BW2)的長(zhǎng)度。
[0286]也就是說(shuō)，在本實(shí)施方式中，將半導(dǎo)體芯片CP2的焊盤電極P2a經(jīng)由導(dǎo)線BW1、半導(dǎo)體芯片CP1的焊盤電極Pla、內(nèi)部布線NH、焊盤電極Plb及導(dǎo)線BW2電連接在配置得比半導(dǎo)體芯片CP2更靠近半導(dǎo)體芯片CP1的引線LD1上。由此，與利用導(dǎo)線BW直接連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1的情況(與上述圖31及圖32的研究例對(duì)應(yīng))相比，在本實(shí)施方式中，能夠縮短將半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1進(jìn)行電連接所使用的導(dǎo)線BW(BW1、BW2)的長(zhǎng)度。
[0287]由此，在本實(shí)施方式中，經(jīng)由導(dǎo)線BW1、BW2、焊盤電極Pla、Plb及內(nèi)部布線NH與半導(dǎo)體芯片CP2的焊盤電極P2a連接的引線LD1配置得比半導(dǎo)體芯片CP2更靠近半導(dǎo)體芯片CPlo這與上述第三特征對(duì)應(yīng)。S卩，引線LD1和半導(dǎo)體芯片CP1之間的距離變得比引線LD1和半導(dǎo)體芯片CP2之間的距離更小。換言之，引線LD1和半導(dǎo)體芯片CP2之間的距離變得比引線LD1和半導(dǎo)體芯片CP1之間的距離更大。
[0288]此外，引線LD1和半導(dǎo)體芯片CP2之間的距離是引線LD1的內(nèi)引線部的前端和半導(dǎo)體芯片CP2之間的距離(間隔)，與引線LD1的內(nèi)引線部的前端和半導(dǎo)體芯片CP2之間的最短距離(最小間隔)對(duì)應(yīng)。另外，引線LD1和半導(dǎo)體芯片CP1之間的距離是引線LD1的內(nèi)引線部和半導(dǎo)體芯片CP1之間的距離(間隔)，與引線LD1的內(nèi)引線部的前端和半導(dǎo)體芯片CP1之間的最短距離(最小間隔)對(duì)應(yīng)。
[0289]代替上述第三特征而具有以下的第四特征，也能夠得到本實(shí)施方式的效果。S卩，考慮到從半導(dǎo)體芯片CP2的焊盤電極P2a，經(jīng)由導(dǎo)線BW1、半導(dǎo)體芯片CP1的焊盤電極Pla、內(nèi)部布線NH、焊盤電極Plb及導(dǎo)線BW2而到達(dá)引線LD1的導(dǎo)電路徑。此時(shí)，第四特征是，引線LD1中的導(dǎo)線BW2的連接位置和半導(dǎo)體芯片CP2的焊盤電極P2a之間的距離(間隔)比半導(dǎo)體芯片CP2的焊盤電極P2a和半導(dǎo)體芯片CP1的焊盤電極Pla之間的距離大，并且比引線LD1中的導(dǎo)線BW2的連接位置和半導(dǎo)體芯片CP1的焊盤電極Plb之間的距離大。此外，這里，所謂的距離(間隔)是直線距離(連接兩點(diǎn)間的假想直線的長(zhǎng)度)。
[0290]在滿足該第四特征的情況下，與利用導(dǎo)線BW直接連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1的情況下(與上述圖31及圖32的研究例對(duì)應(yīng))的該導(dǎo)線BW的長(zhǎng)度相比，也能夠縮短本實(shí)施方式中的導(dǎo)線BW1、BW2的各長(zhǎng)度。S卩，與上述圖32(研究例)所示的導(dǎo)線BW的長(zhǎng)度相比，能夠縮短圖33(本實(shí)施方式)所示的導(dǎo)線BW(BW1、BW2)的各長(zhǎng)度。因此，代替上述第三特征而具有上述第四特征，也能夠得到本實(shí)施方式的效果。
[0291]另外，代替上述第三特征，在俯視時(shí)使引線LD1的內(nèi)引線部的前端以半導(dǎo)體芯片CP1的邊SD3的延長(zhǎng)線ES為基準(zhǔn)，位于與其(邊SD3的延長(zhǎng)線ES)相比更靠近半導(dǎo)體器件PKG的側(cè)面MRcl側(cè)(箭頭YG側(cè))的情況下，也能夠得到本實(shí)施方式的效果(參照上述圖3)。S卩，在上述圖3中，在對(duì)位于與延長(zhǎng)線ES相比更靠圖3的上側(cè)(箭頭YG側(cè))的引線LD經(jīng)由導(dǎo)線BW1、半導(dǎo)體芯片CP1的焊盤電極Pla、內(nèi)部布線NH、焊盤電極Plb及導(dǎo)線BW2電連接半導(dǎo)體芯片CP2的焊盤電極P2a的情況下，也能夠得到本實(shí)施方式的效果。這是因?yàn)椋谶@樣的情況下，與利用導(dǎo)線BW直接連接半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1的情況下(與上述圖31及圖32的研究例對(duì)應(yīng))的該導(dǎo)線BW的長(zhǎng)度相比，也能夠縮短本實(shí)施方式中的導(dǎo)線BW1、BW2的各長(zhǎng)度。S卩，與上述圖32 (研究例)所示的導(dǎo)線BW的長(zhǎng)度相比，能夠縮短圖33(本實(shí)施方式)所示的導(dǎo)線BW(BW1、BW2)的各長(zhǎng)度。
[0292]另外，在本實(shí)施方式中，半導(dǎo)體芯片CP1中的焊盤電極Pla、Plb和內(nèi)部布線NH作為用于將半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1電連接的導(dǎo)電路徑設(shè)置。由此，作為第二特征，焊盤電極Pla、焊盤電極Plb及內(nèi)部布線NH與形成在半導(dǎo)體芯片CP1內(nèi)的任意電路均不電連接。
[0293]S卩，在本實(shí)施方式中，作為用于將半導(dǎo)體芯片CP2的焊盤電極P2a和引線LD1電連接的導(dǎo)電路徑，而在半導(dǎo)體芯片CP1上刻意設(shè)置有焊盤電極