半導體器件的制作方法和半導體器件的制作方法
【專利摘要】本發(fā)明提供了一種半導體器件的制作方法和一種半導體器件，其中，所述半導體器件的制作方法，包括：在形成有外延層的襯底上依次形成柵氧化層和多晶硅層；對多晶硅層的第一區(qū)域和第二區(qū)域進行刻蝕，以形成第一柵極和第二柵極；通過所述第一區(qū)域和所述第二區(qū)域向所述外延層進行離子注入，依次形成P型阱區(qū)以及N型重摻雜區(qū)；在P型阱區(qū)以及N型重摻雜區(qū)的上方形成側(cè)墻氧化層；在通過離子注入形成的P型重摻雜區(qū)的上方形成金屬接觸孔；在形成有金屬接觸孔的襯底的兩個表面分別形成第一金屬層和第二金屬層，以得到半導體器件。通過本發(fā)明技術(shù)方案，實現(xiàn)了半導體器件以不同的開關(guān)速度控制電路的導通與斷開的效果，滿足了不同的半導體器件的設(shè)計需求。
【專利說明】
半導體器件的制作方法和半導體器件
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導體技術(shù)領(lǐng)域，具體而言，涉及一種半導體器件的制作方法和一種半導體器件。
【背景技術(shù)】
[0002]隨著半導體技術(shù)的發(fā)展，半導體器件的應(yīng)用變得越來越廣泛，在相關(guān)技術(shù)中，半導體器件(如MOS管，即金屬氧化物半導體晶體管)通常只有一個柵極控制電路的開啟與關(guān)斷，但是在實際應(yīng)用中往往需要半導體器件以不同的開關(guān)速度控制電路的導通與斷開。
[0003]因此，如何實現(xiàn)半導體器件能夠以不同的開關(guān)速度控制電路的導通與斷開成為亟待解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明正是基于上述技術(shù)問題至少之一，提出了一種新的半導體器件的制作方法，使得半導體器件能夠以不同的開關(guān)速度控制電路的導通與斷開，滿足不同的半導體器件的設(shè)計需求。
[0005]有鑒于此，本發(fā)明提出了一種半導體器件的制作方法，包括:在形成有外延層的襯底上依次形成柵氧化層和多晶硅層；對所述多晶硅層的第一區(qū)域和第二區(qū)域進行刻蝕，以形成第一柵極和第二柵極；通過所述第一區(qū)域和所述第二區(qū)域向所述外延層進行離子注入，依次形成P型阱區(qū)以及N型重摻雜區(qū)；在所述P型阱區(qū)以及所述N型重摻雜區(qū)的上方形成側(cè)墻氧化層；以所述側(cè)墻氧化層為掩膜向所述P型阱區(qū)進行離子注入以形成P型重摻雜區(qū)，并在所述P型重摻雜區(qū)上方形成隔離層；在所述P型重摻雜區(qū)的上方形成金屬接觸孔；在形成有所述金屬接觸孔的襯底的兩個表面分別形成第一金屬層和第二金屬層，以得到所述半導體器件。
[0006]在該技術(shù)方案中，通過對多晶硅層的第一區(qū)域和第二區(qū)域進行刻蝕，以形成開關(guān)速度不同的第一柵極和第二柵極，能夠?qū)崿F(xiàn)對柵極控制器件的不同速度的開啟與關(guān)斷操作，進而實現(xiàn)了半導體器件以不同的開關(guān)速度控制電路的導通與斷開，滿足不同的半導體器件的設(shè)計需求。具體地，如半導體器件為MOS器件，則根據(jù)本發(fā)明的制作工藝，可以實現(xiàn)在一個MOS器件上擁有兩種不同的開關(guān)速度，在某些特殊領(lǐng)域應(yīng)用中，可以用一顆MOS器件替代兩顆MOS器件，大大節(jié)約芯片制造、封裝、電路使用中的成本。其中，上述第一柵極包括開關(guān)速度較慢的帶有Poly電阻的柵極，上述第二柵極為開關(guān)速度較快的普通MOS管柵極。
[0007]在上述技術(shù)方案中，優(yōu)選地，所述第一區(qū)域和所述第二區(qū)域之間存在重疊區(qū)域。
[0008]在上述技術(shù)方案中，優(yōu)選地，形成所述N型重摻雜區(qū)的工藝條件包括:注入劑量范圍處于lE13/cm3至lE20/cm 3之間的硼元素和/或鎵元素，注入能量的范圍處于30KeV至150KeV 之間。
[0009]在上述技術(shù)方案中，優(yōu)選地，形成所述P型重摻雜區(qū)的工藝條件包括:注入劑量范圍處于lE13/cm3至lE20/cm 3之間的氮、磷、砷中的一種或多種元素，注入能量的范圍處于30KeV 至 150KeV 之間。
[0010]在上述技術(shù)方案中，優(yōu)選地，所述柵氧化層的厚度處于100埃至1000埃之間。
[0011]在上述技術(shù)方案中，優(yōu)選地，所述多晶硅層的厚度處于1000埃至8000埃之間。
[0012]在上述技術(shù)方案中，優(yōu)選地，所述第一金屬層和第二金屬層包括鋁銅合金層。
[0013]在上述技術(shù)方案中，優(yōu)選地，所述鋁銅合金層的厚度處于3000埃至50000埃之間。
[0014]在上述技術(shù)方案中，優(yōu)選地，所述柵氧化層的形成方法包括熱氧化工藝。
[0015]根據(jù)本發(fā)明的第二方面，還提出了一種半導體器件，所述半導體器件采用如上述任一項技術(shù)方案中所述的半導體器件的制作方法制備而成。
[0016]通過以上技術(shù)方案，能夠?qū)崿F(xiàn)對柵極控制器件以不同速度進行開啟與關(guān)斷操作，進而實現(xiàn)了半導體器件以不同的開關(guān)速度控制電路的導通與斷開，滿足不同的半導體器件的設(shè)計需求。
【附圖說明】
[0017]圖1示出了根據(jù)本發(fā)明的一個實施例的半導體器件的制作方法的示意流程圖；
[0018]圖2至圖12示出了根據(jù)本發(fā)明的一個實施例的半導體器件的制作流程的示意圖；
[0019]圖13A至圖13E示出了根據(jù)本發(fā)明的一個實施例的半導體器件的制作版圖的流程示意圖。
[0020]其中，圖2至圖13E中的標號及其對應(yīng)的結(jié)構(gòu)名稱為:
[0021]I襯底，2外延層，3柵氧化層，4多晶硅層，5光刻膠，6P型阱區(qū)，7N型重摻雜區(qū)，8第一柵極，9P型重摻雜區(qū)，10側(cè)墻氧化層，11隔離層，12第一金屬層，13第二金屬層，14第二柵極，15金屬接觸孔，16氧化層，1301第一柵極圖形、1302第二柵極圖形、1303第一金屬層圖形、1304第二金屬層圖形。
【具體實施方式】
[0022]為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點，下面結(jié)合附圖和【具體實施方式】對本發(fā)明進行進一步的詳細描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。
[0023]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述的其他方式來實施，因此，本發(fā)明的保護范圍并不受下面公開的具體實施例的限制。
[0024]圖1示出了根據(jù)本發(fā)明的一個實施例的半導體器件的制作方法的示意流程圖。
[0025]如圖1所示，根據(jù)本發(fā)明的一個實施例的電容的制作方法，包括:步驟102，在形成有外延層的襯底上依次形成柵氧化層和多晶硅層；步驟104，對所述多晶硅層的第一區(qū)域和第二區(qū)域進行刻蝕，以形成第一柵極和第二柵極；步驟106，通過所述第一區(qū)域和所述第二區(qū)域向所述外延層進行離子注入，依次形成P型阱區(qū)以及N型重摻雜區(qū)；步驟108，在所述P型阱區(qū)以及所述N型重摻雜區(qū)的上方形成側(cè)墻氧化層；步驟110，以所述側(cè)墻氧化層為掩膜向所述P型阱區(qū)進行離子注入以形成P型重摻雜區(qū)，并在所述P型重摻雜區(qū)上方形成隔離層；步驟112，在所述P型重摻雜區(qū)的上方形成金屬接觸孔；步驟114，在形成有所述金屬接觸孔的襯底的兩個表面分別形成第一金屬層和第二金屬層，以得到所述半導體器件。
[0026]在該技術(shù)方案中，通過對多晶硅層的第一區(qū)域和第二區(qū)域進行刻蝕，以形成開關(guān)速度不同的第一柵極和第二柵極，能夠?qū)崿F(xiàn)對柵極控制器件的不同速度的開啟與關(guān)斷操作，進而實現(xiàn)了半導體器件以不同的開關(guān)速度控制電路的導通與斷開，滿足不同的半導體器件的設(shè)計需求。具體地，如半導體器件為MOS器件，則根據(jù)本發(fā)明的制作工藝，可以實現(xiàn)在一個MOS器件上擁有兩種不同的開關(guān)速度，在某些特殊領(lǐng)域應(yīng)用中，可以用一顆MOS器件替代兩顆MOS器件，大大節(jié)約芯片制造、封裝、電路使用中的成本。其中，上述第一柵極包括開關(guān)速度較慢的帶有Poly電阻的柵極，上述第二柵極為開關(guān)速度較快的普通MOS管柵極。
[0027]在上述技術(shù)方案中，優(yōu)選地，所述第一區(qū)域和所述第二區(qū)域之間存在重疊區(qū)域。
[0028]在上述技術(shù)方案中，優(yōu)選地，形成所述N型重摻雜區(qū)的工藝條件包括:注入劑量范圍處于lE13/cm3至lE20/cm 3之間的硼元素和/或鎵元素，注入能量的范圍處于30KeV至150KeV 之間。
[0029]在上述技術(shù)方案中，優(yōu)選地，形成所述P型重摻雜區(qū)的工藝條件包括:注入劑量范圍處于lE13/cm3至lE20/cm 3之間的氮、磷、砷中的一種或多種元素，注入能量的范圍處于30KeV 至 150KeV 之間。
[0030]在上述技術(shù)方案中，優(yōu)選地，所述柵氧化層的厚度處于100埃至1000埃之間。
[0031]在上述技術(shù)方案中，優(yōu)選地，所述多晶硅層的厚度處于1000埃至8000埃之間。
[0032]在上述技術(shù)方案中，優(yōu)選地，所述第一金屬層和第二金屬層包括鋁銅合金層。
[0033]在上述技術(shù)方案中，優(yōu)選地，所述鋁銅合金層的厚度處于3000埃至50000埃之間。
[0034]在上述技術(shù)方案中，優(yōu)選地，所述柵氧化層的形成方法包括熱氧化工藝。
[0035]根據(jù)本發(fā)明的第二方面，還提出了一種半導體器件，所述半導體器件采用如上述任一項技術(shù)方案中所述的半導體器件的制作方法制備而成。
[0036]下面結(jié)合圖2至圖13E對根據(jù)本發(fā)明的半導體器件的加工過程具體說明:
[0037]如圖2所示，采用熱氧化的工藝方法在形成有外延層2的襯底I上形成氧化層16。
[0038]如圖3所示，去除襯底I上待用于半導體器件制備的區(qū)域的氧化層16，采用版圖如圖13A所示。
[0039]如圖4所示，在上述去除氧化層16的襯底I上，采用化學氣相淀積的工藝方法形成柵氧化層3和多晶硅層4，作為第一柵極8和第二柵極14的基底材料。通過對如圖13B所示的版圖中的第一柵極圖形1301和第二柵極圖形1302進行刻蝕，形成如圖5所示的第一柵極8和第二柵極14。
[0040]如圖5所示，在刻蝕形成第一柵極8和第二柵極14后，不去除用于第一柵極8和第二柵極14的光刻工藝的光刻膠5。
[0041]如圖6所示，以光刻膠5為掩膜層，對外延層2進行離子注入以形成P型阱區(qū)6。
[0042]如圖7所示，再次制備光刻圖形，通過圖形化的光刻膠5對P型阱區(qū)6進行離子注入以形成N型重摻雜區(qū)7，采用版圖如圖13C所示。
[0043]如圖8所示，在襯底I上形成側(cè)墻氧化層10，進行離子注入形成P型重摻雜區(qū)9。
[0044]如圖9所示，在形成側(cè)墻氧化層10的襯底I上形成隔離層11。
[0045]如圖10所示，依次刻蝕隔離層11、側(cè)墻氧化層10和柵氧化層3以形成金屬接觸孔15。采用版圖如圖13D所示，其中，第一柵極8的第一金屬層圖形1303與第二柵極14的第二金屬層圖形1304是不連通的。
[0046]如圖11所示，在刻蝕出金屬接觸孔15的襯底I上形成第一金屬層12，作為半導體器件的源極，采用版圖如圖13E所示。
[0047]如圖12所示，在襯底I的背側(cè)形成第二金屬層13，作為半導體器件的漏極。
[0048]以上結(jié)合附圖詳細說明了本發(fā)明的技術(shù)方案，本發(fā)明提出了一種新的半導體器件的制作方法，能夠?qū)崿F(xiàn)對柵極控制器件的不同速度的開啟與關(guān)斷操作，進而實現(xiàn)了半導體器件以不同的開關(guān)速度控制電路的導通與斷開，滿足不同的半導體器件的設(shè)計需求。
[0049]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種半導體器件的制作方法，其特征在于，包括: 在形成有外延層的襯底上依次形成柵氧化層和多晶硅層； 對所述多晶硅層的第一區(qū)域和第二區(qū)域進行刻蝕，以形成第一柵極和第二柵極； 通過所述第一區(qū)域和所述第二區(qū)域向所述外延層進行離子注入，依次形成P型阱區(qū)以及N型重摻雜區(qū)； 在所述P型阱區(qū)以及所述N型重摻雜區(qū)的上方形成側(cè)墻氧化層； 以所述側(cè)墻氧化層為掩膜向所述P型阱區(qū)進行離子注入以形成P型重摻雜區(qū)，并在所述P型重摻雜區(qū)上方形成隔離層； 在所述P型重摻雜區(qū)的上方形成金屬接觸孔； 在形成有所述金屬接觸孔的襯底的兩個表面分別形成第一金屬層和第二金屬層，以得到所述半導體器件。2.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，所述第一區(qū)域和所述第二區(qū)域之間存在重疊區(qū)域。3.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，形成所述N型重摻雜區(qū)的工藝條件包括:注入劑量范圍處于lE13/cm 3至lE20/cm 3之間的硼元素和/或鎵元素，注入能量的范圍處于30KeV至150KeV之間。4.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，形成所述P型重摻雜區(qū)的工藝條件包括:注入劑量范圍處于lE13/cm3至lE20/cm 3之間的氮、磷、砷中的一種或多種元素，注入能量的范圍處于30KeV至150KeV之間。5.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，所述柵氧化層的厚度處于100埃至1000埃之間。6.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，所述多晶硅層的厚度處于1000埃至8000埃之間。7.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，所述第一金屬層和第二金屬層包括鋁銅合金層。8.根據(jù)權(quán)利要求7所述的半導體器件的制作方法，其特征在于，所述鋁銅合金層的厚度處于3000埃至50000埃之間。9.根據(jù)權(quán)利要求1至8中任一項所述的半導體器件的制作方法，其特征在于，所述柵氧化層的形成方法包括熱氧化工藝。10.一種半導體器件，其特征在于，所述半導體器件采用如權(quán)利要求1至9中任一項所述的半導體器件的制作方法制備而成。
【文檔編號】H01L21/336GK105826202SQ201510012857
【公開日】2016年8月3日
【申請日】2015年1月9日
【發(fā)明人】姜春亮, 蔡遠飛, 何昌
【申請人】北大方正集團有限公司, 北京北大方正電子有限公司