半導(dǎo)體元件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體元件及其制造方法。半導(dǎo)體元件包括基底、多個鰭狀結(jié)構(gòu)、多個導(dǎo)體襯層、電荷儲存層、多個第一導(dǎo)體層以及多個填充柱。鰭狀結(jié)構(gòu)位于基底上，相鄰兩個鰭狀結(jié)構(gòu)之間具有溝道。導(dǎo)體襯層位于基底上。每一導(dǎo)體襯層覆蓋鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面。電荷儲存層位于鰭狀結(jié)構(gòu)與導(dǎo)體襯層之間。第一導(dǎo)體層位于基底上且覆蓋導(dǎo)體襯層，并與鰭狀結(jié)構(gòu)部分頂面上的導(dǎo)體襯層電性連接。填充柱位于溝道中，且位于導(dǎo)體襯層與第一導(dǎo)體層之間。
【專利說明】
半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體元件的集成化，為了達到高密度以及高效能的目標(biāo)，在制造半導(dǎo)體元件時，傾向形成向上疊層的結(jié)構(gòu)，以更有效利用晶圓面積。因此，具有高深寬比(highaspect rat1)的半導(dǎo)體結(jié)構(gòu)經(jīng)常出現(xiàn)在小尺寸元件中。舉例而言，上述半導(dǎo)體結(jié)構(gòu)例如是包括高深寬比的溝道。
[0003]一般而言，在制造上述元件時包括將導(dǎo)體層填入高深寬比的溝道。然而，由于導(dǎo)體層本身的溝填(gap filling)能力不佳，因此容易在溝道中形成分散不均的孔洞(void)，造成半導(dǎo)體元件在電性測試時有不良的影響。并且，上述孔洞會使得溝道兩旁產(chǎn)生不平衡的應(yīng)力，造成溝道之間的半導(dǎo)體結(jié)構(gòu)產(chǎn)生微變形(microbending)，進而導(dǎo)致后續(xù)光刻工藝上對準(zhǔn)(alignment)的困難度增加。因此，如何避免在高深寬比的溝道中產(chǎn)生孔洞，以及防止半導(dǎo)體結(jié)構(gòu)產(chǎn)生微變形的現(xiàn)象，為當(dāng)前所需研究的課題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種半導(dǎo)體元件的制造方法，可避免半導(dǎo)體結(jié)構(gòu)產(chǎn)生微變形的現(xiàn)象。
[0005]本發(fā)明提供一種半導(dǎo)體元件。半導(dǎo)體元件包括基底、多個鰭狀結(jié)構(gòu)、多個導(dǎo)體襯層、電荷儲存層、多個第一導(dǎo)體層以及多個填充柱。上述鰭狀結(jié)構(gòu)位于基底上，相鄰兩個鰭狀結(jié)構(gòu)之間具有溝道。上述導(dǎo)體襯層位于基底上，每一導(dǎo)體襯層覆蓋鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面。上述電荷儲存層位于鰭狀結(jié)構(gòu)與導(dǎo)體襯層之間。上述第一導(dǎo)體層位于基底上且覆蓋導(dǎo)體襯層，并與鰭狀結(jié)構(gòu)部分頂面上的導(dǎo)體襯層電性連接。上述填充柱位于溝道中，且位于導(dǎo)體襯層與第一導(dǎo)體層之間。
[0006]在本發(fā)明的一實施例中，上述填充柱的表面實質(zhì)上與導(dǎo)體襯層的表面齊平。
[0007]在本發(fā)明的一實施例中，上述填充柱的材料包括氮化硅、氧化硅、旋涂式玻璃(SOG)或其組合。
[0008]在本發(fā)明的一實施例中，上述導(dǎo)體襯層以及第一導(dǎo)體層共同做為字線或位線。
[0009]本發(fā)明還提供一種半導(dǎo)體元件，其包括基底、多個鰭狀結(jié)構(gòu)、多個復(fù)合導(dǎo)體層以及多個填充柱。上述鰭狀結(jié)構(gòu)位于基底上，相鄰兩個鰭狀結(jié)構(gòu)之間具有溝道。上述復(fù)合導(dǎo)體層位于基底上，每一復(fù)合導(dǎo)體層覆蓋鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面。上述填充柱位于溝道中，且位于每一復(fù)合導(dǎo)體層之內(nèi)。
[0010]在本發(fā)明的一實施例中，上述填充柱的溝填能力較復(fù)合導(dǎo)體層佳。
[0011]在本發(fā)明的一實施例中，每一鰭狀結(jié)構(gòu)沿著第一方向延伸，每一復(fù)合導(dǎo)體層沿著第二方向延伸，且第一方向與第二方向不同。
[0012]本發(fā)明提供一種半導(dǎo)體元件的制造方法，其包括以下步驟:提供基底；于基底上形成多個鰭狀結(jié)構(gòu)；相鄰兩個鰭狀結(jié)構(gòu)之間具有溝道；于基底上形成多個導(dǎo)體襯層；每一導(dǎo)體襯層覆蓋鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面；于鰭狀結(jié)構(gòu)與導(dǎo)體襯層之間形成電荷儲存層；于基底上形成多個第一導(dǎo)體層；第一導(dǎo)體層覆蓋導(dǎo)體襯層，且與鰭狀結(jié)構(gòu)部分頂面上的導(dǎo)體襯層電性連接；于溝道中形成多個填充柱；填充柱位于導(dǎo)體襯層與第一導(dǎo)體層之間。
[0013]在本發(fā)明的一實施例中，上述于基底上形成導(dǎo)體襯層、第一導(dǎo)體層以及于溝道中形成填充柱的步驟還包括以下步驟:于電荷儲存層上形成第一導(dǎo)體材料層；于溝道中形成多個填充層；于第一導(dǎo)體材料層以及填充層上形成第二導(dǎo)體材料層；圖案化第一導(dǎo)體材料層、填充層以及第二導(dǎo)體材料層，以形成導(dǎo)體襯層、填充柱以及第一導(dǎo)體層。
[0014]在本發(fā)明的一實施例中，上述移除鰭狀結(jié)構(gòu)的頂面的填充材料層的方法包括回刻蝕法或化學(xué)機械研磨法。
[0015]基于上述，本發(fā)明通過在高深寬比的溝道中先形成導(dǎo)體襯層，并于溝道中填入填充層后，再形成覆蓋導(dǎo)體襯層的第一導(dǎo)體層。由于填充層的溝填能力較佳，因此在填入溝道時可減少孔洞的產(chǎn)生。并且，上述填充層于溝道中可做為支撐柱，以提供較高的阻力(resistance)，防止溝道之間的半導(dǎo)體結(jié)構(gòu)產(chǎn)生微變形。
[0016]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
【附圖說明】
[0017]圖1為依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的上視示意圖。
[0018]圖2為沿圖1的A-A’線所繪示的半導(dǎo)體元件的剖面示意圖。
[0019]圖3A至圖3G為依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。
[0020]圖4A和圖4B為依照本發(fā)明的另一實施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。
[0021]【符號說明】
[0022]10:基底
[0023]12、12a、16、16a:介電層
[0024]14、14a、34a:導(dǎo)體層
[0025]18、18a:復(fù)合層
[0026]20、20a:硬掩模層
[0027]22:電荷儲存層
[0028]32、34:導(dǎo)體材料層
[0029]32a:導(dǎo)體襯層
[0030]36a:復(fù)合導(dǎo)體層
[0031]40:填充材料層
[0032]40a、40b:填充層
[0033]40c:填充柱
[0034]50:圖案化的光刻膠層
[0035]100、200、300:半導(dǎo)體元件
[0036]101:鰭狀結(jié)構(gòu)
[0037]A-A ’ -M
[0038]D1、D2:方向
[0039]T:溝道
【具體實施方式】
[0040]圖1為依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件100的上視示意圖。圖2為沿圖1的A-A’線所繪示的半導(dǎo)體元件100的剖面示意圖。
[0041]請參照圖1和圖2，半導(dǎo)體元件100包括基底10、圖案化的介電層12a、多個鰭狀結(jié)構(gòu)101、電荷儲存層22、多個復(fù)合導(dǎo)體層36a以及多個填充柱40c?；?0可包括半導(dǎo)體材料、絕緣體材料、導(dǎo)體材料或上述材料的任意組合?；?0的材質(zhì)例如是選自于由S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC, InAs與InP所組成的群組中的至少一種物質(zhì)所構(gòu)成的材質(zhì)或任何適合用于本發(fā)明工藝的物理結(jié)構(gòu)?；?0包括單層結(jié)構(gòu)或多層結(jié)構(gòu)。此外，也可使用絕緣層上娃(silicon on insulator, SOI)基底?；?0例如是娃或娃化鍺。
[0042]圖案化的介電層12a位于基底10上。介電層12a包括氧化物、氮化物、氮氧化物或是介電常數(shù)小于4的低介電常數(shù)材料。在一實施例中，介電層12a例如是底氧化層(bottomoxide layer，BOX)。介電層12a的厚度例如是介于500埃至3000埃之間。
[0043]多個鰭狀結(jié)構(gòu)101位于介電層12a上。每一鰭狀結(jié)構(gòu)101沿著第一方向Dl延伸。相鄰兩個鰭狀結(jié)構(gòu)101之間具有溝道T。溝道T可以是任意長度、寬度、形狀的溝道。溝道T可為寬溝道或窄溝道。在一實施例中，溝道T的寬度例如是介于100埃至500埃之間；深度例如是介于0.1 μπι至3μηι之間。換言之，溝道T具有較大的深寬比。在一實施例中，溝道T的深寬比例如是介于10至40之間。溝道T的剖面可為任意形狀，例如是V型、U型、菱形或其組合，但本發(fā)明不以此為限。
[0044]每一鰭狀結(jié)構(gòu)101例如是疊層結(jié)構(gòu)，包括多個導(dǎo)體層14a以及多個介電層16a。多個導(dǎo)體層14a與多個介電層16a相互交替。在一實施例中，導(dǎo)體層14a位于介電層12a上，且介電層16a位于導(dǎo)體層14a上，但本發(fā)明不以此為限。在另一實施例中，介電層16a也可以是位于介電層12a上。導(dǎo)體層14a與介電層16a相互交替的往基底10上方疊層，以形成多個鰭狀結(jié)構(gòu)101。在一實施例中，每一導(dǎo)體層14a與每一介電層16a例如是形成復(fù)合層18a。換言之，每一鰭狀結(jié)構(gòu)101例如是包括多個復(fù)合層18a。介電層16a可與介電層12a的材料相同或相異。介電層16a的材料可以包括氧化物、氮化物、氮氧化物或是介電常數(shù)小于4的低介電常數(shù)材料。介電層16a的厚度例如是介于100埃至500埃之間。導(dǎo)體層14a的材料包括未摻雜的半導(dǎo)體或是經(jīng)摻雜的半導(dǎo)體，例如是多晶硅或是摻雜的多晶硅。導(dǎo)體層14a的厚度例如是介于100埃至500埃之間。在一實施例中，導(dǎo)體層14a例如是做為半導(dǎo)體元件100的位線或字線。另外，在此實施例中，鰭狀結(jié)構(gòu)101例如是由彼此相互交替的多晶硅層及氧化層所組成。
[0045]請繼續(xù)參照圖2，每一鰭狀結(jié)構(gòu)101可以選擇性地更包括硬掩模層20a。硬掩模層20a例如是位于鰭狀結(jié)構(gòu)101的最上層，但本發(fā)明不以此為限。硬掩模層20a可為單層或多層。硬掩模層20a的材料例如是氧化硅、氮化硅或其他合適的材料。硬掩模層20a的厚度例如是介于100埃至500埃之間。
[0046]電荷儲存層22位于多個鰭狀結(jié)構(gòu)101上，且覆蓋每一鰭狀結(jié)構(gòu)101的頂面以及側(cè)壁。電荷儲存層22的材料包括氮化硅、氧化硅或其組合。電荷儲存層22可以是單層或多層。在一實施例中，電荷儲存層22例如是單層的氧化硅層。在另一實施例中，電荷儲存層22例如是由氧化層/氮化層/氧化層(Oxide-Nitride-Oxide，0N0)所構(gòu)成的復(fù)合層。電荷儲存層22的厚度例如是介于100埃至400埃之間。
[0047]多個復(fù)合導(dǎo)體層36a位于電荷儲存層22上。每一復(fù)合導(dǎo)體層36a沿著第二方向D2延伸。第二方向D2與第一方向Dl不同。第二方向D2例如是與第一方向Dl正交。每一復(fù)合導(dǎo)體層36a覆蓋鰭狀結(jié)構(gòu)101的部分側(cè)壁及部分頂面。在一實施例中，每一復(fù)合導(dǎo)體層36a包括導(dǎo)體襯層32a以及導(dǎo)體層34a，但本發(fā)明不以此為限。在其他的實施例中，復(fù)合導(dǎo)體層36a也可以是包括三層或更多層。復(fù)合導(dǎo)體層36a例如是做為半導(dǎo)體元件100的字線或位線。值得注意的是，當(dāng)復(fù)合導(dǎo)體層36a例如是做為半導(dǎo)體元件100的字線時，位于鰭狀結(jié)構(gòu)101中的導(dǎo)體層14a則做為位線。同理，當(dāng)復(fù)合導(dǎo)體層36a例如是做為半導(dǎo)體元件100的位線時，位于鰭狀結(jié)構(gòu)101中的導(dǎo)體層14a則做為字線。
[0048]導(dǎo)體襯層32a位于電荷儲存層22上。每一導(dǎo)體襯層32a覆蓋電荷儲存層22的部分側(cè)壁及部分頂面。換言之，每一導(dǎo)體襯層32a覆蓋鰭狀結(jié)構(gòu)101的部分側(cè)壁及部分頂面。在本發(fā)明的一實施例中，上述覆蓋鰭狀結(jié)構(gòu)101的部分側(cè)壁的導(dǎo)體襯層32a例如是位于溝道T中。每一導(dǎo)體襯層32a沿著第二方向D2延伸。導(dǎo)體襯層32a的材料例如是多晶娃、N+摻雜多晶硅、P+摻雜多晶硅、金屬材料或其組合。導(dǎo)體襯層32a的厚度例如是介于50埃至300埃之間。
[0049]導(dǎo)體層34a位于導(dǎo)體襯層32a上，且覆蓋導(dǎo)體襯層32a。每一導(dǎo)體層34a與鰭狀結(jié)構(gòu)101部分頂面上的導(dǎo)體襯層32a電性連接。在一實施例中，部分導(dǎo)體層34a例如是延伸至溝道T中。導(dǎo)體層34a的材料例如是多晶硅、N+摻雜多晶硅、P+摻雜多晶硅、金屬材料或其組合。導(dǎo)體層34a的厚度例如是介于100埃至1500埃之間。每一導(dǎo)體層34a與每一導(dǎo)體襯層32a例如是共同做為半導(dǎo)體元件100的字線或位線。
[0050]多個填充柱40c位于溝道T中。并且，每一填充柱40c例如是位于每一導(dǎo)體襯層32a與每一導(dǎo)體層34a之間。換言之，每一填充柱40c例如是位于每一復(fù)合導(dǎo)體層36a之內(nèi)。填充柱40c的表面可以是平面或凹面。在一實施例中，填充柱40c的表面實質(zhì)上與導(dǎo)體襯層32a的表面齊平。在另一實施例中，填充柱40c的表面例如是低于導(dǎo)體襯層32a的表面。填充柱40c的材料包括氮化硅、氧化硅、旋涂式玻璃(SOG)或其組合。除此之外，填充柱40c也可以是溝填能力較復(fù)合導(dǎo)體層36a(即導(dǎo)體襯層32a或?qū)w層34a)佳的任何材料。
[0051]值得注意的是，由于位于溝道T中的填充柱40c的溝填能力較佳，因此，相較于習(xí)知僅在溝道填入導(dǎo)體層的元件，本發(fā)明的半導(dǎo)體元件100較不容易于溝道T中產(chǎn)生孔洞。并且，當(dāng)溝道T為高深寬比的結(jié)構(gòu)時，位于溝道T中的填充柱40c更可做為鰭狀結(jié)構(gòu)101的支撐柱，以提供較高的阻力，防止鰭狀結(jié)構(gòu)101產(chǎn)生微變形。
[0052]圖3A至圖3G為依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件200的制造方法的剖面示意圖。
[0053]請參照圖3A，提供基底10?；?0的材料如上所述，于此不再加以贅述。接著，在基底10上形成介電層12。介電層12的材料及厚度如介電層12a所述。介電層12的形成方法例如是熱氧化法或化學(xué)氣相沉積法。
[0054]然后，在介電層12上形成多個復(fù)合層18。每一復(fù)合層18的形成方法包括先在介電層12上形成導(dǎo)體層14，再于導(dǎo)體層14上形成介電層16，但本發(fā)明不以此為限。在另一實施例中，形成復(fù)合層18的方法包括在介電層12上依序形成多個導(dǎo)體層14以及多個介電層16。導(dǎo)體層14的材料及厚度如導(dǎo)體層14a所述。導(dǎo)體層14的形成方法包括化學(xué)氣相沉積法。介電層16的材料及厚度如介電層16a所述。介電層16的形成方法例如是熱氧化法或化學(xué)氣相沉積法。
[0055]之后，在最上層的復(fù)合層18上形成硬掩模層20。硬掩模層20的材料及厚度如硬掩模層20a所述。形成硬掩模層20的方法包括化學(xué)氣相沉積法或有機金屬化學(xué)氣相沉積法(MOCVD)。接著，于硬掩模層20上形成圖案化的光刻膠層50。
[0056]請同時參照圖3A以及圖3B，以圖案化的光刻膠層50為掩模，進行刻蝕工藝，以在基底10上形成多個鰭狀結(jié)構(gòu)101，并在鰭狀結(jié)構(gòu)101之間形成多個溝道T。對半導(dǎo)體元件200進行刻蝕工藝的方法包括以圖案化的光刻膠層50為掩模，對硬掩模層20進行刻蝕工藝，以將圖案化的光刻膠層50的圖案轉(zhuǎn)移至硬掩模層20?？涛g工藝包括非等向性刻蝕，例如是干法刻蝕法。干法刻蝕法可以是濺射刻蝕、反應(yīng)性離子刻蝕等。接著，移除圖案化的光亥謙層50。然后，以圖案化的硬掩模層20a為掩模，對多個介電層16、多個導(dǎo)體層14以及介電層12進行刻蝕工藝，以在基底10上形成多個鰭狀結(jié)構(gòu)101。
[0057]然后，請參照圖3C，于基底10上形成電荷儲存層22。電荷儲存層22沿著鰭狀結(jié)構(gòu)101的頂面及側(cè)壁共形地形成。電荷儲存層22的材料及厚度如前述。電荷儲存層22的形成方法例如是化學(xué)氣相沉積法或熱氧化法。
[0058]請參照圖3D，在電荷儲存層22上共形地形成導(dǎo)體材料層32。導(dǎo)體材料層32的材料及厚度如導(dǎo)體襯層32a所述，于此不再加以贅述。在一實施例中，導(dǎo)體材料層32的材料例如是多晶硅。形成導(dǎo)體材料層32的方法包括化學(xué)氣相沉積法。
[0059]接著，請參照圖3E，在導(dǎo)體材料層32上形成填充材料層40。填充材料層40填滿溝道T并覆蓋導(dǎo)體材料層32。填充材料層40的材料可以是介電材料，例如是氮化硅、氧化硅或其組合?；蛘?，填充材料層40也可以是溝填能力較導(dǎo)體材料層32佳的任何材料。形成填充材料層40的方法包括原子層沉積法(atomic layer deposit1n, ALD)或旋轉(zhuǎn)涂布法。上述旋轉(zhuǎn)涂布法例如是利用旋涂式玻璃(spin on glass，S0G)技術(shù)。
[0060]請參照圖3F，以導(dǎo)體材料層32做為刻蝕或研磨停止層，移除位于鰭狀結(jié)構(gòu)101頂部的填充材料層40，以在每一溝道T中形成填充層40a。填充層40a例如是沿圖1中的第一方向Dl延伸。移除填充材料層40的方法包括回刻蝕法或化學(xué)機械研磨法?；乜涛g法可包括濕法或干法刻蝕工藝。在一實施例中，當(dāng)利用回刻蝕法移除位于鰭狀結(jié)構(gòu)101頂部的填充材料層40時，也會將部分位于溝道T中的填充材料層40移除，使得之后形成的填充層40a的表面呈凹面。
[0061]之后，請參照圖3G，于基底10上形成導(dǎo)體材料層34。導(dǎo)體材料層34覆蓋導(dǎo)體材料層32以及位于溝道T中的填充層40a。也就是說，每一填充層40a位于導(dǎo)體材料層32與導(dǎo)體材料層34之間。導(dǎo)體材料層34的材料及厚度如導(dǎo)體層34a所述。形成導(dǎo)體材料層34的方法包括化學(xué)氣相沉積法。
[0062]接著，圖案化導(dǎo)體材料層34、導(dǎo)體材料層32以及多個填充層40a，以在基底10上形成多個導(dǎo)體層34a、多個導(dǎo)體襯層32a以及多個填充柱40c。此時，半導(dǎo)體元件200的上視圖例如是如圖1所示。每一導(dǎo)體層34a以及每一導(dǎo)體襯層32a例如是沿圖1中的第二方向D2延伸。并且，每一導(dǎo)體襯層32a覆蓋鰭狀結(jié)構(gòu)101的部分側(cè)壁及部分頂面。每一導(dǎo)體層34a覆蓋導(dǎo)體襯層32a且與鰭狀結(jié)構(gòu)101頂面上的導(dǎo)體襯層32a電性連接。多個填充柱40c位于溝道T中，且位于每一導(dǎo)體襯層32a與每一導(dǎo)體層34a之間。
[0063]上述形成半導(dǎo)體元件200的方法為舉例說明，不用以限定本發(fā)明。在其他實施例中，可利用化學(xué)機械研磨法移除上述填充材料層40，如下所述。
[0064]圖4A和圖4B為依照本發(fā)明的另一實施例所繪示的半導(dǎo)體元件300的制造方法的剖面示意圖。
[0065]請參照圖4A，在導(dǎo)體材料層32上形成填充材料層40之后，以導(dǎo)體材料層32做為研磨停止層，利用化學(xué)機械研磨法移除位于鰭狀結(jié)構(gòu)101頂部的填充材料層40，以在每一溝道T中形成填充層40b。填充層40b例如是沿圖1中的第一方向Dl延伸。在此實施例中，填充層40b的表面例如是平面。在一實施例中，填充層40b的表面例如是與導(dǎo)體材料層32的表面齊平。
[0066]然后，請參照圖4B，于基底10上形成導(dǎo)體材料層34。導(dǎo)體材料層34覆蓋導(dǎo)體材料層32以及位于溝道T中的填充層40b。接著，圖案化導(dǎo)體材料層34、導(dǎo)體材料層32以及多個填充層40b，以在基底10上形成多個導(dǎo)體層34a、多個導(dǎo)體襯層32a以及多個填充柱40c。
[0067]此外，在其他實施例中，也可以在形成上述導(dǎo)體材料層32后，于導(dǎo)體材料層32上共形地形成導(dǎo)體材料層34，再于溝道T中形成填充層。上述形成半導(dǎo)體元件200、300的方法為舉例說明，不用以限定本發(fā)明。也就是說，在具有高深寬比的溝道的半導(dǎo)體元件中，于溝道中形成填充層的工藝方法即在本發(fā)明涵蓋的范圍中。
[0068]綜上所述，本發(fā)明通過在高深寬比的溝道中先形成導(dǎo)體襯層，并于溝道中填入填充層后，再形成覆蓋導(dǎo)體襯層的導(dǎo)體層。由于填充層的溝填能力較佳，因此在填入溝道時可減少孔洞的產(chǎn)生。并且，上述填充層于溝道中可做為鰭狀結(jié)構(gòu)的支撐柱，以提供較高的阻力，防止溝道之間的鰭狀結(jié)構(gòu)產(chǎn)生微變形。
[0069]雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【主權(quán)項】
1.一種半導(dǎo)體元件，包括: 一基底; 多個鰭狀結(jié)構(gòu)，位于該基底上，相鄰兩個鰭狀結(jié)構(gòu)之間具有一溝道； 多個導(dǎo)體襯層，位于該基底上，每一導(dǎo)體襯層覆蓋這些鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面； 一電荷儲存層，位于這些鰭狀結(jié)構(gòu)與這些導(dǎo)體襯層之間； 多個第一導(dǎo)體層，位于該基底上，這些第一導(dǎo)體層覆蓋這些導(dǎo)體襯層，且與這些鰭狀結(jié)構(gòu)部分頂面上的這些導(dǎo)體襯層電性連接；以及 多個填充柱，位于這些溝道中，其中這些填充柱位于這些導(dǎo)體襯層與這些第一導(dǎo)體層之間。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中這些填充柱的表面與這些導(dǎo)體襯層的表面齊平。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中這些填充柱的材料包括氮化硅、氧化硅、旋涂式玻璃(SOG)或其組合。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中這些導(dǎo)體襯層以及這些第一導(dǎo)體層共同做為字線或位線。5.—種半導(dǎo)體元件，包括: 一基底; 多個鰭狀結(jié)構(gòu)，位于該基底上，相鄰兩個鰭狀結(jié)構(gòu)之間具有一溝道； 多個復(fù)合導(dǎo)體層，位于該基底上，每一復(fù)合導(dǎo)體層覆蓋這些鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面；以及 多個填充柱，位于這些溝道中，其中這些填充柱位于每一復(fù)合導(dǎo)體層之內(nèi)。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其中這些填充柱的溝填能力較這些復(fù)合導(dǎo)體層佳。7.根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其中每一鰭狀結(jié)構(gòu)沿著一第一方向延伸，每一復(fù)合導(dǎo)體層沿著一第二方向延伸，且該第一方向與該第二方向不同。8.—種半導(dǎo)體元件的制造方法，包括: 提供一基底； 于該基底上形成多個鰭狀結(jié)構(gòu)，相鄰兩個鰭狀結(jié)構(gòu)之間具有一溝道； 于該基底上形成多個導(dǎo)體襯層，每一導(dǎo)體襯層覆蓋這些鰭狀結(jié)構(gòu)的部分側(cè)壁及部分頂面； 于這些鰭狀結(jié)構(gòu)與這些導(dǎo)體襯層之間形成一電荷儲存層； 于該基底上形成多個第一導(dǎo)體層，這些第一導(dǎo)體層覆蓋這些導(dǎo)體襯層，且與這些鰭狀結(jié)構(gòu)部分頂面上的這些導(dǎo)體襯層電性連接；以及 于這些溝道中形成多個填充柱，其中這些填充柱位于這些導(dǎo)體襯層與這些第一導(dǎo)體層之間。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件的制造方法，于該基底上形成這些導(dǎo)體襯層、這些第一導(dǎo)體層以及于這些溝道中形成這些填充柱的步驟包括: 于該電荷儲存層上形成一第一導(dǎo)體材料層； 于這些溝道中形成多個填充層； 于該第一導(dǎo)體材料層以及這些填充層上形成一第二導(dǎo)體材料層；以及圖案化該第一導(dǎo)體材料層、這些填充層以及該第二導(dǎo)體材料層，以形成這些導(dǎo)體襯層、這些填充柱以及這些第一導(dǎo)體層。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其中移除這些鰭狀結(jié)構(gòu)的頂面的該填充材料層的方法包括回刻蝕法或化學(xué)機械研磨法。
【文檔編號】H01L21/8247GK105826321SQ201510001630
【公開日】2016年8月3日
【申請日】2015年1月4日
【發(fā)明人】郭仲儀, 鄭俊民
【申請人】旺宏電子股份有限公司