一種半導(dǎo)體器件及其制造方法和電子裝置的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法和電子裝置，涉及半導(dǎo)體技術(shù)領(lǐng)域。該方法包括：S101：提供包括嵌入式離子注入層的半導(dǎo)體襯底，形成暴露出嵌入式離子注入層的第一溝槽和第二溝槽；S102：形成覆蓋第一溝槽的側(cè)壁和底部的第一隔離層及覆蓋第二溝槽的第二隔離層；S103：刻蝕去除第一隔離層覆蓋第一溝槽的底部的部分并繼續(xù)刻蝕以形成貫穿嵌入式離子注入層的第三溝槽；S104：在第三溝槽內(nèi)形成介電層以形成包括嵌入式離子注入層、第一隔離層、介電層及第二隔離層的隔離框；S105：在隔離框內(nèi)形成電子元件。該方法可以在保證隔離效果的同時(shí)降低半導(dǎo)體器件的尺寸。該半導(dǎo)體器件同樣具有上述優(yōu)點(diǎn)。該電子裝置包括上述的半導(dǎo)體器件，同樣具有上述優(yōu)點(diǎn)。
【專利說(shuō)明】
一種半導(dǎo)體器件及其制造方法和電子裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法和電子
目.0
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，為獲得良好的噪聲抑制能力，通常將某些元器件(例如模擬器件)設(shè)置于位于半導(dǎo)體襯底內(nèi)的隔離框之中。
[0003]其中，圖1示出了現(xiàn)有技術(shù)中采用隔離框的半導(dǎo)體器件的一種剖視圖。如圖1所示，該半導(dǎo)體器件包括半導(dǎo)體襯底100、位于半導(dǎo)體襯底100內(nèi)的由嵌入式離子注入層101和位于深溝槽內(nèi)的摻雜多晶硅層102構(gòu)成的隔離框以及位于該隔離框內(nèi)的電子元件103。其中，在嵌入式離子注入層101與摻雜多晶硅層102相交的位置通常形成結(jié)(junct1n)結(jié)構(gòu)，如圖1所示。人們通常將該隔離框稱作“結(jié)隔離袋”(junct1n isolat1n pocket)。在現(xiàn)有技術(shù)中，摻雜多晶硅層102與嵌入式離子注入層101的摻雜類型相同。在很多情況下，摻雜多晶硅層102上會(huì)被施加相反的電壓以增大勢(shì)皇。而為降低摻雜多晶硅層102的電阻，其摻雜的劑量通常比較高。
[0004]現(xiàn)有技術(shù)中通常先形成隔離框再形成位于該隔離框內(nèi)的電子元件103，而在形成電子元件103的過(guò)程中，各種熱工藝(指產(chǎn)生熱量的工藝，英文名稱為“thermal process”)均會(huì)對(duì)摻雜多晶硅層102造成不良影響，導(dǎo)致其中的摻雜物向包括水平方向在內(nèi)的各個(gè)方向擴(kuò)散。于是，為保證隔離框的隔離效果，不得不增大相鄰的隔離框之間的距離A(如圖1所示)，而這將最終導(dǎo)致半導(dǎo)體器件的尺寸增大。
[0005]由此可見，現(xiàn)有技術(shù)中的上述半導(dǎo)體器件存在著因隔離框易受后續(xù)的熱工藝影響而導(dǎo)致相鄰的隔離框之間的距離比較大，進(jìn)而導(dǎo)致半導(dǎo)體器件的尺寸比較大的技術(shù)問(wèn)題。因此，為解決上述技術(shù)問(wèn)題，有必要提出一種新的半導(dǎo)體器件及其制造方法。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件及其制造方法和電子裝置，可以在保證隔離框的隔離效果同時(shí)降低半導(dǎo)體器件的尺寸。
[0007]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，所述方法包括:
[0008]步驟SlOl:提供包括嵌入式離子注入層的半導(dǎo)體襯底，通過(guò)刻蝕形成位于所述半導(dǎo)體襯底內(nèi)且底部暴露出所述嵌入式離子注入層的第一溝槽和第二溝槽；
[0009]步驟S102:形成覆蓋所述第一溝槽的側(cè)壁和底部的第一隔離層以及覆蓋所述第二溝槽的第二隔離層；
[0010]步驟S103:刻蝕去除所述第一隔離層覆蓋所述第一溝槽的底部的部分并繼續(xù)刻蝕，以形成貫穿所述嵌入式離子注入層的第三溝槽；
[0011]步驟S104:在所述第三溝槽內(nèi)形成介電層，以形成包括所述嵌入式離子注入層、所述第一隔離層、所述介電層以及所述第二隔離層的隔離框；
[0012]步驟S105:在所述隔離框內(nèi)形成電子元件。
[0013]示例性地，在所述步驟S104與步驟S105之間還包括步驟S1045:
[0014]在所述半導(dǎo)體襯底內(nèi)形成位于所述隔離框內(nèi)的第一淺溝槽隔離和位于所述第二隔離層上方的第二淺溝槽隔離。
[0015]示例性地，在所述步驟S102中，所述第一隔離層和所述第二隔離層的材料包括摻雜多晶硅，其中所述摻雜多晶硅的摻雜類型與所述嵌入式離子注入層的摻雜類型相同。
[0016]示例性地，在所述步驟SlOl中所提供的所述半導(dǎo)體襯底采用如下方法制備:
[0017]步驟SlOll:提供第一半導(dǎo)體襯底，通過(guò)離子注入在所述第一半導(dǎo)體襯底的靠近第一表面的一側(cè)形成離子注入層；
[0018]步驟S1012:在所述第一半導(dǎo)體襯底的所述第一表面上外延生長(zhǎng)半導(dǎo)體材料層以形成所述半導(dǎo)體襯底。
[0019]示例性地，在所述步驟S105中，所述電子元件包括LDM0S。
[0020]本發(fā)明的另一個(gè)實(shí)施例提供一種半導(dǎo)體器件，所述半導(dǎo)體器件包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底內(nèi)的隔離框以及位于所述隔離框內(nèi)的電子元件，其中所述隔離框包括:
[0021 ] 位于所述半導(dǎo)體襯底內(nèi)的嵌入式離子注入層，
[0022]位于所述半導(dǎo)體襯底內(nèi)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分與所述嵌入式離子注入層的介電層，
[0023]位于所述介電層兩側(cè)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第一隔離層，
[0024]以及貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第二隔離層，其中所述第二隔離層和所述第一隔離層相對(duì)設(shè)置。
[0025]示例性地，還包括位于所述半導(dǎo)體襯底內(nèi)且位于所述隔離框內(nèi)的第一淺溝槽隔離以及位于所述半導(dǎo)體襯底內(nèi)且位于所述第二隔離層上方的第二淺溝槽隔離。
[0026]示例性地，所述第一隔離層和所述第二隔離層的材料包括摻雜多晶硅，其中所述摻雜多晶硅的摻雜類型與所述嵌入式離子注入層的摻雜類型相同。
[0027]示例性地，所述電子元件包括LDMOS。
[0028]本發(fā)明的再一個(gè)實(shí)施例提供一種電子裝置，包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連接的電子組件，其中所述半導(dǎo)體器件包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底內(nèi)的隔離框以及位于所述隔離框內(nèi)的電子元件，其中所述隔離框包括:
[0029]位于所述半導(dǎo)體襯底內(nèi)的嵌入式離子注入層，
[0030]位于所述半導(dǎo)體襯底內(nèi)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分與所述嵌入式離子注入層的介電層，
[0031]位于所述介電層兩側(cè)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第一隔離層，
[0032]以及貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第二隔離層，其中所述第二隔離層和所述第一隔離層相對(duì)設(shè)置。
[0033]本發(fā)明的半導(dǎo)體器件的制造方法，由于制得的隔離框包括嵌入式離子注入層、第一隔離層、第二隔離層和介電層，因而可以在保證隔離框?qū)ξ挥谄鋬?nèi)部的電子元件的隔離效果的同時(shí)降低半導(dǎo)體器件的尺寸。本發(fā)明的半導(dǎo)體器件所包括的隔離框包括嵌入式離子注入層、第一隔離層、第二隔離層和介電層，因此可以在保證對(duì)電子元件的隔離效果的同時(shí)降低半導(dǎo)體器件的尺寸。本發(fā)明的電子裝置包括上述的半導(dǎo)體器件，同樣具有上述優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0034]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0035]附圖中:
[0036]圖1為現(xiàn)有的一種半導(dǎo)體器件的剖視圖；
[0037]圖2A、圖2B、圖2C、圖2D、圖2E、圖2F和圖2G為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；
[0038]圖3為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法的一種流程圖；
[0039]圖4為本發(fā)明實(shí)施例二的半導(dǎo)體器件的一種剖視圖。
【具體實(shí)施方式】
[0040]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0041]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0042]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至IJ”或“耦合至IJ”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0043]空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀薄Ｒ虼?，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。
[0044]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0045]這里參考作為本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來(lái)描述發(fā)明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過(guò)注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過(guò)的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。
[0046]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0047]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，用于制造包括隔離框和位于該隔離框內(nèi)的電子元件(例如LDM0S)的半導(dǎo)體器件。其中，該電子元件可以為模擬器件或其他類型的器件。該隔離框可以提高該電子元件的抗噪聲能力、減小串?dāng)_(cross talk)和栓鎖效應(yīng)(latch up)。
[0048]下面，參照?qǐng)D2A至2F和圖3來(lái)具體描述本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法。其中，圖2A至圖2F為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；圖3為本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的一種流程圖。
[0049]本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，包括如下步驟:
[0050]步驟Al:提供包括嵌入式離子注入層201的半導(dǎo)體襯底200，如圖2A所示。形成硬掩膜層300并利用其進(jìn)行刻蝕以形成位于半導(dǎo)體襯底200內(nèi)且底部暴露出所述嵌入式離子注入層201的第一溝槽2021和第二溝槽2022，如圖2B所示。
[0051]其中，本實(shí)施例中第一溝槽2021和第二溝槽2022的數(shù)量均可以為多個(gè)。示例性地，如圖2B所示，第一溝槽2021的寬度大于第二溝槽2022的寬度。其中，第一溝槽2021和第二溝槽2022均為深溝槽。
[0052]其中，嵌入式離子注入層201中所包括的離子可以為N型或P型。
[0053]示例性地，該包括嵌入式離子注入層201的半導(dǎo)體襯底200可以采用如下方法制備:
[0054]步驟AlOl:提供第一半導(dǎo)體襯底，通過(guò)離子注入在該第一半導(dǎo)體襯底的靠近第一表面的一側(cè)形成離子注入層。
[0055]其中，該離子注入所采用的離子可以為N型離子或P型離子。
[0056]步驟A102:在該第一半導(dǎo)體襯底的第一表面上外延生長(zhǎng)半導(dǎo)體材料層，以形成半導(dǎo)體襯底200。其中，該離子注入層即為嵌入式離子注入層201。
[0057]在本實(shí)施例中，硬掩膜層300的材料可以為氮化硅或其他合適的材料。
[0058]其中，所采用的刻蝕方法可以為干法刻蝕或其他合適的方法。
[0059]步驟A2:形成覆蓋第一溝槽2021的側(cè)壁和底部的第一隔離層2031以及覆蓋第二溝槽2022的第二隔離層2032，如圖2C所示。
[0060]示例性地，第一隔離層2031和第二隔離層2032在同一工藝中形成。在一個(gè)示例中，形成第一隔離層2031和第二隔離層2032的方法為沉積法。
[0061]其中，第一隔離層2031和第二隔離層2032的材料可以相同。示例性地，第一隔離層2031和第二隔離層2032的材料為摻雜多晶硅。進(jìn)一步地，該摻雜多晶硅的摻雜類型與嵌入式離子注入層201的摻雜類型相同。
[0062]其中，第一隔離層2031和第二隔離層2032均與嵌入式離子注入層201相接觸，從而可以用作嵌入式離子注入層201的接觸區(qū)。也就是說(shuō)，嵌入式離子注入層201可以由摻雜多晶硅層204在電學(xué)上接引出來(lái)從而連接至外部電位。其中，第一隔離層2031可以將嵌入式離子注入層201與半導(dǎo)體襯底200形成結(jié)隔離(junct1n隔離)；第二隔離層2032可以作為L(zhǎng)DMOS的漏極(drain)，此時(shí)嵌入式離子注入層201也變成的漏極的一部分，可以使LDMOS的漏極電場(chǎng)在高壓下分布更加優(yōu)化，并且降低電流集中導(dǎo)致局部過(guò)熱從而導(dǎo)致熱擊穿的可能。
[0063]其中，第一溝槽2021和第二溝槽2022的尺寸不同(第一溝槽2021的尺寸大于第二溝槽2022)，在進(jìn)行多晶硅沉積時(shí)，第二溝槽2022被填滿，而第一溝槽則不填滿(僅填充底部和側(cè)壁)。
[0064]步驟A3:刻蝕去除第一隔離層2031覆蓋第一溝槽2021的底部的部分并繼續(xù)刻蝕以形成貫穿嵌入式離子注入層201的第三溝槽204，然后去除硬掩膜層300，形成的結(jié)構(gòu)如圖2D所示。
[0065]其中，所采用的刻蝕方法可以為干法蝕刻或其他合適的刻蝕方法。形成的第三溝槽204位于第一溝槽2021的中心區(qū)域并貫穿嵌入式離子注入層201，如圖2D所示。
[0066]步驟A4:在第三溝槽204內(nèi)形成介電層205，以形成包括第一隔離層2031、介電層205、第二隔離層2032與所述嵌入式離子注入層201的隔離框2017，如圖2E所示。
[0067]示例性地，形成介電層205的方法為沉積介電材料并進(jìn)行CMP。
[0068]其中，介電層205的材料可以為氧化硅、氮化硅或其他合適的材料。
[0069]在本實(shí)施例中，隔離框2017為袋狀(pocket)結(jié)構(gòu)。其中，位于隔離框2017 —側(cè)的豎直隔離部分為由位于兩側(cè)的第一隔離層2031和位于中間的介電層205構(gòu)成的疊層結(jié)構(gòu)(“三明治”結(jié)構(gòu))，位于隔離框2017另一側(cè)的豎直隔離部分為第二隔離層2032，如圖2E所示。
[0070]步驟A5:在半導(dǎo)體襯底200內(nèi)形成位于隔離框2017內(nèi)的第一淺溝槽隔離2061和位于第二隔離層2032上方的第二淺溝槽隔離2062，如圖2F所示。
[0071]在一個(gè)示例中，第一淺溝槽隔離2061和第二淺溝槽隔離2062的材料相同。其中，第一淺溝槽隔離2061和第二淺溝槽隔離2062均可以采用現(xiàn)有的各種可行的材料，在此并不進(jìn)行限定。
[0072]示例性地，步驟A5包括:
[0073]步驟A501:通過(guò)刻蝕在半導(dǎo)體襯底200內(nèi)形成位于隔離框2017內(nèi)的溝槽和位于第二隔離層2032上方的溝槽。
[0074]步驟A502:在溝槽內(nèi)填充隔離材料層并進(jìn)行CMP，以形成第一淺溝槽隔離2061和第二淺溝槽隔離2062。
[0075]其中，通過(guò)形成第一淺溝槽隔離2061和第二淺溝槽隔離2062可以定義器件的有源區(qū)(AA)。
[0076]步驟A6:在隔離框2017內(nèi)形成電子元件207，如圖2G所示。
[0077]其中，電子元件207可以為L(zhǎng)DMOS 207或其他各種可行的器件，在此并不進(jìn)行限定。并且，在隔離框2017內(nèi)形成電子元件207，是指電子元件207的至少一部分位于隔離框2017內(nèi)，而并不要求電子元件207的整體完全位于隔離框2017內(nèi)。
[0078]示例性地，形成電子元件207的方法，可以為各種可行的邏輯器件的制造方法。
[0079]在本實(shí)施例中，隔離框2017環(huán)繞電子元件207的側(cè)面和底面，因而可以提高該電子元件的抗噪聲能力、減小串?dāng)_和栓鎖效應(yīng)。
[0080]在本實(shí)施例中，位于隔離框2017 —側(cè)的豎直隔離部分為由位于中間的介電層205和位于其兩側(cè)的第一隔離層2031構(gòu)成的疊層結(jié)構(gòu)(“三明治”結(jié)構(gòu))，如圖2E至圖2G所示。其中，嵌入式離子注入層201用于將電子元件207與半導(dǎo)體襯底200位于嵌入式離子注入層201下方的部分進(jìn)行隔離。介電層205、第一隔離層2031以及第二隔離層2032用于將電子元件207在側(cè)向上隔離。第一隔離層2031和第二隔離層2032 (材料可以為摻雜多晶硅)用于作為嵌入式離子注入層201的接觸區(qū)(pick up)，可以通過(guò)其向嵌入式離子注入層201施加電壓從而形成結(jié)(junct1n)隔離。介電層205用于將位于其兩側(cè)的第一隔離層2031進(jìn)行隔離。其中，介電層205可以避免器件與第一隔離層之間的擊穿(break down)或穿通(punch through)現(xiàn)象。隔離框2017可以提高位于其內(nèi)的電子元件207的抗噪聲能力，減小串?dāng)_(cross talk)和栓鎖效應(yīng)(latch up)。
[0081]此外，由于第一隔離層2031可以將嵌入式離子注入層201與半導(dǎo)體襯底200形成結(jié)隔離，第二隔離層2032可以作為L(zhǎng)DMOS的漏極，此時(shí)嵌入式離子注入層201也變成的漏極的一部分，因此可以使LDMOS的漏極電場(chǎng)在高壓下分布更加優(yōu)化，并且可以降低電流集中導(dǎo)致局部過(guò)熱從而導(dǎo)致熱擊穿的可能。
[0082]因而，采用上述方法，可以制造具有高擊穿電壓和良好的性能的LDMOS器件。
[0083]在本發(fā)明實(shí)施例中，由于介電層205可以阻止第一隔離層2031 (例如摻雜多晶硅)中的摻雜離子在水平方向的擴(kuò)散，因而無(wú)需如現(xiàn)有技術(shù)那樣通過(guò)增大相鄰的兩個(gè)隔離框之間的距離來(lái)保證隔離效果，因此可以降低半導(dǎo)體器件的尺寸。
[0084]簡(jiǎn)言之，本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，由于制得的隔離框包括嵌入式離子注入層201、第一隔離層2031、第二隔離層2032和介電層205，因而可以在保證隔離框?qū)ξ挥谄鋬?nèi)部的電子元件的隔離效果的同時(shí)，減小相鄰的兩個(gè)隔離框之間的距離，從而可以降低半導(dǎo)體器件的尺寸。
[0085]其中，圖3示出了本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的一種典型流程，主要包括:
[0086]在步驟SlOl中，提供包括嵌入式離子注入層的半導(dǎo)體襯底，通過(guò)刻蝕形成位于所述半導(dǎo)體襯底內(nèi)且底部暴露出所述嵌入式離子注入層的第一溝槽和第二溝槽；
[0087]在步驟S102中，形成覆蓋所述第一溝槽的側(cè)壁和底部的第一隔離層以及覆蓋所述第二溝槽的第二隔離層；
[0088]在步驟S103中，刻蝕去除所述第一隔離層覆蓋所述第一溝槽的底部的部分并繼續(xù)刻蝕，以形成貫穿所述嵌入式離子注入層的第三溝槽；
[0089]在步驟S104中，在所述第三溝槽內(nèi)形成介電層，以形成包括所述嵌入式離子注入層、所述第一隔離層、所述介電層以及所述第二隔離層的隔離框；
[0090]在步驟S105中，在所述隔離框內(nèi)形成電子元件。
[0091]本發(fā)明的另一個(gè)實(shí)施例提供一種半導(dǎo)體器件，其可以采用如上所述的方法制備。下面，參照?qǐng)D4來(lái)介紹本發(fā)明實(shí)施例的半導(dǎo)體器件的具體結(jié)構(gòu)。
[0092]如圖4所示，本發(fā)明實(shí)施例的半導(dǎo)體器件包括半導(dǎo)體襯底200、位于所述半導(dǎo)體襯底內(nèi)的隔離框2017以及位于所述隔離框內(nèi)的電子元件207。其中，所述隔離框2017包括:
[0093]位于所述半導(dǎo)體襯底內(nèi)的嵌入式離子注入層201，
[0094]位于所述半導(dǎo)體襯底內(nèi)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分與所述嵌入式離子注入層的介電層205，
[0095]位于所述介電層兩側(cè)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第一隔離層2031，
[0096]以及貫穿所述半導(dǎo)體襯底200位于所述嵌入式離子注入層201上方的部分的第二隔離層2032，其中所述第二隔離層和所述第一隔離層相對(duì)設(shè)置。
[0097]在一個(gè)實(shí)例中，所述半導(dǎo)體器件還包括位于所述半導(dǎo)體襯底內(nèi)且位于所述隔離框內(nèi)的第一淺溝槽隔離2061以及位于所述半導(dǎo)體襯底內(nèi)且位于所述第二隔離層上方的第二淺溝槽隔離2062，如圖4所示。
[0098]在本實(shí)施例中，第一隔離層2031和第二隔離層2032的材料包括摻雜多晶硅，其中所述摻雜多晶硅的摻雜類型與嵌入式離子注入層201的摻雜類型相同。其中，嵌入式離子注入層201可以通過(guò)第一隔離層2031和第二隔離層2032與外部電位相連接。
[0099]在本發(fā)明實(shí)施例的半導(dǎo)體器件中，所述電子元件可以為L(zhǎng)DM0S。
[0100]關(guān)于本發(fā)明實(shí)施例的半導(dǎo)體器件的具體結(jié)構(gòu)可以參照如上所述的半導(dǎo)體器件的制造方法，此處不再贅述。
[0101]本發(fā)明實(shí)施例的半導(dǎo)體器件，由于隔離框包括嵌入式離子注入層與第一隔離層、介電層以及第二隔離層，因此可以在保證隔離框?qū)﹄娮釉母綦x效果的同時(shí)降低半導(dǎo)體器件的尺寸。
[0102]本發(fā)明的再一個(gè)實(shí)施例提供一種電子裝置，包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連的電子組件。其中，該半導(dǎo)體器件為根據(jù)上述的半導(dǎo)體器件的制造方法所制得的半導(dǎo)體器件，或者為如上所述的半導(dǎo)體器件。
[0103]其中，該電子組件，可以為分立器件、集成電路等任何電子組件。
[0104]示例性地，所述半導(dǎo)體器件包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底內(nèi)的隔離框以及位于所述隔離框內(nèi)的電子元件，其中所述隔離框包括:
[0105]位于所述半導(dǎo)體襯底內(nèi)的嵌入式離子注入層，
[0106]位于所述半導(dǎo)體襯底內(nèi)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分與所述嵌入式離子注入層的介電層，
[0107]位于所述介電層兩側(cè)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第一隔離層，
[0108]以及貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第二隔離層，其中所述第二隔離層和所述第一隔離層相對(duì)設(shè)置。
[0109]本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、V⑶、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括該半導(dǎo)體器件的中間產(chǎn)品。
[0110]本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
[0111]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括: 步驟SlOl:提供包括嵌入式離子注入層(201)的半導(dǎo)體襯底(200)，通過(guò)刻蝕形成位于所述半導(dǎo)體襯底內(nèi)且底部暴露出所述嵌入式離子注入層的第一溝槽(2021)和第二溝槽(2022)； 步驟S102:形成覆蓋所述第一溝槽的側(cè)壁和底部的第一隔離層(2031)以及覆蓋所述第二溝槽的第二隔離層(2032)； 步驟S103:刻蝕去除所述第一隔離層覆蓋所述第一溝槽的底部的部分并繼續(xù)刻蝕，以形成貫穿所述嵌入式離子注入層的第三溝槽(204); 步驟S104:在所述第三溝槽內(nèi)形成介電層(205)，以形成包括所述嵌入式離子注入層、所述第一隔離層、所述介電層以及所述第二隔離層的隔離框(2017); 步驟S105:在所述隔離框內(nèi)形成電子元件(207)。2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104與步驟S105之間還包括步驟S1045: 在所述半導(dǎo)體襯底內(nèi)形成位于所述隔離框內(nèi)的第一淺溝槽隔離(2061)和位于所述第二隔離層上方的第二淺溝槽隔離(2062)。3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，所述第一隔離層和所述第二隔離層的材料包括摻雜多晶硅，其中所述摻雜多晶硅的摻雜類型與所述嵌入式離子注入層的摻雜類型相同。4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl中所提供的所述半導(dǎo)體襯底采用如下方法制備: 步驟SlOll:提供第一半導(dǎo)體襯底，通過(guò)離子注入在所述第一半導(dǎo)體襯底的靠近第一表面的一側(cè)形成離子注入層； 步驟S1012:在所述第一半導(dǎo)體襯底的所述第一表面上外延生長(zhǎng)半導(dǎo)體材料層以形成所述半導(dǎo)體襯底。5.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S105中，所述電子元件包括LDMOS。6.一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件包括半導(dǎo)體襯底(200)、位于所述半導(dǎo)體襯底內(nèi)的隔離框(2017)以及位于所述隔離框內(nèi)的電子元件(207)，其中所述隔離框包括: 位于所述半導(dǎo)體襯底內(nèi)的嵌入式離子注入層(201)， 位于所述半導(dǎo)體襯底內(nèi)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分與所述嵌入式離子注入層的介電層(205)， 位于所述介電層兩側(cè)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第一隔離層(2031)， 以及貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第二隔離層(2032)，其中所述第二隔離層和所述第一隔離層相對(duì)設(shè)置。7.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，還包括位于所述半導(dǎo)體襯底內(nèi)且位于所述隔離框內(nèi)的第一淺溝槽隔離(2061)以及位于所述半導(dǎo)體襯底內(nèi)且位于所述第二隔離層上方的第二淺溝槽隔離(2062)。8.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述第一隔離層和所述第二隔離層的材料包括摻雜多晶硅，其中所述摻雜多晶硅的摻雜類型與所述嵌入式離子注入層的摻雜類型相同。9.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述電子元件包括LDMOS。10.一種電子裝置，其特征在于，包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連接的電子組件，其中所述半導(dǎo)體器件包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底內(nèi)的隔離框以及位于所述隔離框內(nèi)的電子元件，其中所述隔離框包括: 位于所述半導(dǎo)體襯底內(nèi)的嵌入式離子注入層， 位于所述半導(dǎo)體襯底內(nèi)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分與所述嵌入式離子注入層的介電層， 位于所述介電層兩側(cè)且貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第一隔離層， 以及貫穿所述半導(dǎo)體襯底位于所述嵌入式離子注入層上方的部分的第二隔離層，其中所述第二隔離層和所述第一隔離層相對(duì)設(shè)置。
【文檔編號(hào)】H01L29/78GK105845729SQ201510021267
【公開日】2016年8月10日
【申請(qǐng)日】2015年1月15日
【發(fā)明人】劉麗, 蒲賢勇, 楊廣立, 王剛寧, 戴執(zhí)中, 孫泓
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司