Ldmos器件的制作方法
【專利摘要】本發(fā)明提供了一種LDMOS器件，尤其是一種LDNMOS器件和LDPMOS器件。主要通過對現(xiàn)有的LDMOS器件中的柵極長度進(jìn)行優(yōu)化，以進(jìn)行適當(dāng)?shù)目s減，使得縮減后的柵極不與位于源區(qū)和漏區(qū)之間的淺溝槽隔離發(fā)生疊置，且盡可能減少與漏區(qū)所在的阱區(qū)之間的疊置，并使得縮減后的柵極尺寸滿足設(shè)計(jì)規(guī)則的要求。從而最大限度的減少柵極的關(guān)鍵尺寸，在很大程度上避免了柵極表面經(jīng)研磨后產(chǎn)生凹陷的問題，提高柵極表面的平整度，且能夠?qū)崿F(xiàn)在不犧牲太多開啟電流的情況下改善器件的擊穿電壓。
【專利說明】
LDMOS器件
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域，尤其涉及一種LDNMOS器件和LDPMOS器件。
【背景技術(shù)】
[0002]在現(xiàn)有的設(shè)計(jì)規(guī)則(Design Rule, DR)中，柵極長度一般被限制在0.2um以下，而目前的橫向擴(kuò)散金屬氧化物半導(dǎo)體(Laterally Diffused Metal Oxide Semiconductor，簡稱:LDM0S)的柵極長度通常會超過設(shè)計(jì)規(guī)則的規(guī)定。
[0003]當(dāng)對既含有LDMOS器件同時又含有其他器件的芯片進(jìn)行化學(xué)機(jī)械研磨(ChemicalMechanical Polishing，簡稱:CMP)時，由于LDMOS器件中的柵極的關(guān)鍵尺寸(CriticalDimens1n,簡稱⑶)大于其他部分的關(guān)鍵尺寸，因此會造成LDMOS器件上金屬柵極的過度研磨，從而導(dǎo)致表面凹陷(dishing)問題的產(chǎn)生，進(jìn)而影響器件最終的性能。
[0004]如圖1所示，其繪示了一種現(xiàn)有的LDNMOS的剖面結(jié)構(gòu)，該結(jié)構(gòu)包括襯底(圖中未示出)和柵極1，該襯底包括兩個P型阱區(qū)2和位于這兩個P型阱區(qū)之間的N型阱區(qū)3 ;在每個P型阱區(qū)2中均設(shè)置有源區(qū)4，在該N型阱區(qū)3中設(shè)置有漏區(qū)5，在位于任意一個源區(qū)4與漏區(qū)5之間的N型阱區(qū)3中均設(shè)置有淺溝槽隔離6 ;柵極I被設(shè)置在位于每個源區(qū)4與漏區(qū)5之間的襯底的表面，且每個柵極I均與N型阱區(qū)3產(chǎn)生疊置區(qū)域(WP)，同時也與源區(qū)4和漏區(qū)5之間的淺溝槽隔離6產(chǎn)生疊置區(qū)域(SP)。
[0005]由于上述的LDNMOS結(jié)構(gòu)中的柵極與下方的襯底產(chǎn)生了 WP和SP，因而造成其柵極長度過長，從而導(dǎo)致在后續(xù)的研磨過程中出現(xiàn)dishing問題。

【發(fā)明內(nèi)容】

[0006]鑒于上述問題，本發(fā)明提供一種LDMOS器件。
[0007]本發(fā)明解決技術(shù)問題所采用的技術(shù)方案為:
[0008]一種LDMOS器件，其中，包括:
[0009]半導(dǎo)體襯底，所述半導(dǎo)體襯底中設(shè)置有第一阱區(qū)和與其鄰接的第二阱區(qū)，且所述第一阱區(qū)中設(shè)置有源區(qū)，所述第二阱區(qū)中設(shè)置有漏區(qū)，所述第二阱區(qū)中還設(shè)置有淺溝槽隔離，且該淺溝槽隔離位于所述源區(qū)和所述漏區(qū)之間；以及
[0010]柵極，所述柵極設(shè)置于所述半導(dǎo)體襯底的表面，且位于所述源區(qū)和所述淺溝槽隔離之間，并部分覆蓋所述第一阱區(qū)和所述第二阱區(qū)的表面；
[0011 ] 其中，所述柵極的長度滿足設(shè)計(jì)規(guī)則。
[0012]所述的LDMOS器件，其中，所述半導(dǎo)體襯底中還設(shè)置有第三阱區(qū)，所述第三阱區(qū)與所述第二阱區(qū)鄰接，所述第三阱區(qū)中設(shè)置有第二源區(qū)，所述第二阱區(qū)中還設(shè)置有第二淺溝槽隔離，且該第二淺溝槽隔離位于所述第二源區(qū)和所述漏區(qū)之間；
[0013]還包括第二柵極，所述第二柵極設(shè)置于所述半導(dǎo)體襯底的表面，且位于所述第二源區(qū)和所述第二淺溝槽隔離之間，并部分覆蓋所述第三阱區(qū)和所述第二阱區(qū)的表面；
[0014]其中，所述第二柵極的長度滿足設(shè)計(jì)規(guī)則。
[0015]所述的LDMOS器件，其中，所述柵極覆蓋所述第二阱區(qū)的表面的部分在溝道方向上的長度小于50nm ；
[0016]所述第二柵極覆蓋所述第二阱區(qū)的表面的部分在溝道方向上的長度小于50nm。
[0017]所述的LDMOS器件，其中，所述淺溝槽隔離和所述第二淺溝槽隔離均與其相鄰的第二阱區(qū)邊界之間存在一定的距離。
[0018]所述的LDMOS器件，其中，所述半導(dǎo)體襯底上還設(shè)置有第一鰭形結(jié)構(gòu)，該第一鰭形結(jié)構(gòu)連接所述源區(qū)和所述柵極；
[0019]所述半導(dǎo)體襯底上還設(shè)置有第二鰭形結(jié)構(gòu)，該第二鰭形結(jié)構(gòu)連接所述第二源區(qū)和所述第二柵極；
[0020]所述漏區(qū)的表面還設(shè)置有第三鰭形結(jié)構(gòu)。
[0021]所述的LDNMOS器件，其中，所述第一鰭形結(jié)構(gòu)和所述柵極之間還設(shè)置有第一柵氧化層，所述柵極包覆所述第一柵氧化層和所述第一鰭形結(jié)構(gòu)設(shè)置；
[0022]所述第二鰭形結(jié)構(gòu)和所述柵極之間還設(shè)置有第二柵氧化層，所述第二柵極包覆所述第二柵氧化層和所述第二鰭形結(jié)構(gòu)設(shè)置。
[0023]所述的LDMOS器件，其中，所述淺溝槽隔離的材質(zhì)為二氧化硅。
[0024]所述的LDMOS器件，其中，所述柵極和所述第二柵極的材質(zhì)均為金屬。
[0025]所述的LDMOS器件，其中，所述第一阱區(qū)和第三阱區(qū)的摻雜類型相同；
[0026]所述第二阱區(qū)與所述第一阱區(qū)和/或第三阱區(qū)的摻雜類型相反。
[0027]所述的LDMOS器件，其中，所述源區(qū)、第二源區(qū)以及漏區(qū)的摻雜類型均與所述第二阱區(qū)的摻雜類型相同。
[0028]所述的LDMOS器件，其特征在于，所述半導(dǎo)體襯底的摻雜類型為N型。
[0029]所述的LDMOS器件，其特征在于，所述半導(dǎo)體襯底中還設(shè)置有包含所述第一阱區(qū)、第二阱區(qū)和第三阱區(qū)的深阱區(qū)；
[0030]其中，所述深井區(qū)的摻雜類型與所述第二阱區(qū)的摻雜類型相同。
[0031]所述的LDMOS器件，其中，所述源區(qū)的摻雜類型為P型；所述第二源區(qū)的摻雜類型為P型；所述漏區(qū)的摻雜類型為P型；所述第二阱區(qū)的摻雜類型為P型；所述第一阱區(qū)的摻雜類型為N型；所述第三阱區(qū)的摻雜類型為N型；所述深阱區(qū)的摻雜類型為P型。
[0032]所述的LDMOS器件，其中，所述源區(qū)的摻雜類型為N型；所述第二源區(qū)的摻雜類型為N型；所述漏區(qū)的摻雜類型為N型；所述第二阱區(qū)的摻雜類型為N型；所述第一阱區(qū)的摻雜類型為P型；所述第三阱區(qū)的摻雜類型為P型。
[0033]上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果:
[0034]本發(fā)明通過對現(xiàn)有的LDMOS器件中的柵極長度進(jìn)行適當(dāng)?shù)目s減，并保證縮減后的柵極長度在符合設(shè)計(jì)規(guī)則的同時，盡可能少的與漏區(qū)所在的阱區(qū)發(fā)生疊置，從而最大限度的減少柵極的關(guān)鍵尺寸，進(jìn)而在對器件柵極進(jìn)行化學(xué)機(jī)械研磨時，提高化學(xué)機(jī)械研磨的效果，在很大程度上避免了柵極表面經(jīng)研磨后產(chǎn)生凹陷的問題，提高柵極表面的平整度，且能夠?qū)崿F(xiàn)在不犧牲太多開啟電流的情況下改善器件的擊穿電壓(break down voltage)。
【附圖說明】
[0035]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0036]圖1是現(xiàn)有技術(shù)中LDNMOS器件的剖面結(jié)構(gòu)示意圖；
[0037]圖2是本發(fā)明實(shí)施例1中的LDNMOS器件的剖面結(jié)構(gòu)示意圖；
[0038]圖3a是本發(fā)明實(shí)施例2中的LDNMOS器件的剖面結(jié)構(gòu)示意圖；
[0039]圖3b是圖3a中的LDNMOS器件的A-A剖面結(jié)構(gòu)示意圖；
[0040]圖4是本發(fā)明實(shí)施例3中的LDPMOS器件的剖面結(jié)構(gòu)示意圖；
[0041]圖5a是本發(fā)明實(shí)施例4中的LDPMOS器件的剖面結(jié)構(gòu)示意圖；
[0042]圖5b是圖5a中的LDNMOS器件的B-B剖面結(jié)構(gòu)示意圖；
[0043]圖6是將本發(fā)明的LDMOS器件應(yīng)用于芯片上的俯視結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0044]本發(fā)明提供了一種LDMOS器件，尤其是一種LDNMOS器件和LDPMOS器件。主要通過對現(xiàn)有的LDMOS器件中的柵極長度進(jìn)行優(yōu)化，以進(jìn)行適當(dāng)?shù)目s減，并使得縮減后的柵極尺寸滿足設(shè)計(jì)規(guī)則的要求。
[0045]本發(fā)明的LDNMOS器件主要包括:設(shè)置有第一阱區(qū)和第二阱區(qū)的半導(dǎo)體襯底；設(shè)置于所述第一阱區(qū)中的源區(qū)；設(shè)置于所述第二阱區(qū)中的漏區(qū)；位于所述源區(qū)和所述漏區(qū)之間且設(shè)置于所述第二阱區(qū)中的淺溝槽隔離；以及部分覆蓋所述源區(qū)和所述淺溝槽隔離之間的所述半導(dǎo)體襯底的柵極；其中，所述柵極部分覆蓋所述第二阱區(qū)的表面，且所述柵極的長度滿足設(shè)計(jì)規(guī)則。
[0046]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明的LDNMOS器件進(jìn)行詳細(xì)說明。
[0047]實(shí)施例1
[0048]如圖2所示，本實(shí)施例中的LDNMOS器件中包含一襯底，該襯底中設(shè)置有一 P型阱區(qū)101和一 N型阱區(qū)102，在該P(yáng)型阱區(qū)101中設(shè)置有一源區(qū)103，在該N型阱區(qū)102中設(shè)置有一漏區(qū)104，該源區(qū)103和漏區(qū)104中均重?fù)诫s有N型離子，在該源區(qū)103和漏區(qū)104之間的N型阱區(qū)102內(nèi)設(shè)置有淺溝槽隔離105，在該源區(qū)103和漏區(qū)104之間的半導(dǎo)體襯底表面設(shè)置有一柵極106，該柵極106的一端與該源區(qū)103的一部分形成疊置，該柵極106的另一端不與該淺溝槽隔離105形成疊置，并且該柵極106與N型阱區(qū)102疊置的部分的長度盡可能小，在理想狀況下，該部分的長度為零，即柵極106不與N型阱區(qū)102發(fā)生疊置(overlap)，但是由于在器件制備過程中的工藝精度等原因，如果器件在設(shè)計(jì)時就將該部分確定為零，在后續(xù)的制備過程中，如出現(xiàn)制程波動，會導(dǎo)致一部分的溝道不能進(jìn)行反型，從而不能達(dá)到器件預(yù)先的設(shè)計(jì)目的，因此，作為一種較為優(yōu)化的結(jié)構(gòu)，其柵極106與N型阱區(qū)102之間需要存在一定的疊置區(qū)域107，該疊置區(qū)域107的長度可介于O?50nm(如10nm、20nm或40nm等)之間，該長度范圍可以根據(jù)具體的設(shè)計(jì)規(guī)則以及實(shí)際的工藝需要進(jìn)行相應(yīng)的改變。
[0049]可選的，上述的LDNMOS器件可以是一個FinFET LDNMOS器件，在上述結(jié)構(gòu)的基礎(chǔ)上還進(jìn)一步包括至少兩個鰭形結(jié)構(gòu)(Fin)，一鰭形結(jié)構(gòu)108’設(shè)置于源區(qū)103和淺溝槽隔離105之間，且連接源區(qū)103和柵極106，且該鰭形結(jié)構(gòu)108’穿過柵極內(nèi)部，使得柵極106包覆該鰭形結(jié)構(gòu)108’設(shè)置，在該鰭形結(jié)構(gòu)108’與柵極106之間還設(shè)置有柵氧化層(未在圖中示出)；一鰭形結(jié)構(gòu)108”還設(shè)置于漏區(qū)104的表面。其中，上述的鰭形結(jié)構(gòu)的材質(zhì)可以是硅或其他能夠用于形成Fin結(jié)構(gòu)的材質(zhì)，設(shè)置于柵極和鰭形結(jié)構(gòu)之間的柵氧化層的材質(zhì)可以是二氧化硅或其他能夠用于柵氧化層中的材質(zhì)。
[0050]作為一種可選的實(shí)施方式，上述LDNMOS器件中的柵極的材質(zhì)可優(yōu)選為金屬。另夕卜，上述的淺溝槽隔離的材質(zhì)為二氧化硅或其他能夠形成淺溝槽隔離作用的絕緣材質(zhì)。
[0051]實(shí)施例2
[0052]作為上述實(shí)施例1的一個變形，如圖3a和3b所示，本實(shí)施例中的LDNMOS器件在實(shí)施例1的器件結(jié)構(gòu)基礎(chǔ)上還進(jìn)一步包括第二 P型阱區(qū)201，該第二 P型阱區(qū)201設(shè)置于襯底中，且該第二 P型阱區(qū)201與P型阱區(qū)101關(guān)于N型阱區(qū)102對稱，在該第二 P型阱區(qū)201中還設(shè)置有第二源區(qū)203，該第二源區(qū)203中重?fù)诫s有N型離子，在該第二源區(qū)203和漏區(qū)104之間的N型阱區(qū)102中還設(shè)置有第二淺溝槽隔離205，在第二源區(qū)203和漏區(qū)104之間的襯底表面還設(shè)置有一第二柵極206，與實(shí)施例1中的柵極106類似的，該第二柵極206的一端與第二源區(qū)203構(gòu)成部分的疊置，而該第二柵極206的另一端則不與第二淺溝槽隔離205發(fā)生疊置，且該第二柵極206與N型阱區(qū)102可以有部分的疊置，但其疊置的量不能過大，以確保柵極具有滿足設(shè)計(jì)規(guī)則的CD，同時該疊置的量又不能太小，以免對器件溝槽的反向造成不利的影響，與實(shí)施例1中類似，按照現(xiàn)有的工藝需求，一般將該疊置的量控制在O?50nm，該范圍僅作為一個較為優(yōu)選的實(shí)施方式列出，該疊置的量并不局限于該范圍內(nèi)，可以根據(jù)具體的設(shè)計(jì)規(guī)則和實(shí)際的工藝需要進(jìn)行改變。
[0053]與實(shí)施例1類似的，在上述結(jié)構(gòu)的基礎(chǔ)上還可進(jìn)一步包括至少兩個鰭形結(jié)構(gòu)(Fin)，一鰭形結(jié)構(gòu)208’設(shè)置于第二源區(qū)203和第二淺溝槽隔離205之間，且連接該第二源區(qū)203和第二柵極206，且該鰭形結(jié)構(gòu)208’穿過第二柵極206的內(nèi)部，從而使得第二柵極206包覆該鰭形結(jié)構(gòu)208’設(shè)置，在該鰭形結(jié)構(gòu)208’與第二柵極206之間還設(shè)置有第二柵氧化層209。其中，上述的鰭形結(jié)構(gòu)的材質(zhì)可以是硅或其他能夠用于形成Fin結(jié)構(gòu)的材質(zhì)，設(shè)置于柵極和鰭形結(jié)構(gòu)之間的第二柵氧化層209的材質(zhì)可以是二氧化硅或其他能夠用于柵氧化層中的材質(zhì)。
[0054]作為一種可選的實(shí)施方式，上述LDNMOS器件中的柵極的材質(zhì)可優(yōu)選為金屬。另夕卜，上述的淺溝槽隔離的材質(zhì)為二氧化硅或其他能夠形成淺溝槽隔離作用的絕緣材質(zhì)。
[0055]本發(fā)明的LDMOS器件中還包括一種LDPMOS器件，該LDPMOS器件與上述的LDNMOS器件的結(jié)構(gòu)大致相似，所不同的是LDPMOS器件與LDNMOS器件的阱區(qū)互為反型，且LDPMOS器件的源區(qū)和漏區(qū)和LDNMOS器件的源區(qū)和漏區(qū)也互為反型。
[0056]本發(fā)明的LDPMOS器件主要包括設(shè)置有一 P型阱區(qū)和一 N型阱區(qū)的半導(dǎo)體襯底、設(shè)置于該N型阱區(qū)中的源區(qū)、設(shè)置于該P(yáng)型阱區(qū)中的漏區(qū)、設(shè)置于位于該源區(qū)和漏區(qū)之間的半導(dǎo)體襯底表面的柵極，以及設(shè)置于位于該源區(qū)和漏區(qū)之間的P型阱區(qū)中的淺溝槽隔離；其中，上述的柵極與淺溝槽隔離不存在相互疊置的部分，且柵極的長度需滿足設(shè)計(jì)規(guī)則。
[0057]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明的LDPMOS器件進(jìn)行詳細(xì)說明。
[0058]實(shí)施例3
[0059]如圖4所示，本實(shí)施例中的LDPMOS器件中包含一襯底，該襯底中設(shè)置有一 P型阱區(qū)302和一 N型阱區(qū)301，在該N型阱區(qū)301中設(shè)置有一源區(qū)303，在該P(yáng)型阱區(qū)302中設(shè)置有一漏區(qū)304，該源區(qū)303和漏區(qū)304中均重?fù)诫s有P型離子，在該源區(qū)303和漏區(qū)304之間的P型阱區(qū)302內(nèi)設(shè)置有淺溝槽隔離305，在該源區(qū)303和漏區(qū)304之間的襯底表面設(shè)置有一柵極306，該柵極306的一端與該源區(qū)303的一部分形成疊置，該柵極306的另一端不與該淺溝槽隔離305形成疊置，并且該柵極306與P型阱區(qū)302疊置的部分的長度盡可能小，在理想狀況下，該部分的長度為零，即柵極306不與P型阱區(qū)302發(fā)生疊置，但是由于在器件制備過程中的工藝精度等原因，如果器件在設(shè)計(jì)時就將該部分確定為零，在后續(xù)的制備過程中，如出現(xiàn)制程波動，會導(dǎo)致一部分的溝道不能進(jìn)行反型，從而不能達(dá)到器件預(yù)先的設(shè)計(jì)目的，因此，作為一種較為優(yōu)化的結(jié)構(gòu)，其柵極306與P型阱區(qū)302之間需要存在一定的疊置區(qū)域307，該疊置區(qū)域307的長度可介于O?50nm(如10nm、20nm或40nm等)之間，該長度范圍可以根據(jù)具體的設(shè)計(jì)規(guī)則以及實(shí)際的工藝需要進(jìn)行相應(yīng)的改變。
[0060]可選的，上述的LDPMOS器件可以是一個FinFET LDPMOS器件，在上述結(jié)構(gòu)的基礎(chǔ)上還進(jìn)一步包括至少兩個鰭形結(jié)構(gòu)(Fin)，一鰭形結(jié)構(gòu)308’設(shè)置于源區(qū)303和淺溝槽隔離305之間，且連接源區(qū)303和柵極306，且該鰭形結(jié)構(gòu)308’穿過柵極306內(nèi)部，使得柵極306包覆該鰭形結(jié)構(gòu)308’設(shè)置，在該鰭形結(jié)構(gòu)308’與柵極306之間還設(shè)置有柵氧化層(未在圖中示出)；一鰭形結(jié)構(gòu)308”還設(shè)置于漏區(qū)304的表面。其中，上述的鰭形結(jié)構(gòu)的材質(zhì)可以是硅或其他能夠用于形成Fin結(jié)構(gòu)的材質(zhì)，設(shè)置于柵極和鰭形結(jié)構(gòu)之間的柵氧化層的材質(zhì)可以是二氧化硅或其他能夠用于柵氧化層中的材質(zhì)。
[0061]當(dāng)上述的半導(dǎo)體襯底的摻雜類型為N型時，在該半導(dǎo)體襯底中還設(shè)置有包含N型阱區(qū)101和P型阱區(qū)102的N型深阱區(qū)(DNW)(未在圖中示出)，以實(shí)現(xiàn)器件的正常工作。
[0062]作為一種可選的實(shí)施方式，該LDPMOS器件中的柵極的材質(zhì)可優(yōu)選為金屬。另外，上述的淺溝槽隔離的材質(zhì)為二氧化硅或其他能夠形成淺溝槽隔離作用的絕緣材質(zhì)。
[0063]實(shí)施例4
[0064]作為上述實(shí)施例3的一個變形，如圖5a和5b所示，本實(shí)施例中的LDPMOS器件在實(shí)施例3的器件結(jié)構(gòu)基礎(chǔ)上還進(jìn)一步包括第二 N型阱區(qū)401，該第二 N型阱區(qū)401設(shè)置于襯底中，且該第二 N型阱區(qū)401與N型阱區(qū)301關(guān)于P型阱區(qū)302對稱，在該第二 N型阱區(qū)401中還設(shè)置有第二源區(qū)403，該第二源區(qū)403中重?fù)诫s有P型離子，在該第二源區(qū)403和漏區(qū)304之間的P型阱區(qū)302中還設(shè)置有第二淺溝槽隔離405，在第二源區(qū)403和漏區(qū)304之間的襯底表面還設(shè)置有一第二柵極406，與實(shí)施例3中的柵極306類似的，該第二柵極406的一端與第二源區(qū)403構(gòu)成部分的疊置，而該第二柵極406的另一端則不與第二淺溝槽隔離405發(fā)生疊置，且該第二柵極406與P型阱區(qū)302可以有部分的疊置，但其疊置的量不能過大，以確保柵極具有滿足設(shè)計(jì)規(guī)則的CD，同時該疊置的量又不能太小，以免對器件溝槽的反向造成不利的影響，與實(shí)施例3中類似，按照現(xiàn)有的工藝需求，一般將該疊置的量控制在O?50nm，該范圍僅作為一個較為優(yōu)選的實(shí)施方式列出，該疊置的量并不局限于該范圍內(nèi)，可以根據(jù)具體的設(shè)計(jì)規(guī)則和實(shí)際的工藝需要進(jìn)行改變。
[0065]與實(shí)施例4類似的，在上述結(jié)構(gòu)的基礎(chǔ)上還可進(jìn)一步包括至少兩個鰭形結(jié)構(gòu)(Fin)，一鰭形結(jié)構(gòu)408’設(shè)置于第二源區(qū)403和第二淺溝槽隔離405之間，且連接該第二源區(qū)403和第二柵極406，且該鰭形結(jié)構(gòu)408’穿過第二柵極406的內(nèi)部，從而使得第二柵極406包覆該鰭形結(jié)構(gòu)408’設(shè)置，在該鰭形結(jié)構(gòu)408’與第二柵極406之間還設(shè)置有第二柵氧化層409。其中，上述的鰭形結(jié)構(gòu)的材質(zhì)可以是硅或其他能夠用于形成Fin結(jié)構(gòu)的材質(zhì)，設(shè)置于柵極和鰭形結(jié)構(gòu)之間的第二柵氧化層409的材質(zhì)可以是二氧化硅或其他能夠用于柵氧化層中的材質(zhì)。
[0066]當(dāng)上述的半導(dǎo)體襯底的摻雜類型為N型時，在該半導(dǎo)體襯底中還設(shè)置有包含N型阱區(qū)101、P型阱區(qū)102的N型和第二 N型阱區(qū)201的N型深阱區(qū)(DNW)(未在圖中示出)，以實(shí)現(xiàn)器件的正常工作。
[0067]作為一種可選的實(shí)施方式，上述LDPMOS器件中的柵極的材質(zhì)可優(yōu)選為金屬。另夕卜，上述的淺溝槽隔離的材質(zhì)為二氧化硅或其他能夠形成淺溝槽隔離作用的絕緣材質(zhì)。
[0068]作為對上述實(shí)施例1?4的一個應(yīng)用，如圖6所示，每個實(shí)施例中的器件601均可以陣列排布的方式設(shè)置于一芯片上，即每個器件之間兩兩平行且間距相等；圖6中的器件601包括源區(qū)611、漏區(qū)621、柵極631和Fin結(jié)構(gòu)641。
[0069]綜上所述，在上述的LDPMOS器件和LDNMOS器件中，由于柵極與淺溝槽隔離的疊置部分(SP)以及與漏區(qū)所在的阱區(qū)之間的疊置部分(WP)被基本去除，從而使得器件中柵極在溝道方向上的長度被縮小，從而使得柵極的尺寸能夠滿足設(shè)計(jì)規(guī)則的要求。所以當(dāng)對含有本發(fā)明的LDMOS器件和其他部分的芯片進(jìn)行化學(xué)機(jī)械研磨時，由于柵極的尺寸均未超出設(shè)計(jì)規(guī)則中的規(guī)定，所以能夠起到較好的研磨效果，使得被研磨后的柵極表面具有較好的平整度，避免了研磨凹陷問題的產(chǎn)生。
[0070]對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種LDMOS器件，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底中設(shè)置有第一阱區(qū)和與其鄰接的第二阱區(qū)，且所述第一阱區(qū)中設(shè)置有源區(qū)，所述第二阱區(qū)中設(shè)置有漏區(qū)，所述第二阱區(qū)中還設(shè)置有淺溝槽隔離，且該淺溝槽隔離位于所述源區(qū)和所述漏區(qū)之間；以及 柵極，所述柵極設(shè)置于所述半導(dǎo)體襯底的表面，且位于所述源區(qū)和所述淺溝槽隔離之間，并部分覆蓋所述第一阱區(qū)和所述第二阱區(qū)的表面； 其中，所述柵極的長度滿足設(shè)計(jì)規(guī)則。2.如權(quán)利要求1所述的LDMOS器件，其特征在于，所述半導(dǎo)體襯底中還設(shè)置有第三阱區(qū)，所述第三阱區(qū)與所述第二阱區(qū)鄰接，所述第三阱區(qū)中設(shè)置有第二源區(qū)，所述第二阱區(qū)中還設(shè)置有第二淺溝槽隔離，且該第二淺溝槽隔離位于所述第二源區(qū)和所述漏區(qū)之間； 還包括第二柵極，所述第二柵極設(shè)置于所述半導(dǎo)體襯底的表面，且位于所述第二源區(qū)和所述第二淺溝槽隔離之間，并部分覆蓋所述第三阱區(qū)和所述第二阱區(qū)的表面； 其中，所述第二柵極的長度滿足設(shè)計(jì)規(guī)則。3.如權(quán)利要求2所述的LDMOS器件，其特征在于，所述柵極覆蓋所述第二阱區(qū)的表面的部分在溝道方向上的長度小于50nm ； 所述第二柵極覆蓋所述第二阱區(qū)的表面的部分在溝道方向上的長度小于50nm。4.如權(quán)利要求3所述的LDMOS器件，其特征在于，所述淺溝槽隔離和所述第二淺溝槽隔離均與其相鄰的第二阱區(qū)邊界之間存在一定的距離。5.如權(quán)利要求4所述的LDMOS器件，其特征在于，所述半導(dǎo)體襯底上還設(shè)置有第一鰭形結(jié)構(gòu)，該第一鰭形結(jié)構(gòu)連接所述源區(qū)和所述柵極； 所述半導(dǎo)體襯底上還設(shè)置有第二鰭形結(jié)構(gòu)，該第二鰭形結(jié)構(gòu)連接所述第二源區(qū)和所述第二柵極； 所述漏區(qū)的表面還設(shè)置有第三鰭形結(jié)構(gòu)。6.如權(quán)利要求5所述的LDNMOS器件，其特征在于，所述第一鰭形結(jié)構(gòu)和所述柵極之間還設(shè)置有第一柵氧化層，所述柵極包覆所述第一柵氧化層和所述第一鰭形結(jié)構(gòu)設(shè)置； 所述第二鰭形結(jié)構(gòu)和所述柵極之間還設(shè)置有第二柵氧化層，所述第二柵極包覆所述第二柵氧化層和所述第二鰭形結(jié)構(gòu)設(shè)置。7.如權(quán)利要求1所述的LDMOS器件，其特征在于，所述淺溝槽隔離的材質(zhì)為二氧化硅。8.如權(quán)利要求1所述的LDMOS器件，其特征在于，所述柵極和所述第二柵極的材質(zhì)均為金屬。9.如權(quán)利要求2所述的LDMOS器件，其特征在于，所述第一阱區(qū)和第三阱區(qū)的摻雜類型相同； 所述第二阱區(qū)與所述第一阱區(qū)和/或第三阱區(qū)的摻雜類型相反。10.如權(quán)利要求9所述的LDMOS器件，其特征在于，所述源區(qū)、第二源區(qū)以及漏區(qū)的摻雜類型均與所述第二阱區(qū)的摻雜類型相同。11.如權(quán)利要求10所述的LDMOS器件，其特征在于，所述半導(dǎo)體襯底的摻雜類型為N型。12.如權(quán)利要求11所述的LDMOS器件，其特征在于，所述半導(dǎo)體襯底中還設(shè)置有包含所述第一阱區(qū)、第二阱區(qū)和第三阱區(qū)的深阱區(qū)； 其中，所述深井區(qū)的摻雜類型與所述第二阱區(qū)的摻雜類型相同。13.如權(quán)利要求12所述的LDMOS器件，其特征在于，所述源區(qū)的摻雜類型為P型；所述第二源區(qū)的摻雜類型為P型；所述漏區(qū)的摻雜類型為P型；所述第二阱區(qū)的摻雜類型為P型；所述第一阱區(qū)的摻雜類型為N型；所述第三阱區(qū)的摻雜類型為N型；所述深阱區(qū)的摻雜類型為P型。14.如權(quán)利要求11所述的LDMOS器件，其特征在于，所述源區(qū)的摻雜類型為N型；所述第二源區(qū)的摻雜類型為N型；所述漏區(qū)的摻雜類型為N型；所述第二阱區(qū)的摻雜類型為N型；所述第一阱區(qū)的摻雜類型為P型；所述第三阱區(qū)的摻雜類型為P型。
【文檔編號】H01L29/78GK105845730SQ201510021363
【公開日】2016年8月10日
【申請日】2015年1月15日
【發(fā)明人】李勇
【申請人】中芯國際集成電路制造(上海)有限公司