工藝損害最小化的自對(duì)準(zhǔn)磁阻式隨機(jī)存取存儲(chǔ)器（mram）結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種具有雙側(cè)壁間隔件結(jié)構(gòu)的磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元。MRAM單元包括反鐵磁層；固定層，布置在所述反鐵磁層上方并且具有固定的磁極性；自由層，布置在所述固定層上方并且具有可變的磁極性；第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層的側(cè)壁延伸；以及第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層和所述第一側(cè)壁間隔件層的側(cè)壁延伸。還提供了一種用于制造MRAM單元的方法。本發(fā)明還提供了工藝損害最小化的自對(duì)準(zhǔn)磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)結(jié)構(gòu)。
【專利說明】
工藝損害最小化的自對(duì)準(zhǔn)磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及集成電路。
【背景技術(shù)】
[0002]許多現(xiàn)代電子器件包含電子存儲(chǔ)器。電子存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器。非易失性存儲(chǔ)器能夠在斷電的情況下存儲(chǔ)數(shù)據(jù)，而易失性存儲(chǔ)器不能在斷電的情況下存儲(chǔ)數(shù)據(jù)。由于具有優(yōu)于目前的電子存儲(chǔ)器的優(yōu)勢(shì)，所以磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)是下一代電子存儲(chǔ)器的一種有前景的候選者。與目前的非易失性存儲(chǔ)器相比較，諸如閃速隨機(jī)存取存儲(chǔ)器，MRAM通常更快并且具有更好的耐用性。與目前的易失性存儲(chǔ)器相比較，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，MRAM通常具有類似的性能和密度，但具有更低的功耗。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，包括:反鐵磁層；固定層，布置在所述反鐵磁層上方并且具有固定的磁極性；自由層，布置在所述固定層上方并且具有可變的磁極性;第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層的側(cè)壁延伸；以及第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層和所述第一側(cè)壁間隔件層的側(cè)壁延伸。
[0004]該MRAM單元還包括:頂部電極，布置在所述自由層上方，其中，所述第一側(cè)壁間隔件層還沿著所述頂部電極的側(cè)壁延伸。
[0005]在該MRAM單元中，所述第一側(cè)壁間隔件層和所述第二側(cè)壁間隔件層沿著側(cè)壁延伸并且到達(dá)所述頂部電極的頂面下方或與所述頂部電極的頂面大約齊平的位置處。
[0006]該MRAM單元還包括:阻擋層，布置在所述自由層與所述固定層之間，其中，所述第二側(cè)壁間隔件層還沿著所述阻擋層的側(cè)壁延伸。
[0007]在該MRAM單元中，所述自由層和所述阻擋層共同限定圍繞所述自由層的凸緣，并且所述第一側(cè)壁間隔件層從所述凸緣延伸。
[0008]在該MRAM單元中，所述固定層和所述反鐵磁層共同限定圍繞所述固定層的凸緣，并且所述第二側(cè)壁間隔件層從所述凸緣延伸。
[0009]在該MRAM單元中，所述固定層和所述自由層由鐵磁材料形成。
[0010]在該MRAM單元中，所述第一側(cè)壁間隔件層或所述第二側(cè)壁間隔件層具有約為2nm至5nm的厚度。
[0011]在該MRAM單元中，所述第一側(cè)壁間隔件層或所述第二側(cè)壁間隔件層包括氮化硅和碳化硅中的一種或多種。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種用于制造磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的方法，所述方法包括:形成MRAM堆疊件，所述MRAM堆疊件包括順序堆疊的反鐵磁層、固定層、阻擋層和自由層；在所述MRAM堆疊件上方形成硬掩模層，并且所述硬掩模層掩蔽所述MRAM堆疊件的器件區(qū)域;執(zhí)行第一蝕刻，以穿過所述自由層的未被所述硬掩模層掩蔽的區(qū)域到達(dá)所述阻擋層;形成第一側(cè)壁間隔件層，所述第一側(cè)壁間隔件層從所述阻擋層上方沿著剩余的自由層和所述硬掩模層的側(cè)壁延伸到達(dá)低于所述硬掩模層的頂面或大約與所述硬掩模層的頂面齊平的位置處;執(zhí)行第二蝕刻，以穿過所述阻擋層和所述固定層的未被所述硬掩模層和所述第一側(cè)壁間隔件層掩蔽的區(qū)域到達(dá)所述反鐵磁層；以及形成第二側(cè)壁間隔件層，所述第二側(cè)壁間隔件層從所述反鐵磁層上方沿著剩余的阻擋層和剩余的固定層的側(cè)壁延伸，到達(dá)低于所述硬掩模層的頂面或大約與所述硬掩模層的頂面齊平的位置處。
[0013]該方法還包括:執(zhí)行第三蝕刻，以穿過所述反鐵磁層的未被所述硬掩模層、所述第一側(cè)壁間隔件層和所述第二側(cè)壁間隔件層掩蔽的區(qū)域。
[0014]該方法還包括:在所述反鐵磁層下面形成底部電極層；以及執(zhí)行所述第三蝕刻，以穿過所述底部電極層的未被所述硬掩模層、所述第一側(cè)壁間隔件層和所述第二側(cè)壁間隔件層掩蔽的區(qū)域。
[0015]在該方法中，形成所述第一側(cè)壁間隔件層包括:在所述阻擋層上方形成中間側(cè)壁間隔件層，并且所述中間側(cè)壁間隔件層加襯里于所述硬掩模層和所述剩余的自由層；以及對(duì)所述中間側(cè)壁間隔件層執(zhí)行第三蝕刻，以將所述中間側(cè)壁間隔件層回蝕刻至所述硬掩模層的頂面下方或與所述硬掩模層的頂面大約齊平的位置處。
[0016]在該方法中，形成所述第二側(cè)壁間隔件層包括:在所述反鐵磁層上方形成中間側(cè)壁間隔件層，并且所述中間側(cè)壁間隔件層加襯里于所述硬掩模層、所述剩余的固定層和所述剩余的阻擋層、以及所述第一側(cè)壁間隔件層；以及對(duì)所述中間側(cè)壁間隔件層執(zhí)行第三蝕亥IJ，以去除所述中間側(cè)壁間隔件層的橫向伸展部分。
[0017]該方法還包括:在所述自由層上方并且在所述硬掩模層下方形成頂部電極層；以及執(zhí)行所述第一蝕刻，以穿過所述頂部電極層的未被所述硬掩模層掩蔽的區(qū)域。
[0018]該方法還包括:在所述第一側(cè)壁間隔件層、所述第二側(cè)壁間隔件層和剩余的頂部電極層上方和周圍形成層間介電(ILD)層；以及形成通孔，所述通孔延伸穿過所述ILD層到達(dá)所述剩余的頂部電極層。
[0019]該方法還包括:將所述第一側(cè)壁間隔件層或所述第二側(cè)壁間隔件層形成為具有大約2nm至5nm的寬度。
[0020]該方法還包括:由氮化硅和碳化硅中的一種或多種形成所述第一側(cè)壁間隔件層或所述第二側(cè)壁間隔件層。
[0021 ]該方法還包括:由鐵磁材料形成所述固定層和所述自由層。
[0022]根據(jù)本發(fā)明的又一方面，提供了一種集成電路，包括:一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，包括:順序堆疊的底部電極層、反鐵磁層、固定層、阻擋層、自由層和頂部電極層，其中，所述固定層和所述自由層分別具有恒定的和可變的磁極性;第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層和所述頂部電極層的側(cè)壁延伸；和第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層、所述阻擋層和所述第一側(cè)壁間隔件層的側(cè)壁延伸；以及后道工序(BEOL)金屬化堆疊件，包括:第一金屬化層和第二金屬化層，堆疊在所述MRAM單元的相對(duì)側(cè)面上;第一通孔，從所述底部電極層延伸至所述第一金屬化層;和第二通孔，從所述頂部電極層延伸至所述第二金屬化層。
【附圖說明】
[0023]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0024]圖1示出了包括具有雙側(cè)壁間隔件結(jié)構(gòu)的磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的半導(dǎo)體結(jié)構(gòu)的一些實(shí)施例的截面圖，其中，圖1是圖2中的集成電路的虛線框部分的放大圖。
[0025]圖2示出了包括具有雙側(cè)壁間隔件結(jié)構(gòu)的MRAM單元的集成電路的一些實(shí)施例的截面圖。
[0026]圖3示出了用于制造包括具有雙側(cè)壁間隔件結(jié)構(gòu)的MRAM單元的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例的流程圖。
[0027]圖4至圖15示出了處于各個(gè)制造階段的半導(dǎo)體結(jié)構(gòu)的一些實(shí)施例的一系列截面圖，該半導(dǎo)體結(jié)構(gòu)包括具有雙側(cè)壁間隔件結(jié)構(gòu)的MRAM單元。
【具體實(shí)施方式】
[0028]本發(fā)明提供了許多不同實(shí)施例或?qū)嵗糜趯?shí)現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件，使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0029]此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關(guān)系術(shù)語(yǔ)以描述如圖所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語(yǔ)意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可同樣地作相應(yīng)地解釋。
[0030]此外，為了易于描述，本文中可以使用“第一”、“第二”、“第三”等以區(qū)分附圖或一系列附圖的不同元件。“第一”、“第二”、“第三”等不旨在描述相應(yīng)的元件。因此，結(jié)合第一附圖描述的第一介電層不必對(duì)應(yīng)于結(jié)合其他附圖描述的“第一介電層”。
[0031]磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元包括一對(duì)電極層以及布置在電極層之間的磁性隧道結(jié)(MTJ) ^TJ包括一對(duì)鐵磁層和布置在鐵磁層之間的阻擋層。鐵磁層包括固定層和自由層。固定層具有恒定的或固定的磁極性，并且通常被布置在多個(gè)電極層之一與固定層之間的反鐵磁層進(jìn)行固定。自由層具有代表數(shù)據(jù)單元的可變磁極性，諸如數(shù)據(jù)位。
[0032]在工作中，通常通過測(cè)量MTJ的電阻來讀取可變磁極性。由于磁性隧道效應(yīng)，所以MRAM單元的電阻隨著可變磁極性而變化。此外，在工作中，通常使用自旋轉(zhuǎn)移力矩(STT)效應(yīng)來改變或切換可變磁極性。根據(jù)自旋轉(zhuǎn)移力矩(STT)效應(yīng)，電流流經(jīng)MTJ，以感應(yīng)自固定層至自由層的電子流。隨著電子穿過固定層，電子的自旋被極化。當(dāng)自旋極化的電子到達(dá)自由層時(shí)，自旋極化的電子將力矩施加于可變磁極性并且切換可變磁極性的狀態(tài)。
[0033]根據(jù)用于制造MRAM單元的一些方法，在底部電極層上方順序堆疊反鐵磁層、固定層、阻擋層和自由層。然后圍繞堆疊件的器件區(qū)域執(zhí)行單次等離子體蝕刻以穿過反鐵磁層、固定層、阻擋層和自由層的區(qū)域到達(dá)底部電極層。根據(jù)這些方法形成MRAM單元的缺點(diǎn)在于，在需要比蝕刻穿過自由層和固定層的相應(yīng)的厚度更多的時(shí)間段內(nèi)，將自由層和固定層暴露于等離子體。例如，當(dāng)蝕刻穿過反鐵磁層時(shí)，將固定層和自由層暴露于等離子體。過多的暴露可以導(dǎo)致自由層和固定層的等離子體損害，和/或來自等離子體蝕刻的副產(chǎn)物再沉積在固定層和自由層的側(cè)壁上。等離子體損害和/或副產(chǎn)物再沉積可以導(dǎo)致增大的泄漏電流和/或降低的數(shù)據(jù)保持能力。
[0034]鑒于以上所述，本申請(qǐng)涉及用于制造具有雙側(cè)壁間隔件結(jié)構(gòu)的MRAM單元的方法。本申請(qǐng)還涉及所得到的MRAM單元。根據(jù)該方法，順序堆疊底部電極層、反鐵磁層、固定層、阻擋層、自由層、頂部電極層和硬掩模層。然后圍繞堆疊件的器件區(qū)域執(zhí)行第一蝕刻，以穿過硬掩模層、頂部電極層和自由層的區(qū)域到達(dá)阻擋層。第一側(cè)壁間隔件層形成在阻擋層上方并且加襯里于剩余的自由層、剩余的頂部電極層和剩余的硬掩模層。執(zhí)行第二蝕刻:I)進(jìn)入第一側(cè)壁間隔件層，以去除橫向伸展部分；以及2)穿過阻擋層和固定層的未被剩余的硬掩模層和剩余的第一側(cè)壁間隔件層掩蔽的區(qū)域到達(dá)反鐵磁層。第二側(cè)壁間隔件層形成在反鐵磁層上方并且加襯里于剩余的固定層、剩余的阻擋層和剩余的第一側(cè)壁間隔件層。執(zhí)行第三蝕刻:I)進(jìn)入第二側(cè)壁間隔件層，以去除橫向伸展部分；以及2)穿過反鐵磁層和底部電極層的未被剩余的硬掩模層、剩余的第一側(cè)壁間隔件層和剩余的第二側(cè)壁間隔件層掩蔽的區(qū)域。
[0035]有利地，通過形成具有雙側(cè)壁間隔件結(jié)構(gòu)的MRAM單元，最小化將自由層和固定層暴露于蝕刻劑的時(shí)間長(zhǎng)度。例如，將自由層暴露于蝕刻劑的時(shí)間長(zhǎng)度限制為蝕刻穿過自由層所需的時(shí)間長(zhǎng)度。又例如，將固定層暴露于蝕刻劑的時(shí)間長(zhǎng)度限制為蝕刻穿過固定層所需的時(shí)間長(zhǎng)度。通過減少自由層和固定層的暴露時(shí)間，將對(duì)于自由層和固定層的蝕刻損害最小化。此外，將隨著自由層和固定層的側(cè)壁的副產(chǎn)物再沉積最小化。
[0036]參考圖1，提供了具有后道工序(BEOL)金屬化堆疊件的半導(dǎo)體結(jié)構(gòu)的一些實(shí)施例的截面圖100。半導(dǎo)體結(jié)構(gòu)包括MRAM單元102IRAM單元102布置在層間介電(ILD)層104內(nèi)并且位于蝕刻停止層106上方。例如，ILD層104可以是低k電介質(zhì)(S卩，介電常數(shù)k小于3.9的電介質(zhì))或氧化物(如，二氧化硅)ο例如，蝕刻停止層106可以是氮化硅。
[0037]將MRAM單元102的底部電極層108布置在蝕刻停止層106上方，并且該底部電極層通過第一通孔110電耦接至BEOL金屬化堆疊件的第一金屬化層(未示出)。第一通孔110從底部電極層108延伸，穿過蝕刻停止層106，到達(dá)第一金屬化層。例如，底部電極層108可以是導(dǎo)電材料，諸如氮化鈦、氮化鉭、鈦、鉭或上述材料中的一種或多種的組合。此外，例如，底部電極層108的厚度可以約為1nm至lOOnm。例如，第一通孔110可以是諸如銅、金或媽的金屬。
[0038]MRAM單元102的反鐵磁層112和固定層114堆疊在底部電極層108上方。反鐵磁層112布置在固定層114下面，并且通常鄰接該固定層。反鐵磁層112將固定層114固定為恒定的或固定的磁極性。反鐵磁層112通常具有與底部電極層108相同的占位面積，并且固定層114通常具有比反鐵磁層112小的占位面積。由于占位面積的不同，所以反鐵磁層112和固定層114共同限定第一凸緣(ledge)116。例如，反鐵磁層112可以是鉑、鈷、錳或上述材料中的一種或多種的組合。此外，例如，反鐵磁層112的厚度可以約為9nm至20nm。例如，固定層114可以是鐵磁材料，諸如鈷、鐵、硼、釕或上述材料中的一種或多種的組合。此外，例如，固定層114的厚度可以約為5nm至1nm。
[0039]MRAM單元102的自由層118布置在固定層114上方。自由層118具有比固定層114小的占位面積，并且具有代表數(shù)據(jù)單元的可變磁極性。例如，可變磁極性在第一狀態(tài)和第二狀態(tài)之間切換，該第一狀態(tài)和第二狀態(tài)分別代表二進(jìn)制“O”和二進(jìn)制“I”。例如，自由層118可以是鐵磁材料，諸如鈷、鐵、硼或上述材料中的一種或多種的組合。此外，自由層118通常比固定層114薄，并且例如，該自由層的厚度可以約為Inm至3nm。
[0040]將MRAM單元102的阻擋層120布置為鄰接自由層118和固定層114并且介于該自由層與該固定層之間。阻擋層120提供自由層118與固定層114之間的電隔離，同時(shí)在適當(dāng)?shù)臈l件下仍允許電子隧穿阻擋層120。阻擋層120通常具有與固定層114相同的占位面積并且具有比自由層118大的占位面積。由于占位面積的不同，所以阻擋層120和自由層118共同限定第二凸緣122。例如，阻擋層120可以是氧化錳或氧化鋁(如，A1203)。此外，例如，阻擋層120的厚度可以約為0.5nm至2nm。
[0041 ]自由層118、固定層114、反鐵磁層112和阻擋層120共同限定MRAM單元102的MTJ124。在工作中，通常通過測(cè)量MTJ 124的電阻來讀取自由層118的可變磁極性。由于磁性隧道效應(yīng)，所以MTJ 124的電阻隨著可變磁極性而變化。此外，在工作中，通常使用STT效應(yīng)來改變或切換可變磁極性。根據(jù)STT效應(yīng)，電流流經(jīng)MTJ 124，以感應(yīng)自固定層114至自由層118的電子流。隨著電子穿過固定層114，電子的自旋被極化。當(dāng)自旋極化的電子到達(dá)自由層118時(shí)，自旋極化的電子將力矩施加于可變磁極性并且切換可變磁極性的狀態(tài)。用于讀取或改變可變磁極性的可選方法也是經(jīng)得起檢驗(yàn)的(amenabIe) 0
[0042]將MRAM單元102的頂部電極層126布置在自由層118上方，并且該頂部電極層通過第二通孔128電耦接至BEOL金屬化堆疊件的第二金屬化層(未示出)。第二通孔128從頂部電極層126延伸，穿過ILD層104，到達(dá)第二金屬化層。例如，頂部電極層126可以是導(dǎo)電材料，諸如氮化鈦、氮化鉭、鈦、鉭或上述材料中的一種或多種的組合。此外，例如，頂部電極層126的厚度可以約為1nm至lOOnm。例如，第二通孔128可以是諸如銅或鎢的金屬。
[0043]第一側(cè)壁間隔件層130從第二凸緣122延伸并且沿著自由層118和頂部電極層126的側(cè)壁進(jìn)行布置。此外，第二側(cè)壁間隔件層132從第一凸緣116延伸并且沿著固定層114、阻擋層120和第一側(cè)壁間隔件層130的側(cè)壁進(jìn)行布置。如下文中更加詳細(xì)地描述，第一和第二側(cè)壁間隔件層130、132有利地保護(hù)自由層和阻擋層118、120以防止在制造MRAM單元102期間被損壞。例如，第一和第二側(cè)壁間隔件層130、132可以是氮化硅、碳化硅或上述材料中的一種或多種的組合。此外，例如，第一和第二側(cè)壁間隔件層130、132的寬度可以約為2nm至5nm。
[0044]參考圖2，提供了集成電路的一些實(shí)施例的截面圖200。集成電路包括半導(dǎo)體襯底202，在該半導(dǎo)體襯底上方和/或內(nèi)布置有器件層204 ο例如，半導(dǎo)體襯底202可以是塊狀襯底(如，塊狀硅襯底)或絕緣體上硅(SOI)襯底。器件層204包括一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域206和在STI區(qū)域206之間間隔開的兩個(gè)字線晶體管208 JTI區(qū)域206可以是或者還包括半導(dǎo)體襯底202內(nèi)的填充氧化物的溝槽。
[0045]字線晶體管208彼此平行延伸，并且包括字線柵極210、字線介電層212、字線側(cè)壁間隔件層214和源極/漏極區(qū)域216。字線柵極210布置在對(duì)應(yīng)的字線介電層212上方，并且通過對(duì)應(yīng)的字線側(cè)壁間隔件層214加襯里于該字線柵極。源極/漏極區(qū)域216在字線柵極210與STI區(qū)域206之間嵌入半導(dǎo)體襯底202的表面內(nèi)。例如，字線柵極210可以是摻雜多晶硅或金屬，諸如氮化鈦或氮化鉭。例如，字線介電層212可以是氧化物，諸如二氧化硅。例如，字線側(cè)壁間隔件層214可以是氮化硅。例如，源極/漏極區(qū)域216對(duì)應(yīng)于半導(dǎo)體襯底202的摻雜區(qū)域。
[0046]BEOL金屬化堆疊件218布置在器件層204上方。BEOL金屬化堆疊件218包括:多個(gè)ILD層104、220;—對(duì)1?六1單元102;以及多個(gè)金屬化層222、224。圖1描述了]\?41單元102，并且該MRAM單元布置在ILD層104、220內(nèi)。金屬化層222、224包括金屬線226、228，并且也被布置在ILD層104、220內(nèi)。金屬線226、228包括源極線226，該源極線被布置為平行于字線晶體管208并且介于該字線晶體管之間。此外，金屬線226、228包括:位線228，對(duì)應(yīng)于彼此平行延伸的MRAM單元102并且橫向垂直于字線晶體管208。例如，ILD層104、220可以是諸如未摻雜的硅酸鹽玻璃的低k電介質(zhì)或者諸如二氧化硅的氧化物。在一些實(shí)施例中，直接位于器件層204上方的ILD層220是氧化物，而其他的ILD層104是低k電介質(zhì)。例如，金屬化層222、224可以是諸如銅或鋁的金屬。
[0047]接觸件230從直接位于器件層204上方的金屬化層222延伸，到達(dá)器件層204，并且通孔110、128、232在金屬化層222、224與]\?41單元102之間延伸。接觸件230和通孔110、128、232延伸穿過蝕刻停止層106、234，其中，該蝕刻停止層106、234布置在ILD層104、220與金屬化層222、224之間。在一些實(shí)施例中，接觸件230和通孔110、128、232具有不同的形狀。例如，接觸件230可以具有逐漸減小的寬度，而通孔110、128、232可以具有均勻的寬度。例如，蝕刻停止層106、234可以是氮化硅。例如，接觸件230和通孔110、128、232可以是諸如銅、金或鎢的金屬。
[0048]參考圖3，流程圖300示出了用于制造包括具有雙側(cè)壁間隔件結(jié)構(gòu)的MRAM單元的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例的流程圖。
[0049]在步驟302中，形成MRAM堆疊件。MRAM堆疊件包括順序堆疊的底部電極層、反鐵磁層、固定層、阻擋層、自由層和頂部電極層。
[0050]在步驟304中，硬掩模層形成在MRAM堆疊件上方并且掩蔽MRAM堆疊件的器件區(qū)域。
[0051]在步驟306中，執(zhí)行第一蝕刻，以穿過頂部電極層和自由層的未被硬掩模層掩蔽的區(qū)域到達(dá)阻擋層。
[0052]在步驟308中，形成第一側(cè)壁間隔件層，該第一側(cè)壁間隔件層從阻擋層上方沿著剩余的頂部電極、剩余的自由層和剩余的硬掩模層的側(cè)壁延伸，到達(dá)低于硬掩模層的頂面或大約與硬掩模層的頂面齊平的位置處。
[0053]在步驟310中，執(zhí)行第二蝕刻，以穿過阻擋層和固定層的未被硬掩模層和第一側(cè)壁間隔件層掩蔽的區(qū)域，到達(dá)反鐵磁層。
[0054]在步驟312中，形成第二側(cè)壁間隔件層，該第二側(cè)壁間隔件層從反鐵磁層上方沿著剩余的固定層、剩余的阻擋層和剩余的第一側(cè)壁間隔件層延伸，到達(dá)低于硬掩模層或大約與硬掩模層齊平的位置處。
[0055]在步驟314中，執(zhí)行第三蝕刻，以穿過反鐵磁層和底部電極層的未被硬掩模層、第一側(cè)壁間隔件層和第二側(cè)壁間隔件層掩蔽的區(qū)域。
[0056]在步驟316中，在剩余的底部電極層、剩余的反鐵磁層和剩余的頂部電極層以及第一側(cè)壁間隔件層和第二側(cè)壁間隔件層上方并且圍繞上述各層形成ILD層。
[0057]在步驟318中，將通孔形成為延伸穿過ILD層到達(dá)剩余的頂部電極層。
[0058]有利地，通過形成第一和第二側(cè)壁間隔件層，最小化將自由層和固定層暴露于蝕亥IJ劑的時(shí)間長(zhǎng)度。例如，僅在足以蝕刻穿過自由層的時(shí)間段內(nèi)將自由層暴露于蝕刻劑。類似地，僅在足以蝕刻穿過固定層的時(shí)間段內(nèi)將固定層暴露于蝕刻劑。通過減少自由層和固定層的暴露時(shí)間，將對(duì)于自由層和固定層的蝕刻損害最小化。此外，將沿著自由層和固定層的側(cè)壁再沉積的副產(chǎn)物最小化?？傊俪练e的副產(chǎn)物減少和蝕刻損害的減少提高了 MRAM單元的性能和可靠性。
[0059]雖然本文將所公開的方法(如，通過流程圖300所描述的方法)示出和描述為一系列的步驟或事件，但是應(yīng)當(dāng)理解，所示出的這些步驟或事件的順序不應(yīng)解釋為限制意義。例如，一些步驟可以以不同順序發(fā)生和/或與除了本文所示和/或所述步驟或事件之外的其他步驟或事件同時(shí)發(fā)生。此外，可以不要求所有示出的步驟都用于實(shí)施本文中描述的一個(gè)或多個(gè)方面或?qū)嵤├?，而是可以在一個(gè)或多個(gè)單獨(dú)的步驟和/或階段中實(shí)施本文中示出的一個(gè)或多個(gè)步驟。
[0060]參考圖4至圖15，提供了處于各個(gè)制造階段的具有MRAM單元的半導(dǎo)體結(jié)構(gòu)的一些實(shí)施例的截面圖，以說明圖3的方法。雖然關(guān)于該方法描述了圖4至圖15，但是應(yīng)當(dāng)理解，圖4至圖15中公開的結(jié)構(gòu)不限制于該方法，相反，該結(jié)構(gòu)可以作為獨(dú)立于該方法的結(jié)構(gòu)而單獨(dú)存在。類似地，雖然關(guān)于圖4至圖15描述了該方法，但是應(yīng)當(dāng)理解，該方法不限制于圖4至圖15所公開的結(jié)構(gòu)，相反，該方法可以獨(dú)立于圖4至圖15所公開的結(jié)構(gòu)而單獨(dú)存在。
[0061 ]圖4示出了對(duì)應(yīng)于步驟302的一些實(shí)施例的截面圖400。
[0062]如圖4所示，提供蝕刻停止層106和第一通孔110。第一通孔110延伸穿過蝕刻停止層106并且具有與蝕刻停止層106的頂面近似共面的頂面。例如，蝕刻停止層106可以是氮化硅。例如，第一通孔110可以是諸如銅、鋁、金或鎢的金屬。
[0063]還如圖4所示，MRAM堆疊件402形成在蝕刻停止層106和第一通孔110上方。MRAM堆疊件402包括順序堆疊的底部電極層108’、反鐵磁層112’、固定層114’、阻擋層120’、自由層118’和頂部電極層126’JRAM堆疊件402的各個(gè)層108’、112’、114’、118’、120’、126’通常具有均勻厚度并且可以使用任何合適的沉積技術(shù)來形成，諸如化學(xué)汽相沉積(CVD)或物理汽相沉積(PVD) ο
[0064]在一些實(shí)施例中，用于形成MRAM堆疊件402的工藝包括在蝕刻停止層106和第一通孔110上方形成底部電極層108’，并且該底部電極層與第一通孔110電通信。例如，底部電極層108 ’可以由導(dǎo)電材料形成，諸如氮化鈦、氮化鉭、鈦、鉭或上述材料中的一種或多種的組合。此外，例如，底部電極層108’可以形成為具有大約1nm至10nm的厚度。
[0065]在形成底部電極層108’之后，工藝?yán)^續(xù)，以繼續(xù)在底部電極層108’上方順序形成反鐵磁層112’、固定層114’、阻擋層120’和自由層118’。例如，反鐵磁層112’可以由鉑、鈷、錳或上述材料中的一種或多種的組合形成。此外，例如，反鐵磁層112’可以形成為具有大約9nm至20nm的厚度。例如，固定層114’可以由鐵磁材料形成，諸如鈷、鐵、硼、釕或上述材料中的一種或多種的組合。此外，例如，固定層114’可以形成為具有大約5nm至1nm的厚度。例如，自由層118’可以由鐵磁材料形成，諸如鈷、鐵、硼或上述材料中的一種或多種的組合。此夕卜，自由層118’通常形成為比固定層114’薄，并且例如，該自由層可以形成為具有大約Inm至3nm的厚度。例如，阻擋層120’可以由氧化鎂或氧化鋁形成。此外，例如，阻擋層120’可以形成為具有大約0.5nm至2nm的厚度。
[0066]隨著自由層118’的形成，工藝以形成頂部電極層126’結(jié)束。例如，頂部電極層126’可以由導(dǎo)電材料形成，諸如氮化鈦、氮化鉭、鈦、鉭或上述材料中的一種或多種的組合。此夕卜，例如，頂部電極層126’可以形成為具有大約1nm至10nm的厚度。
[0067]圖5和圖6示出了對(duì)應(yīng)于步驟304的一些實(shí)施例的截面圖500、600。
[0068]如圖5所示，使用諸如CVD或PVD的任何合適的沉積技術(shù)將硬掩模層502形成在MRAM堆疊件402上方。例如，硬掩模層502可以由氧化物或氮化硅形成。此外，例如，硬掩模層502可以形成為具有大約20nm至30nm的厚度。
[0069]如圖6所示，穿過硬掩模層502的圍繞MRAM堆疊件402的器件區(qū)域602的區(qū)域?qū)RAM堆疊件402執(zhí)行第一蝕刻。在一些實(shí)施例中，用于執(zhí)行第一蝕刻的工藝包括在硬掩模層502上方形成光刻膠層。然后圖案化光刻膠層，以掩蔽MRAM堆疊件402的器件區(qū)域602，而將MRAM堆疊件402的周圍區(qū)域保留為未被掩蔽。利用掩蔽器件區(qū)域602的圖案化的光刻膠層604，在足以蝕刻穿過硬掩模層502的時(shí)間段內(nèi)將蝕刻劑606(如，濕蝕刻劑或等離子體蝕刻劑)應(yīng)用于硬掩模層502。隨后，去除圖案化的光刻膠層604。相對(duì)于圖案化的光刻膠層604和頂部電極層126’，蝕刻劑606通常優(yōu)選硬掩模層502。
[0070]圖7示出了對(duì)應(yīng)于步驟306的一些實(shí)施例的截面圖700。
[0071]如圖所示，執(zhí)行第二蝕刻，以穿過頂部電極層126’和自由層118’的未被剩余的硬掩模層502’掩蔽的區(qū)域到達(dá)阻擋層120’。在一些實(shí)施例中，用于執(zhí)行第二蝕刻的工藝包括:在足以蝕刻穿過阻擋層120’的時(shí)間段內(nèi)將蝕刻劑702(如，濕蝕刻劑或等離子體蝕刻劑)應(yīng)用于MRAM堆疊件402。相對(duì)于剩余的硬掩模層502’和阻擋層120’，蝕刻劑702通常優(yōu)選頂部電極126’和自由層118’。在一些實(shí)施例中，如圖所示，蝕刻劑702可以腐蝕剩余的硬掩模層502'ο
[0072]有利地，僅在足以蝕刻穿過自由層118’的厚度的時(shí)間段內(nèi)將自由層118’暴露于蝕刻劑702。這降低了對(duì)于自由層118’的損害和/或在自由層118’的側(cè)壁上再沉積副產(chǎn)物的可能性。如上所述，這種損害和/或再沉積可以導(dǎo)致正形成的MRAM單元的增大的泄漏電流和/或降低的數(shù)據(jù)保持能力。
[0073 ] 圖8和圖9示出了對(duì)應(yīng)于步驟308的一些實(shí)施例的截面圖800、900。
[0074]如圖8所示，第一側(cè)壁間隔件層130’形成在剩余的MRAM堆疊件402’和阻擋層120’上方。此外，第一側(cè)壁間隔件層130’形成為加襯里于剩余的硬掩模502”、剩余的頂部電極126和剩余的自由層118。可以通過任何合適的沉積技術(shù)來形成第一側(cè)壁間隔件層130’，并且通常共形地形成該第一側(cè)壁間隔件層。此外，例如，第一側(cè)壁間隔件層130’可以由氮化硅、碳化硅或上述材料中的一種或多種的組合形成。甚至更多地，例如，第一側(cè)壁間隔件層130’可以形成為具有大約2nm至5nm的厚度。
[0075]如圖9所示，對(duì)第一側(cè)壁間隔件層130’執(zhí)行第三蝕刻，以將第一側(cè)壁間隔件層130’回蝕刻至剩余的硬掩模層502”的頂面下方或與該剩余的硬掩模層的頂面大約齊平的位置處，并且去除第一側(cè)壁間隔件層130’的橫向伸展部分。在一些實(shí)施例中，用于執(zhí)行第三蝕刻的工藝包括:在足以蝕刻穿過第一側(cè)壁間隔件層130’的厚度的時(shí)間段內(nèi)，將第一側(cè)壁間隔件層130’暴露于蝕刻劑902。相對(duì)于剩余的硬掩模層502”和阻擋層120’，蝕刻劑902通常優(yōu)選第一側(cè)壁間隔件層130’。在一些實(shí)施例中，如圖所示，蝕刻劑902可以腐蝕剩余的硬掩模層502” ο
[0076]圖10示出了對(duì)應(yīng)于步驟310的一些實(shí)施例的截面圖1000。
[0077]如圖所示，執(zhí)行第四蝕刻，以穿過阻擋層120’和固定層114的未被剩余的硬掩模層502”’和剩余的第一側(cè)壁間隔件層130”掩蔽的區(qū)域到達(dá)反鐵磁層112’。用于第四蝕刻的工藝可以包括:在足以蝕刻穿過阻擋層120’和固定層114’的組合的厚度的時(shí)間段內(nèi)，將阻擋層120 ’和固定層114 ’暴露于蝕刻劑1002 ο相對(duì)于剩余的硬掩模層502” ’和反鐵磁層112 ’，蝕刻劑1002通常優(yōu)選阻擋層120’和固定層114’。在一些實(shí)施例中，如圖所示，蝕刻劑1002可以腐蝕剩余的硬掩模層502” ’和/或剩余的第一側(cè)壁間隔件層130”。
[0078]有利地，僅在足以蝕刻穿過固定層114’的厚度的時(shí)間段內(nèi)將固定層114’暴露于蝕刻劑1 O 2。此外，剩余的第一側(cè)壁間隔件層13 O”有利地保護(hù)剩余的自由層118免于蝕刻劑1002的影響。以上所述降低了蝕刻劑1002損害固定層114’和剩余的自由層118的可能性。此夕卜，以上所述降低了固定層114’和剩余的自由層118的側(cè)壁上的副產(chǎn)物的再沉積的可能性。如以上所述，這種損害和/或再沉積可以導(dǎo)致正形成的MRAM單元的增大的泄漏電流和/或降低的數(shù)據(jù)保持能力。
[0079]圖11和圖12示出了對(duì)應(yīng)于步驟312的一些實(shí)施例的截面圖1100、1200。
[0080]如圖11所示，第二側(cè)壁間隔件層132 ’形成在剩余的MRAM堆疊件402”和反鐵磁層112’上方。此外，第二側(cè)壁間隔件層132’形成為加襯里于剩余的固定層114、剩余的阻擋層120、剩余的第一側(cè)壁間隔件層130”’和剩余的硬掩模層502””?？梢酝ㄟ^任何合適的沉積技術(shù)來形成第二側(cè)壁間隔件層132’，并且通常共形地形成該第二側(cè)壁間隔件層。此外，例如，第二側(cè)壁間隔件層132’可以由氮化硅、碳化硅或上述材料中的一種或多種的組合形成。甚至更多地，例如，第二側(cè)壁間隔件層132’可以形成為具有大約2nm至5nm的厚度。
[0081]如圖12所示，對(duì)第二側(cè)壁間隔件層132’執(zhí)行第五蝕刻，以將第二側(cè)壁間隔件層132’回蝕刻至剩余的硬掩模層502””的頂面下方或與該剩余的硬掩模層的頂面大約齊平的位置處，并且去除第二側(cè)壁間隔件層132’的橫向伸展部分。在一些實(shí)施例中，用于執(zhí)行第五蝕刻的工藝包括:在足以蝕刻穿過第二側(cè)壁間隔件層132’的厚度的時(shí)間段內(nèi)，將第二側(cè)壁間隔件層132’暴露于蝕刻劑1202。相對(duì)于剩余的硬掩模層502””和反鐵磁層112’，蝕刻劑1202通常優(yōu)選第二側(cè)壁間隔件層132’。在一些實(shí)施例中，如圖所示，蝕刻劑1202可以腐蝕剩余的硬掩模層502””和/或剩余的第一側(cè)壁間隔件層130” ’。
[0082]圖13示出了對(duì)應(yīng)于步驟314的一些實(shí)施例的截面圖1300。
[0083]如圖13所示，執(zhí)行第六蝕刻，以穿過反鐵磁層112’和底部電極層108’的未被剩余的硬掩模502””’、剩余的第一側(cè)壁間隔件130””和剩余的第二側(cè)壁間隔件層132”掩蔽的區(qū)域，到達(dá)蝕刻停止層106。用于第六蝕刻的工藝可以包括:在足以蝕刻穿過反鐵磁層112’和底部電極層108’的組合的厚度的時(shí)間段內(nèi)，將反鐵磁層112’和底部電極層108’暴露于蝕刻劑1302。相對(duì)于剩余的硬掩模層502””’和蝕刻停止層106，蝕刻劑1302通常優(yōu)選反鐵磁層112’和底部電極層108’。在一些實(shí)施例中，如圖所示，蝕刻劑1302可以腐蝕剩余的硬掩模層502””’、剩余的第一側(cè)壁間隔件層130””和剩余的第二側(cè)壁間隔件層132”中的一個(gè)或多個(gè)。
[0084]有利地，剩余的第一側(cè)壁間隔件層130””和剩余的第二側(cè)壁間隔件層132”保護(hù)剩余的自由層118免于蝕刻劑1302的影響。此外，第二側(cè)壁間隔件層132”有利地保護(hù)剩余的固定層114免于蝕刻劑1302的影響。以上所述降低了蝕刻劑1302損害剩余的固定層114和剩余的自由層118的可能性。此外，以上所述降低了剩余的固定層114和剩余的自由層118的側(cè)壁上的副產(chǎn)物的再沉積的可能性。如以上所述，這種損害和/或再沉積可以導(dǎo)致正形成的MRAM單元的增大的泄漏電流和/或降低的數(shù)據(jù)保持能力。
[0085]圖14示出了對(duì)應(yīng)于步驟316的一些實(shí)施例的截面圖1400。
[0086]如圖14所示，ILD層104’形成在蝕刻停止層106上方，并且位于剩余的底部電極層108、剩余的反鐵磁層112、剩余的第一側(cè)壁間隔件層130、剩余的第二側(cè)壁間隔件層132和剩余的頂部電極層126上方以及圍繞以上各層。在剩余任何硬掩模層的情況下，ILD層104’還形成在剩余的硬掩模層上方并且圍繞該剩余的硬掩模層。用于形成ILD層104’的工藝可以包括:在剩余的頂部電極層126上方形成初始ILD層，并且執(zhí)行化學(xué)機(jī)械拋光(CMP)，以平坦化初始ILD層的頂面。
[0087]圖15示出了對(duì)應(yīng)于步驟318的一些實(shí)施例的截面圖1500。如圖15所示，將通孔128形成為延伸穿過ILD層104’到達(dá)剩余的頂部電極層126。用于形成通孔128的工藝可以包括:執(zhí)行選擇性的蝕刻，以在ILD層104中形成暴露剩余的頂部電極層126的通孔開口。然后繼續(xù)該工藝，其中，形成填充通孔開口的導(dǎo)電層，并且在一些實(shí)施例中，對(duì)導(dǎo)電層執(zhí)行CMP。例如，通孔128可以由諸如鎢或銅的金屬形成。
[0088]因此，如從以上可以理解的，本發(fā)明提供了一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，包括:反鐵磁層；固定層，布置在所述反鐵磁層上方并且具有固定的磁極性；自由層，布置在所述固定層上方并且具有可變的磁極性;第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層的側(cè)壁延伸；以及第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層和所述第一側(cè)壁間隔件層的側(cè)壁延伸。
[0089]在其他的實(shí)施例中，本發(fā)明提供了一種用于制造磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的方法，所述方法包括:形成MRAM堆疊件，所述MRAM堆疊件包括順序堆疊的反鐵磁層、固定層、阻擋層和自由層;在所述MRAM堆疊件上方形成硬掩模層，并且所述硬掩模層掩蔽所述MRAM堆疊件的器件區(qū)域;執(zhí)行第一蝕刻，以穿過所述自由層的未被所述硬掩模層掩蔽的區(qū)域到達(dá)所述阻擋層;形成第一側(cè)壁間隔件層，所述第一側(cè)壁間隔件層從所述阻擋層上方沿著剩余的自由層和所述硬掩模層的側(cè)壁延伸到達(dá)低于所述硬掩模層的頂面或大約與所述硬掩模層的頂面齊平的位置處;執(zhí)行第二蝕刻，以穿過所述阻擋層和所述固定層的未被所述硬掩模層和所述第一側(cè)壁間隔件層掩蔽的區(qū)域到達(dá)所述反鐵磁層；以及形成第二側(cè)壁間隔件層，所述第二側(cè)壁間隔件層從所述反鐵磁層上方沿著剩余的阻擋層和剩余的固定層的側(cè)壁延伸，到達(dá)低于所述硬掩模層的頂面或大約與所述硬掩模層的頂面齊平的位置處。在又一實(shí)施例中，本發(fā)明提供了一種集成電路，包括:一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，包括:順序堆疊的底部電極層、反鐵磁層、固定層、阻擋層、自由層和頂部電極層，其中，所述固定層和所述自由層分別具有恒定的和可變的磁極性;第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層和所述頂部電極層的側(cè)壁延伸；和第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層、所述阻擋層和所述第一側(cè)壁間隔件層的側(cè)壁延伸；以及后道工序(BEOL)金屬化堆疊件，包括:第一金屬化層和第二金屬化層，堆疊在所述MRAM單元的相對(duì)側(cè)面上;第一通孔，從所述底部電極層延伸至所述第一金屬化層;和第二通孔，從所述頂部電極層延伸至所述第二金屬化層。
[0090]上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
【主權(quán)項(xiàng)】
1.一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，包括: 反鐵磁層； 固定層，布置在所述反鐵磁層上方并且具有固定的磁極性； 自由層，布置在所述固定層上方并且具有可變的磁極性； 第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層的側(cè)壁延伸；以及 第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層和所述第一側(cè)壁間隔件層的偵_延伸。2.根據(jù)權(quán)利要求1所述的MRAM單元，還包括: 頂部電極，布置在所述自由層上方，其中，所述第一側(cè)壁間隔件層還沿著所述頂部電極的側(cè)壁延伸。3.根據(jù)權(quán)利要求2所述的MRAM單元，其中，所述第一側(cè)壁間隔件層和所述第二側(cè)壁間隔件層沿著側(cè)壁延伸并且到達(dá)所述頂部電極的頂面下方或與所述頂部電極的頂面大約齊平的位置處。4.根據(jù)權(quán)利要求1所述的MRAM單元，還包括: 阻擋層，布置在所述自由層與所述固定層之間，其中，所述第二側(cè)壁間隔件層還沿著所述阻擋層的側(cè)壁延伸。5.根據(jù)權(quán)利要求4所述的MRAM單元，其中，所述自由層和所述阻擋層共同限定圍繞所述自由層的凸緣，并且所述第一側(cè)壁間隔件層從所述凸緣延伸。6.根據(jù)權(quán)利要求1所述的MRAM單元，其中，所述固定層和所述反鐵磁層共同限定圍繞所述固定層的凸緣，并且所述第二側(cè)壁間隔件層從所述凸緣延伸。7.根據(jù)權(quán)利要求1所述的MRAM單元，其中，所述固定層和所述自由層由鐵磁材料形成。8.根據(jù)權(quán)利要求1所述的RRAM單元，其中，所述第一側(cè)壁間隔件層或所述第二側(cè)壁間隔件層具有約為2nm至5nm的厚度。9.一種用于制造磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的方法，所述方法包括: 形成MRAM堆疊件，所述MRAM堆疊件包括順序堆疊的反鐵磁層、固定層、阻擋層和自由層； 在所述MRAM堆疊件上方形成硬掩模層，并且所述硬掩模層掩蔽所述MRAM堆疊件的器件區(qū)域； 執(zhí)行第一蝕刻，以穿過所述自由層的未被所述硬掩模層掩蔽的區(qū)域到達(dá)所述阻擋層； 形成第一側(cè)壁間隔件層，所述第一側(cè)壁間隔件層從所述阻擋層上方沿著剩余的自由層和所述硬掩模層的側(cè)壁延伸到達(dá)低于所述硬掩模層的頂面或大約與所述硬掩模層的頂面齊平的位置處； 執(zhí)行第二蝕刻，以穿過所述阻擋層和所述固定層的未被所述硬掩模層和所述第一側(cè)壁間隔件層掩蔽的區(qū)域到達(dá)所述反鐵磁層；以及 形成第二側(cè)壁間隔件層，所述第二側(cè)壁間隔件層從所述反鐵磁層上方沿著剩余的阻擋層和剩余的固定層的側(cè)壁延伸，到達(dá)低于所述硬掩模層的頂面或大約與所述硬掩模層的頂面齊平的位置處。10.—種集成電路，包括: 一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，包括: 順序堆疊的底部電極層、反鐵磁層、固定層、阻擋層、自由層和頂部電極層，其中，所述固定層和所述自由層分別具有恒定的和可變的磁極性； 第一側(cè)壁間隔件層，從所述固定層上方沿著所述自由層和所述頂部電極層的側(cè)壁延伸;和 第二側(cè)壁間隔件層，從所述反鐵磁層上方沿著所述固定層、所述阻擋層和所述第一側(cè)壁間隔件層的側(cè)壁延伸；以及 后道工序(BEOL)金屬化堆疊件，包括: 第一金屬化層和第二金屬化層，堆疊在所述MRAM單元的相對(duì)側(cè)面上； 第一通孔，從所述底部電極層延伸至所述第一金屬化層;和 第二通孔，從所述頂部電極層延伸至所述第二金屬化層。
【文檔編號(hào)】H01L43/08GK105845821SQ201510811772
【公開日】2016年8月10日
【申請(qǐng)日】2015年11月20日
【發(fā)明人】徐晨祐, 劉世昌
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司