半導體裝置的制造方法
【專利摘要】本發(fā)明提供一種通過使耗盡層在外周區(qū)內(nèi)更高速地伸展，從而能夠?qū)崿F(xiàn)更高的耐壓的技術(shù)。半導體裝置具有形成有絕緣柵型開關(guān)元件的元件區(qū)和外周區(qū)。在外周區(qū)內(nèi)的半導體基板的表面上，形成有第一溝槽和以與第一溝槽隔開間隔的方式配置的第二溝槽。在第一溝槽和第二溝槽內(nèi)形成有絕緣膜。形成有以從第一溝槽的底面跨及第二溝槽的底面的方式延伸的第二導電型的第四區(qū)域。在第四區(qū)域的下側(cè)形成有從第三區(qū)域連續(xù)的第一導電型的第五區(qū)域。
【專利說明】
半導體裝置
技術(shù)領域
[0001 ](關(guān)聯(lián)申請的相互參照)
[0002]本申請為2013年12月26日提出的日本專利申請?zhí)卦?013-269268的關(guān)聯(lián)申請，本申請要求基于該日本專利申請的優(yōu)先權(quán)，并援引該日本專利申請所記載的全部內(nèi)容來作為構(gòu)成本說明書的內(nèi)容。
[0003]本說明書所公開的技術(shù)涉及一種半導體裝置。
【背景技術(shù)】
[0004]在日本專利公開2008-135522號公報(以下稱作專利文獻I)中公開了形成有MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)結(jié)構(gòu)的單元區(qū)；具有該區(qū)域的周圍的外周區(qū)的半導體裝置。在外周區(qū)內(nèi)，以圍繞單元區(qū)的方式而形成有多個溝槽，在各個溝槽內(nèi)填充有絕緣層。在外周區(qū)的各溝槽的下端處形成有P型的底面圍繞區(qū)。當關(guān)斷M0SFET(Metal-Oxide-Semicond uctor Field-Effect，金屬氧化物半導體場效應晶體管)時，耗盡層從單元區(qū)向外周區(qū)延伸。此時，各底面圍繞區(qū)促進耗盡層的延伸。因此，根據(jù)該結(jié)構(gòu)能夠?qū)崿F(xiàn)較高的耐壓。

【發(fā)明內(nèi)容】

[0005]發(fā)明要解決的課題
[0006]在專利文獻I的半導體裝置中，當從單元區(qū)擴展的耗盡層到達外周區(qū)內(nèi)的起始的底面圍繞區(qū)(最接近單元區(qū)的底面圍繞區(qū))時，耗盡層從起始的底面圍繞區(qū)朝向第二個底面圍繞區(qū)(從單元區(qū)起第二個底面圍繞區(qū))延伸。當耗盡層到達第二個底面圍繞區(qū)內(nèi)時，耗盡層從第二個底面圍繞區(qū)朝向第三個底面圍繞區(qū)延伸。如此，由于耗盡層經(jīng)由各個底面圍繞區(qū)而依次擴展，因此耗盡層的擴展速度并不那么快。因而，在本說明書中，提供一種通過使耗盡層在外周區(qū)內(nèi)迅速地擴展，從而能夠?qū)崿F(xiàn)更高的耐壓的技術(shù)。
[0007]用于解決課題的手段
[0008]本說明書所公開的半導體裝置具有:半導體基板;表面電極，其被形成在所述半導體基板的表面上;背面電極，其被形成在所述半導體基板的背面上。所述半導體基板具有元件區(qū)和外周區(qū)，所述元件區(qū)形成有對所述表面電極與所述背面電極之間進行開關(guān)的絕緣柵型開關(guān)元件，所述外周區(qū)與所述元件區(qū)鄰接。所述絕緣柵型開關(guān)元件具有:第一導電型的第一區(qū)域，其與所述表面電極連接;第二導電型的第二區(qū)域，其與所述表面電極連接，且與所述第一區(qū)域相接;第一導電型的第三區(qū)域，其被形成在所述第二區(qū)域的下側(cè)，并通過所述第二區(qū)域而與所述第一區(qū)域分離;柵絕緣膜，其與所述第二區(qū)域相接;柵電極，其隔著所述柵絕緣膜而與所述第二區(qū)域?qū)χ谩Ｔ谒鐾庵軈^(qū)內(nèi)的所述半導體基板的所述表面上，形成有第一溝槽和以與所述第一溝槽隔開間隔的方式配置的第二溝槽。在所述第一溝槽和所述第二溝槽內(nèi)形成有絕緣膜。形成有以從所述第一溝槽的底面跨及所述第二溝槽的底面的方式延伸的第二導電型的第四區(qū)域。在所述第四區(qū)域的下側(cè)形成有從所述第三區(qū)域連續(xù)的第一導電型的第五區(qū)域。
[0009]在該半導體裝置中，在外周區(qū)內(nèi)形成有第一溝槽和第二溝槽，第四區(qū)域以從第一溝槽的底面跨及第二溝槽的底面的方式形成。在關(guān)斷絕緣柵型開關(guān)元件時，耗盡層從元件區(qū)向外周區(qū)內(nèi)延伸。當耗盡層到達第四區(qū)域時，耗盡層從第四區(qū)域的整體向第五區(qū)域內(nèi)延伸。即，多個溝槽的下側(cè)的區(qū)域被一次耗盡化。因此，能夠使耗盡層在外周區(qū)內(nèi)迅速地伸展。因此，該半導體裝置的耐壓較高。
[0010]上述的半導體裝置也可以采用如下方式，S卩，在所述第四區(qū)域內(nèi)的、所述第一溝槽與所述第二溝槽之間的區(qū)域內(nèi)，形成有與所述第四區(qū)域內(nèi)的、所述第一溝槽的下側(cè)的區(qū)域和所述第二溝槽的下側(cè)的區(qū)域相比，從所述半導體基板的厚度方向觀察到的第二導電型雜質(zhì)的面密度較低的低面密度區(qū)，通過所述低面密度區(qū)而使所述第一溝槽的下側(cè)的所述區(qū)域與所述第二溝槽的下側(cè)的所述區(qū)域分離。
[0011]另外，上述的“第一溝槽與第二溝槽之間的區(qū)域”是指，在厚度方向上俯視觀察半導體基板時位于第一溝槽與第二溝槽之間的第四區(qū)域。
[0012]根據(jù)這樣的結(jié)構(gòu)，在絕緣柵型開關(guān)元件關(guān)斷時，能夠使低面密度區(qū)耗盡化。當?shù)兔婷芏葏^(qū)被耗盡化時，通過耗盡層而使第一溝槽側(cè)的第四區(qū)域與第二溝槽側(cè)的第四區(qū)域分離。因此，能夠在第四區(qū)域內(nèi)產(chǎn)生電位差，能夠使電位更均等地分布在外周區(qū)。因此，上述的半導體裝置的耐壓更高。
[0013]上述的半導體裝置也可以采用如下方式，S卩，所述半導體基板由SiC構(gòu)成，所述低面密度區(qū)的所述面密度小于3.2X 113Cnf2。
[0014]此外，上述的半導體裝置也可以采用如下方式，S卩，所述半導體基板由Si構(gòu)成，所述低面密度區(qū)的所述面密度小于2.0 X 112Cm-2。
[0015]根據(jù)這樣的結(jié)構(gòu)，能夠使低面密度區(qū)耗盡化。
[0016]此外，上述的半導體裝置也可以采用如下方式，S卩，所述半導體基板由SiC構(gòu)成，所述第一溝槽的下側(cè)的所述區(qū)域以及所述第二溝槽的下側(cè)的所述區(qū)域的所述面密度為，1.5XlO13Cnf2 以上。
[0017]此外，上述的半導體裝置也可以采用如下方式，S卩，所述半導體基板由Si構(gòu)成，所述第一溝槽的下側(cè)的所述區(qū)域以及所述第二溝槽的下側(cè)的所述區(qū)域的所述面密度為，1.9XlO19Cnf2 以上。
[0018]根據(jù)這樣的結(jié)構(gòu)，能夠抑制第一溝槽以及第二溝槽的下側(cè)的區(qū)域耗盡化的情況。由此，在關(guān)斷絕緣柵型開關(guān)元件時，能夠抑制在各個溝槽的下端附近產(chǎn)生較高的電場的情況。
[0019]上述的半導體裝置也可以采用如下方式，S卩，所述第四區(qū)域含有B和Al，在位于所述第一溝槽的下側(cè)的所述第四區(qū)域內(nèi)，B相對于Al的濃度比例隨著遠離所述第一溝槽的底面而上升，在位于所述第二溝槽的下側(cè)的所述第四區(qū)域內(nèi)，B相對于Al的濃度比例隨著遠離所述第二溝槽的底面而上升。
[0020]根據(jù)這樣的結(jié)構(gòu)，能夠提高第一溝槽以及第二溝槽的下側(cè)的第四區(qū)域的第二導電型雜質(zhì)濃度，并且，能夠降低第一溝槽與第二溝槽之間的第四區(qū)域的第二導電型雜質(zhì)濃度。[0021 ]上述的半導體裝置也可以采用如下方式，即，在所述元件區(qū)內(nèi)的所述半導體基板的所述表面上形成有柵溝槽，所述柵絕緣膜和所述柵電極被配置在所述柵溝槽內(nèi)，在所述半導體基板內(nèi)的包含所述柵溝槽的底面在內(nèi)的范圍內(nèi)，形成有含有Al的第二導電型的第六區(qū)域。
[0022]根據(jù)這樣的結(jié)構(gòu)，能夠在包含柵溝槽的底面的范圍內(nèi)形成第二導電型雜質(zhì)濃度較高的第六區(qū)域。由此，能夠抑制在柵溝槽的下端附近產(chǎn)生較高的電場的情況。
【附圖說明】
[0023]圖1為半導體裝置10的俯視圖(省略了表面的電極、絕緣膜的圖示的圖)。
[0024]圖2為沿圖1的I1-1I線的半導體裝置10的縱剖視圖。
[0025]圖3為P型區(qū)56的放大圖。
[0026]圖4為表示面密度與漏電流之間的關(guān)系的曲線圖。
[0027]圖5為實施例2的P型區(qū)56的放大圖。
【具體實施方式】
[0028]實施例1
[0029]圖1所示的半導體裝置10具有由SiC形成的半導體基板12。半導體基板12具有單元區(qū)20和外周區(qū)50。在單元區(qū)20內(nèi)形成有M0SFET。外周區(qū)50為，單元區(qū)20與半導體基板12的端面12a之間的區(qū)域。
[0030]如圖2所示，在半導體基板12的表面上，形成有表面電極14和絕緣膜16。絕緣膜16對外周區(qū)50內(nèi)的半導體基板12的表面進行覆蓋。表面電極14在單元區(qū)20內(nèi)與半導體基板12相接。換言之，表面電極14與半導體基板12相接的接觸區(qū)的下側(cè)的區(qū)域為單元區(qū)20，與接觸區(qū)相比靠外周側(cè)(端面12a側(cè))的區(qū)域為外周區(qū)50。在半導體基板12的背面形成有背面電極18。背面電極18對半導體基板12的背面的大致整體進行覆蓋。
[0031]在單元區(qū)20內(nèi)形成有源極區(qū)22、體接觸區(qū)24、體區(qū)26、漂移區(qū)28、漏極區(qū)30、p型浮動區(qū)32、柵溝槽34。
[0032]源極區(qū)22為含有高濃度的η型雜質(zhì)的η型區(qū)。源極區(qū)22被形成于在半導體基板12的上表面上露出的范圍內(nèi)。源極區(qū)22與表面電極14歐姆連接。
[0033]體接觸區(qū)24為含有高濃度的P型雜質(zhì)的P型區(qū)。體接觸區(qū)24在未形成有源極區(qū)22的位置處以在半導體基板12的上表面上露出的方式形成。體接觸區(qū)24與表面電極14歐姆連接。
[0034]體區(qū)26為含有低濃度的P型雜質(zhì)的P型區(qū)。體區(qū)26的P型雜質(zhì)濃度與體接觸區(qū)24的P型雜質(zhì)濃度相比而較低。體區(qū)26被形成在源極區(qū)22以及體接觸區(qū)24的下側(cè)，并與這兩個區(qū)域相接。
[0035]漂移區(qū)28為含有低濃度的η型雜質(zhì)的η型區(qū)。漂移區(qū)28的η型雜質(zhì)濃度與源極區(qū)22的η型雜質(zhì)濃度相比而較低。漂移區(qū)28被形成在體區(qū)26的下側(cè)。漂移區(qū)28與體區(qū)26相接并通過體區(qū)26而與源極區(qū)22分離。
[0036]漏極區(qū)30為含有高濃度的η型雜質(zhì)的η型區(qū)。漏極區(qū)30的η型雜質(zhì)濃度與漂移區(qū)28的η型雜質(zhì)濃度相比較高。漏極區(qū)30被形成在漂移區(qū)28的下側(cè)。漏極區(qū)30與漂移區(qū)28相接并通過漂移區(qū)28而與體區(qū)26分離。漏極區(qū)30被形成于在半導體基板12的下表面上露出的范圍內(nèi)。漏極區(qū)30與背面電極18歐姆連接。
[0037]如圖1、圖2所示，在單元區(qū)20內(nèi)的半導體基板12的上表面上形成有多個柵溝槽34。各個柵溝槽34在半導體基板12的表面上互相平行且呈直線狀延伸。各個柵溝槽34以貫穿源極區(qū)22和體區(qū)26而到達漂移區(qū)28的方式形成。在各個柵溝槽34內(nèi)形成有底部絕緣層34a、柵絕緣膜34b、柵電極34c。底部絕緣層34a為被形成在柵溝槽34的底部的較厚的絕緣層。底部絕緣層34a的上側(cè)的柵溝槽34的側(cè)面被柵絕緣膜34b覆蓋。在底部絕緣層34a的上側(cè)的柵溝槽34內(nèi)形成有柵電極34c。柵電極34c隔著柵絕緣膜34b而與源極區(qū)22、體區(qū)26以及漂移區(qū)28對置。柵電極34c通過柵絕緣膜34b以及底部絕緣層34a而與半導體基板12絕緣。柵電極34c的上表面被絕緣層34d覆蓋。柵電極34c通過絕緣層34d而與表面電極14絕緣。
[0038]P型浮動區(qū)32被形成在半導體基板12內(nèi)且被形成在與各個柵溝槽34的底面相接的范圍內(nèi)。P型浮動區(qū)32的周圍被漂移區(qū)28包圍。各個P型浮動區(qū)32通過漂移區(qū)28而互相分離。
[0039]上述的體區(qū)26、漂移區(qū)28以及漏極區(qū)30擴展至外周區(qū)50。漂移區(qū)28和漏極區(qū)30擴展至半導體基板12的端面12a。體區(qū)26終結(jié)于外周區(qū)50內(nèi)。在體區(qū)26與半導體基板12的端面12a之間形成有漂移區(qū)28。
[0040]在外周區(qū)50內(nèi)的半導體基板12的上表面上，形成有多個外周溝槽54。各個外周溝槽54以貫穿體區(qū)26而到達漂移區(qū)28的方式形成。在各個外周溝槽54內(nèi)形成有絕緣層53。如圖1所示，在從上側(cè)觀察半導體基板12時，各個外周溝槽54被形成為繞單元區(qū)20的周圍一圈的環(huán)狀。因而，外周區(qū)50內(nèi)的體區(qū)26與單元區(qū)20內(nèi)的體區(qū)26分離。各個外周溝槽54以互相隔開距離的方式形成。
[0041 ]在半導體基板12內(nèi)且在與各外周溝槽54的底面相接的范圍內(nèi)形成有P型區(qū)56。？型區(qū)56以覆蓋外周溝槽54的底面整體的方式沿著外周溝槽54而形成。各個P型區(qū)56與相鄰的其他的P型區(qū)56相連。
[0042]圖3為表示圖2的各個P型區(qū)56的放大圖。P型區(qū)56中的位于兩個外周溝槽54之間的區(qū)域56b，與P型區(qū)56中的各外周溝槽54的下側(cè)的區(qū)域56a相比，P型雜質(zhì)的厚度方向上的面密度較高。另外，區(qū)域56a的所述面密度為，沿著半導體基板12的厚度方向?qū)^(qū)域56a內(nèi)的P型雜質(zhì)濃度進行積分而得到的值(即，沿著圖3的A-A線對P型雜質(zhì)濃度進行積分而得到的值)，區(qū)域56b的所述面密度為，沿著半導體基板12的厚度方向?qū)^(qū)域56b內(nèi)的P型雜質(zhì)濃度進行積分而得到的值(即，沿著圖3的B-B線對P型雜質(zhì)濃度進行積分而得到的值)。以下，將區(qū)域56b稱作低面密度區(qū)，將區(qū)域56a稱作高面密度區(qū)。
[0043]接下來，對半導體裝置10的動作進行說明。在使半導體裝置10進行動作時，在背面電極18與表面電極14之間施加有使背面電極18成為正極的電壓。而且，通過對柵電極34c施加柵極導通電壓，從而使單元區(qū)20內(nèi)的MOSFET導通。即，在與柵電極34c對置的位置的體區(qū)26內(nèi)形成有溝道，從而電子從表面電極14經(jīng)由源極區(qū)22、溝道、漂移區(qū)28、漏極區(qū)30而朝向背面電極18流通。
[0044]當停止對柵電極34c的柵極導通電壓的施加時，溝道消失，MOSFET斷開。當MOSFET斷開時，耗盡層從體區(qū)26與漂移區(qū)28之間的邊界部的pn結(jié)向漂移區(qū)28內(nèi)擴展。當耗盡層到達單元區(qū)20內(nèi)的P型浮動區(qū)32時，耗盡層也從P型浮動區(qū)32向漂移區(qū)28內(nèi)擴展。由此，兩個P型浮動區(qū)32之間的漂移區(qū)28被有效地耗盡化。由此，能夠?qū)崿F(xiàn)單元區(qū)20內(nèi)的較高的耐壓。
[0045]此外，從上述的pn結(jié)延伸的耗盡層最遠到達位于單元區(qū)20側(cè)的外周溝槽54的下側(cè)的P型區(qū)56。于是，由于全部的P型區(qū)56相連，因此耗盡層從全部的P型區(qū)56向漂移區(qū)28內(nèi)擴展。如此，在本實施例的半導體裝置10中，由于耗盡層大致同時從各個外周溝槽54的下側(cè)的P型區(qū)56向漂移區(qū)28內(nèi)擴展，因此外周區(qū)50內(nèi)的耗盡層的擴展極快。
[0046]此外，耗盡層還向P型區(qū)56內(nèi)擴展。此時，在各個低面密度區(qū)56b內(nèi)其厚度方向整體被耗盡化，而在各高面密度區(qū)56a內(nèi)耗盡層并未擴展至圖3的虛線所示的區(qū)域56c(對外周溝槽54的底面進行覆蓋的區(qū)域56c)。這是因為，在高面密度區(qū)56a內(nèi)所述面密度較高。由于如此使外周溝槽54的下端的P型區(qū)56c被耗盡化，因此能夠?qū)﹄妶黾性谕庵軠喜?4的下端附近的情況進行抑$1」。此外，當?shù)兔婷芏葏^(qū)56b被耗盡化時，各外周溝槽54的下側(cè)的P型區(qū)56c通過耗盡層而被互相分離。因此，在各外周溝槽54之間產(chǎn)生電位差。因此，能夠使電位均等地分布在外周區(qū)50內(nèi)。
[0047]如以上所說明那樣，在該半導體裝置10中，由于在外周區(qū)50內(nèi)耗盡層從P型區(qū)56的整體擴展，因此能夠使耗盡層在外周區(qū)50內(nèi)迅速地擴展。此外，由于在被耗盡化時各個外周溝槽54的下側(cè)的P型區(qū)56互相分離，因此能夠在各個外周溝槽54之間對電位進行分擔。此夕卜，由于在耗盡層擴展到外周區(qū)50內(nèi)時，在外周溝槽54的下側(cè)也會殘留有P型區(qū)56c，因此能夠?qū)ν庵軠喜?4的下端處的電場集中進行抑制。因此，該半導體裝置10具有較高的耐壓。
[0048]另外，在使低面密度區(qū)56b完全耗盡化的情況下，低面密度區(qū)56b的上述面密度優(yōu)選為小于3.2X1013cm—2。由于在面密度高于該值的區(qū)域內(nèi)，為了進行耗盡化所需的電壓會超過雪崩耐壓，因此無法進行耗盡化。如果面密度低于該值，則通過對電壓進行調(diào)節(jié)，從而能夠使低面密度區(qū)56b在其厚度方向整個區(qū)域內(nèi)耗盡化，進而能夠得到上述的效果。另外，在半導體基板12為Si的情況下，通過將上述面密度設為小于2.0 X 1012cm—2，從而能夠使低面密度區(qū)56b完全耗盡化。
[0049]此外，在未使高面密度區(qū)56a耗盡化的情況下，高面密度區(qū)56a的上述面密度優(yōu)選為1.5 X 113Cnf2以上。圖4為表示高面密度區(qū)56a的面密度與外周溝槽54附近流通的漏電流之間的關(guān)系的曲線圖。在實際應用水平的施加電壓下，如圖所示，在上述面密度為預定的閾值以上的情況下，能夠使漏電流最小化。在半導體基板12為S i C的情況下，該閾值為1.5 X113Cnf2。因而，高面密度區(qū)56a的上述面密度優(yōu)選為1.5X1013cm—2。但是，也可以在為了進一步可靠地阻止高面密度區(qū)56a的耗盡化的情況下，將高面密度區(qū)56a的上述面密度設為3.2X 113Cnf2以上。此外，在半導體基板12由Si形成的情況下，上述閾值為1.9 X 1019cm—2。因而，高面密度區(qū)56a的上述面密度優(yōu)選為1.9 X 119Cnf2以上。但是，也可以在為了進一步可靠地阻止高面密度區(qū)56a的耗盡化的情況下，將高面密度區(qū)56a的上述面密度設為2.0 X 112Cnf2以上。
[0050]另外，上述的P型區(qū)56能夠以如下方式形成。首先，在外周區(qū)50形成外周溝槽54。接下來，向各個外周溝槽54的底面注入P型雜質(zhì)(例如B(硼))，然后，使硼擴散。當如此形成P型區(qū)56時，硼的濃度在溝槽的下端附近較高，且在越遠離溝槽的下端的位置處硼的濃度越低。因而，能夠如上述那樣使低面密度區(qū)56b和高面密度區(qū)56a分布。另外，也可以在P型雜質(zhì)的擴散工序之后，再次向溝槽的底面注入P型雜質(zhì)。根據(jù)該方法，能夠進一步提高溝槽的下端附近的P型雜質(zhì)濃度。
[0051 ] 實施例2
[0052]在實施例2的半導體裝置200中，P型區(qū)56含有作為P型雜質(zhì)的Al (鋁)和B13Al所分布的范圍主要在外周溝槽54的下端附近。B從外周溝槽54的下端起向其周圍廣泛地分布。因此，在P型區(qū)56內(nèi)，Al的濃度比例在外周溝槽54的下端附近較高，并且B相對于Al的濃度比例隨著遠離外周溝槽54的下端而上升。另外，在實施例2中，低面密度區(qū)56b的上述面密度也低于高面密度區(qū)56a的上述面密度。此外，在實施例2的半導體裝置200中，單元區(qū)20內(nèi)的浮動區(qū)32含有作為P型雜質(zhì)的Al。
[0053]實施例2的半導體裝置200的P型區(qū)56以及浮動區(qū)32以如下方式形成。首先，在半導體基板12的表面上形成柵溝槽34和外周溝槽54。它們既可以同時形成，也可以單獨形成。接下來，向柵溝槽34的底面和外周溝槽54的底面注入Al。接下來，向外周溝槽54的底面注入B。該B的注入以不向柵溝槽34的底面注入B的方式來實施。然后，對半導體基板12進行加熱，從而使注入的Al和B擴散。由于Al在SiC中的擴散系數(shù)較小，因此在擴散工序之后，Al會分布在柵溝槽34的底面附近以及外周溝槽54的底面附近。因此，各個浮動區(qū)32以與其他的浮動區(qū)32分離的狀態(tài)形成。此外，P型區(qū)56中的、較多地含有Al的Al分布區(qū)域56d以與其他的Al分布區(qū)域56d分離的狀態(tài)形成。此外，由于Al不易擴散，因此浮動區(qū)32以及Al分布區(qū)域56d內(nèi)的Al的濃度較高。與此相對，由于B在SiC中的擴散系數(shù)較大，因此在擴散工序之后，B廣泛地分布在外周溝槽54的底面的周圍。因此，通過廣泛地分布的B，從而使各外周溝槽54的下側(cè)的P型區(qū)56與相鄰的其他的P型區(qū)56相連。因而，如圖5所示那樣形成P型區(qū)56。
[0054]實施例2的半導體裝置200也以與實施例1的半導體裝置10大致同樣的方式進行動作。即，在MOSFET斷開時，耗盡層從P型區(qū)56整體向漂移區(qū)28擴展。此時，P型區(qū)56中的低面密度區(qū)56b在厚度方向整個區(qū)域內(nèi)被耗盡化。由此，各個高面密度區(qū)56a(即，Al分布區(qū)域56d)互相分離，從而外周區(qū)50的電位分布被均勻化。此外，由于高面密度區(qū)56a中的外周溝槽54的下端附近的區(qū)域未被耗盡化，因此能夠?qū)﹄妶黾性谕庵軠喜?4的下端的情況進行抑制。如此，實施例2的半導體裝置200也耐壓較高。
[0055]另外，雖然在上述的實施例1、實施例2中，外周溝槽54被形成為繞單元區(qū)20的周圍一圈的環(huán)狀，但是外周溝槽54未必需要是這樣的環(huán)狀。例如，外周溝槽54也可以僅局部地形成在耐壓成為問題的部位的外周區(qū)50內(nèi)。
[0056]此外，雖然在上述的實施例1、實施例2中，外周溝槽54被形成在單元區(qū)20與半導體基板12的端面12a之間，但是外周溝槽54也可以形成在其他的位置。例如，也可以在兩個單元區(qū)20之間形成外周溝槽54。
[0057]此外，雖然在上述的實施例中，在單元區(qū)20內(nèi)形成有MOSFET，但是也可以形成有IGBT0
[0058]此外，雖然在上述的實施例中，體區(qū)26擴展至外周區(qū)50內(nèi)，但是也可以不在外周區(qū)50內(nèi)形成體區(qū)26。
[0059]此外，雖然在上述的實施例中，在柵溝槽34的下端形成有P型浮動區(qū)32，但是也可以替代P型浮動區(qū)32而形成有與預定的電位相連接的P型區(qū)。
[0060]以上，雖然對本發(fā)明的具體例詳細地進行了說明，但是這些只不過是例示，并不對發(fā)明要求保護的范圍進行限定。在發(fā)明要求保護的范圍所記載的技術(shù)中，包括對以上所例示的具體例進行了各種各樣變形、變更的技術(shù)。
[0061]本說明書或附圖所說明的技術(shù)要素為，通過單獨或者各種組合來發(fā)揮技術(shù)的有用性的要素，并不限定于申請時權(quán)利要求記載的組合。此外，本說明書或附圖所例示的技術(shù)為同時達到多個目的的技術(shù)，達到其中一個目的本身便具有技術(shù)有用性。
[0062]符號說明
[0063]10:半導體裝置；
[0064]12:半導體基板；
[0065]14:表面電極；
[0066]18:背面電極；
[0067]20:單元區(qū)；
[0068]22:源極區(qū)；
[0069]24:體接觸區(qū)；
[0070]26:體區(qū)；
[0071]28:漂移區(qū)；
[0072]30:漏極區(qū)；
[0073]32:浮動區(qū)；
[0074]34:柵溝槽；
[0075]50:外周區(qū)；
[0076]54:外周溝槽；
[0077]56: P型區(qū)；
[0078]56a:高面密度區(qū)；
[0079]56b:低面密度區(qū)。
【主權(quán)項】
1.一種半導體裝置，具有: 半導體基板； 表面電極，其被形成在所述半導體基板的表面上； 背面電極，其被形成在所述半導體基板的背面上， 所述半導體基板具有元件區(qū)和外周區(qū)，所述元件區(qū)形成有對所述表面電極與所述背面電極之間進行開關(guān)的絕緣柵型開關(guān)元件，所述外周區(qū)與所述元件區(qū)鄰接， 所述絕緣柵型開關(guān)元件具有: 第一導電型的第一區(qū)域，其與所述表面電極連接； 第二導電型的第二區(qū)域，其與所述表面電極連接，且與所述第一區(qū)域相接； 第一導電型的第三區(qū)域，其被形成在所述第二區(qū)域的下側(cè)，并通過所述第二區(qū)域而與所述第一區(qū)域分離； 柵絕緣膜，其與所述第二區(qū)域相接； 柵電極，其隔著所述柵絕緣膜而與所述第二區(qū)域?qū)χ茫?在所述外周區(qū)內(nèi)的所述半導體基板的所述表面上，形成有第一溝槽和以與所述第一溝槽隔開間隔的方式配置的第二溝槽， 在所述第一溝槽和所述第二溝槽內(nèi)形成有絕緣膜， 形成有以從所述第一溝槽的底面跨及所述第二溝槽的底面的方式延伸的第二導電型的第四區(qū)域， 在所述第四區(qū)域的下側(cè)形成有從所述第三區(qū)域連續(xù)的第一導電型的第五區(qū)域。2.如權(quán)利要求1所述的半導體裝置，其中， 在所述第四區(qū)域內(nèi)的、所述第一溝槽與所述第二溝槽之間的區(qū)域內(nèi)，形成有與所述第四區(qū)域內(nèi)的、所述第一溝槽的下側(cè)的區(qū)域和所述第二溝槽的下側(cè)的區(qū)域相比，從所述半導體基板的厚度方向觀察到的第二導電型雜質(zhì)的面密度較低的低面密度區(qū)， 通過所述低面密度區(qū)而使所述第一溝槽的下側(cè)的所述區(qū)域與所述第二溝槽的下側(cè)的所述區(qū)域分離。3.如權(quán)利要求2所述的半導體裝置，其中， 所述半導體基板由SiC構(gòu)成， 所述低面密度區(qū)的所述面密度小于3.2 X ΙΟ13?2。4.如權(quán)利要求2所述的半導體裝置，其中， 所述半導體基板由Si構(gòu)成， 所述低面密度區(qū)的所述面密度小于2.0 X 1012?2。5.如權(quán)利要求2至權(quán)利要求4中任意一項所述的半導體裝置，其中， 在向處于斷開狀態(tài)的所述絕緣柵型開關(guān)元件施加額定電壓時，所述低面密度區(qū)耗盡化。6.如權(quán)利要求2、3、5中任意一項所述的半導體裝置，其中， 所述半導體基板由SiC構(gòu)成， 所述第一溝槽的下側(cè)的所述區(qū)域以及所述第二溝槽的下側(cè)的所述區(qū)域的所述面密度為I.5Χ 113Cnf2以上。7.如權(quán)利要求2、4、5中任意一項所述的半導體裝置，其中， 所述半導體基板由Si構(gòu)成， 所述第一溝槽的下側(cè)的所述區(qū)域以及所述第二溝槽的下側(cè)的所述區(qū)域的所述面密度為，I.9X 119Cnf2以上。8.如權(quán)利要求1至權(quán)利要求7中任意一項所述的半導體裝置，其中， 在向處于斷開狀態(tài)的所述絕緣柵型開關(guān)元件施加額定電壓時，所述第一溝槽的下側(cè)的所述區(qū)域以及所述第二溝槽的下側(cè)的所述區(qū)域中的至少一部分未耗盡化。9.如權(quán)利要求1至權(quán)利要求8中任意一項所述的半導體裝置，其中， 所述第四區(qū)域含有B和Al， 在位于所述第一溝槽的下側(cè)的所述第四區(qū)域內(nèi)，B相對于Al的濃度比例隨著遠離所述第一溝槽的底面而上升， 在位于所述第二溝槽的下側(cè)的所述第四區(qū)域內(nèi)，B相對于Al的濃度比例隨著遠離所述第二溝槽的底面而上升。10.如權(quán)利要求8所述的半導體裝置，其中， 在所述元件區(qū)內(nèi)的所述半導體基板的所述表面上形成有柵溝槽， 所述柵絕緣膜和所述柵電極被配置在所述柵溝槽內(nèi)， 在所述半導體基板內(nèi)的包含所述柵溝槽的底面在內(nèi)的范圍內(nèi)，形成有含有Al的第二導電型的第六區(qū)域。
【文檔編號】H01L29/12GK105849910SQ201480071339
【公開日】2016年8月10日
【申請日】2014年8月4日
【發(fā)明人】齋藤順, 藤原広和, 池田知治, 渡邊行彥, 山本敏雅
【申請人】豐田自動車株式會社