半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置在第1外部連接端子與被連接于VSS的第2外部連接端子之間具有作為ESD保護元件的截止晶體管和輸出元件，其中，密封環(huán)布線利用連接布線而與從第2外部連接端子至截止晶體管的源極的第1內(nèi)部布線并列地連接，該部分的寄生電阻比連接截止晶體管的源極與輸出元件的源極的第2內(nèi)部布線的寄生電阻小。
【專利說明】
半導(dǎo)體裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體裝置，為了保護半導(dǎo)體集成電路(以下，稱作IC)免受由于靜電放電(Electro-static Discharge；以下，稱作ESD)產(chǎn)生的靜電脈沖的破壞，該半導(dǎo)體裝置具有形成在外部連接端子與內(nèi)部電路區(qū)域、或外部連接端子與輸出元件之間的ESD保護元件。
【背景技術(shù)】
[0002]以往，在以IC為代表的半導(dǎo)體裝置中具備ESD保護元件，關(guān)于該ESD保護元件，已知所謂的截止晶體管，關(guān)于該截止晶體管，將N型MOS晶體管的柵極電位恒定為接地(以下，稱作VSS)，在穩(wěn)定狀態(tài)下處于截止?fàn)顟B(tài)。
[0003]作為ESD對策，為了防止內(nèi)部電路元件或以驅(qū)動器(drive)為代表的輸出元件的ESD破壞，關(guān)鍵在于將盡量多的靜電脈沖取入截止晶體管并向VSS放出。因此，為了使由于ESD的靜電脈沖而發(fā)生的、向應(yīng)當(dāng)進行保護而免受ESD影響的內(nèi)部電路元件和輸出元件流動的電流流至VSS，關(guān)鍵在于從IC的VSS方面降低截止晶體管的寄生電阻。
[0004]可是，例如在IC尺寸變大的情況下，從VSS到截止晶體管的距離變遠，由此，存在下述情況:截止晶體管的源極的寄生電阻的影響突顯化，截止晶體管無法發(fā)揮充分的能力，而使本來應(yīng)取入的靜電脈沖傳導(dǎo)至內(nèi)部電路元件或輸出元件，造成因ESD引起的IC破壞。
[0005]作為對該不良情況的改善方案的示例，如下述專利文獻中那樣，還提出了一種器件結(jié)構(gòu)，該器件結(jié)構(gòu)的特征在于，通過使從外部連接端子到ESD保護元件的寄生電阻、以及從ESD保護元件到內(nèi)部電路元件的寄生電阻具有寄生電阻的大小關(guān)系，從而將盡量多的靜電脈沖取入到ESD保護元件中。
[0006]以往，特別著眼于高驅(qū)動能力和高附加價值而開發(fā)了以電壓檢測器或電壓調(diào)節(jié)器為代表的電源管理1C。在對高驅(qū)動能力的研究中，例如通過將輸出元件配置在VSS附近，從而降低了輸出元件的寄生電阻。在對高附加價值的研究中，例如通過利用以往的CMOS工藝構(gòu)成內(nèi)部電路，從而附加了原始的功能。
[0007]可是，在所述的高驅(qū)動能力化中，輸出元件的寄生電阻降低得比截止晶體管低，其結(jié)果是，擔(dān)心無法利用截止晶體管充分取入靜電脈沖而使得靜電脈沖傳導(dǎo)至輸出元件，導(dǎo)致IC破壞。
[0008]另外，在后述的高附加價值中，由于IC尺寸變大，因而外部連接端子遠離IC的VSS，由此截止晶體管的源極的寄生電阻突顯化，其結(jié)果是，擔(dān)心無法利用截止晶體管充分取入靜電脈沖而使得靜電脈沖傳導(dǎo)至內(nèi)部電路元件，導(dǎo)致IC破壞。
[0009]專利文獻1:日本特開2009-49331號公報

【發(fā)明內(nèi)容】

[0010]因此，在本發(fā)明中，課題在于提供一種半導(dǎo)體裝置，其具有降低了源極的寄生電阻的截止晶體管。
[0011]本發(fā)明為了解決上述問題而采用以下手段。即，在具有截止晶體管的以IC為代表的半導(dǎo)體裝置中，其特征在于，為了降低截止晶體管的源極的寄生電阻，而將與截止晶體管的源極連接的電位為VSS的內(nèi)部布線與配置在IC外周的密封環(huán)布線并列地連接。
[0012]發(fā)明效果
[0013]根據(jù)本發(fā)明，在具有截止晶體管的半導(dǎo)體裝置中，通過使截止晶體管的源極的寄生電阻降低，能夠使截止晶體管快速地工作，能夠抑制由于ESD產(chǎn)生的靜電脈沖傳導(dǎo)至輸出元件或內(nèi)部電路元件，能夠改善半導(dǎo)體裝置對于ESD的耐受性。
【附圖說明】
[0014]圖1是表示本發(fā)明的實施例的半導(dǎo)體裝置的外部連接端子、ESD保護元件以及輸出元件的示意性的電路圖。
[0015]圖2是對本發(fā)明的特征進行說明的示意性的布置圖。
[0016]圖3是能夠?qū)嵤┍景l(fā)明的半導(dǎo)體裝置的示例。
[0017]標(biāo)號說明
[0018]1:第I外部連接端子；
[0019]2:第2外部連接端子；
[0020]3:截止晶體管的源極寄生電阻；
[0021]4:輸出元件的源極寄生電阻；
[0022]5:截止晶體管；
[0023]6:輸出元件；
[0024]7:密封環(huán)布線；
[0025]8:內(nèi)部布線；
[0026]9:連接布線；
[0027]10:通孔；
[0028]20:半導(dǎo)體裝置。
【具體實施方式】
[0029]使用附圖對用于實施本發(fā)明的方式進行說明。
[0030]圖1是表示本發(fā)明的實施例的半導(dǎo)體裝置的外部連接端子、ESD保護元件以及輸出元件的示意性的電路圖。第I外部連接端子I例如是用于輸出的端子。第2外部連接端子2是較低側(cè)的電源電壓，通常與接地電位VSS連接。連接在第I外部連接端子I與第2外部連接端子2之間的元件之一是作為ESD保護元件的截止晶體管5。此外，輸出元件6與截止晶體管5并列地連接。即，輸出兀件6的輸出與第I外部連接端子I連接。
[0031]截止晶體管5的源極的寄生電阻是從截止晶體管5的源極至第2外部連接端子2的第I內(nèi)部布線中寄生含有的電阻，用圖中的標(biāo)號3來表示(以下，稱作截止晶體管的源極寄生電阻3)，輸出元件6的源極的寄生電阻是從輸出元件6的源極至截止晶體管5的源極的第2內(nèi)部布線中寄生含有的電阻，用圖中的標(biāo)號4來表示。在以下內(nèi)容中，作為輸出元件的源極寄生電阻4。
[0032]本發(fā)明的特征在于，使截止晶體管的源極寄生電阻3比輸出元件的源極寄生電阻4低，使用圖2對用于進一步說明此特征的實施例進行說明。
[0033]圖2是示出IC布置的一部分的圖，示出了布線的形狀。描畫出了設(shè)置于IC的外周的密封環(huán)布線7和內(nèi)部布線8。從第2外部連接端子2到截止晶體管5設(shè)置內(nèi)部布線8，而且，利用連接布線9將內(nèi)部布線8與密封環(huán)布線7電連接，使內(nèi)部布線8與密封環(huán)布線7并列，由此能夠降低截止晶體管的源極寄生電阻3。
[0034]該情況下的密封環(huán)布線7與第2外部連接端子連接，該第2外部連接端子被連接于比第I外部連接端子低的電位，電位例如是接地電位VSS。
[0035]另外，密封環(huán)布線7的布線方法一般是被設(shè)置在上述的IC的外周。如上所述地與第2外部連接端子連接，例如作為接地電位VSS。能夠配置成以不在中途中斷的方式環(huán)繞整個IC的外周。另外，即便是存在I處中斷而不連續(xù)的部分，但也能夠大致環(huán)繞地配置。這是因為，優(yōu)選密封環(huán)布線7整體成為相同電位。
[0036]圖3是能夠?qū)嵤┍景l(fā)明的半導(dǎo)體裝置的示例。如圖3所示，一般，密封環(huán)布線7、第2外部連接端子2以及截止晶體管5多是沿著芯片形狀的IC即半導(dǎo)體裝置20的外周進行配置，因此，將連接第2外部連接端子2和截止晶體管5的內(nèi)部布線8與密封環(huán)布線7并列地進行連接并不困難。
[0037]另一方面，使從輸出元件6的源極至截止晶體管5的源極的布線僅為一層布線，而且使寬度變窄，由此能夠相對增大寄生電阻。此外，將輸出元件6沿著從第2外部連接端子2延伸的內(nèi)部布線8配置得比截止晶體管5遠，由此，容易相對增大寄生電阻。
[0038]此外，在采用多層布線的情況下，圖2中的內(nèi)部布線8也可以形成為最下層布線和最上層布線的層疊結(jié)構(gòu)。該情況下，也可以進一步在最下層布線與最上層布線之間包含多個中間層的布線，可以經(jīng)由通孔10(也稱作過孔)電連接。在層疊結(jié)構(gòu)中，最上層布線的寬度與最下層布線的寬度可以相同，也可以不同。由此，能夠使截止晶體管的源極寄生電阻3比輸出元件的源極寄生電阻4低。
[0039]此外，在所述的由多個布線構(gòu)成的層疊結(jié)構(gòu)中，具有用于將多個布線電連接的通孔10，通孔10可以連續(xù)地配置，也可以斷續(xù)地、分散地配置。
[0040]另外，內(nèi)部布線8利用連接布線9與密封環(huán)布線7電連接，關(guān)于連接布線9，無論是最下層布線、最上層布線、或是其他中間層的布線，都能夠進行電連接。此外，在密封環(huán)布線7與內(nèi)部布線8的連接中，可以如圖2那樣斷續(xù)地并列配置多個連接布線9，也可以連續(xù)地呈面狀配置一個連接布線9。
[0041]另外，到此為止，作為比截止晶體管5更位于IC的內(nèi)部的元件，以輸出元件6為例進行了說明，但很明顯，輸出元件6即使是一般的內(nèi)部電路，也能夠同樣地實施本發(fā)明。
【主權(quán)項】
1.一種半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體裝置由下述部分構(gòu)成: 第I外部連接端子； 第2外部連接端子，所述第2外部連接端子被連接于比所述第I外部連接端子低的電位；作為ESD保護元件的截止晶體管和輸出元件，所述截止晶體管和輸出元件并列地配置在所述第I外部連接端子與所述第2外部連接端子之間；以及密封環(huán)布線，所述密封環(huán)布線與所述第2外部連接端子連接， 通過利用連接布線將連接所述第2外部連接端子和所述截止晶體管的源極的第I內(nèi)部布線與所述密封環(huán)布線并列地連接，使得所述第I內(nèi)部布線的寄生電阻即截止晶體管的源極寄生電阻比連接所述截止晶體管的源極和所述輸出元件的源極的第2內(nèi)部布線的寄生電阻即輸出元件的源極寄生電阻小。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第I內(nèi)部布線是包含最下層布線和最上層布線的層疊結(jié)構(gòu)。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 所述第I內(nèi)部布線是在最下層布線和最上層布線之間包含中間布線層的層疊結(jié)構(gòu)。4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征在于， 所述層疊結(jié)構(gòu)中包含的布線經(jīng)由通孔電連接。5.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 所述連接布線由所述最下層布線或所述最上層布線構(gòu)成。6.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述連接布線由所述最下層布線、所述最上層布線、或所述中間布線層構(gòu)成。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 連接所述密封環(huán)布線與所述內(nèi)部布線的所述連接布線斷續(xù)地并列配置有多個、或者連續(xù)地呈面狀配置有一個。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述密封環(huán)布線被設(shè)置在IC外周，并且連續(xù)地環(huán)繞。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述密封環(huán)布線被設(shè)置在IC外周，并且除了中斷而不連續(xù)的I處之外環(huán)繞。
【文檔編號】H01L27/02GK105870117SQ201610053787
【公開日】2016年8月17日
【申請日】2016年1月27日
【發(fā)明人】橋谷雅幸, 長谷川尚, 高品隆之, 增子裕之
【申請人】精工半導(dǎo)體有限公司