基于絕緣體上硅襯底的射頻電容元件及其制備方法
【專(zhuān)利摘要】本發(fā)明提供一種基于絕緣體上硅襯底的射頻電容元件及其制備方法，所述制備方法包括：1）制備絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽；2）通過(guò)掩膜光刻于與所述凹槽的對(duì)應(yīng)位置定義器件區(qū)域，并刻蝕去除器件區(qū)域的頂層硅，露出下方所述絕緣層的上部表面；3）基于CMOS工藝在器件區(qū)域制備射頻電容元件。本發(fā)明基于圖形化的絕緣體上硅襯底，通過(guò)后期刻蝕得到了具有襯底空腔的電容元件。電容下方的空腔結(jié)構(gòu)減小了襯底的寄生電容，從而減小了電容損耗，提高了電容的q值，有助于提高集成化射頻電路的性能。
【專(zhuān)利說(shuō)明】
基于絕緣體上硅襯底的射頻電容元件及其制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種半導(dǎo)體元器件及其制備方法，特別是涉及一種基于絕緣體上硅襯底的射頻電容元件及其制備方法。
【背景技術(shù)】
[0002]在電子學(xué)理論中，電流流過(guò)導(dǎo)體，導(dǎo)體周?chē)鷷?huì)形成磁場(chǎng);交變電流通過(guò)導(dǎo)體，導(dǎo)體周?chē)鷷?huì)形成交變的電磁場(chǎng)，稱(chēng)為電磁波。在電磁波頻率低于300khz時(shí)，電磁波會(huì)被地表吸收，不能形成有效的傳輸，但電磁波頻率高于300khz時(shí)，電磁波可以在空氣中傳播，并經(jīng)大氣層外緣的電離層反射，形成遠(yuǎn)距離傳輸能力，這些具有遠(yuǎn)距離傳輸能力的高頻電磁波稱(chēng)為射頻，由于射頻技術(shù)的種種優(yōu)點(diǎn)，射頻技術(shù)在無(wú)線(xiàn)通信、智能識(shí)別、醫(yī)學(xué)等領(lǐng)域中被廣泛使用。
[0003]無(wú)線(xiàn)通信技術(shù)是近幾十年來(lái)在IT領(lǐng)域中發(fā)展最為迅速的技術(shù)之一，射頻電路在無(wú)線(xiàn)通信中起到了至關(guān)重要的作用。隨著CMOS技術(shù)的長(zhǎng)足發(fā)展，基于CMOS工藝制備電子器件的成本已經(jīng)大為減少。利用CMOS集成工藝制備射頻電路，不僅可以提高集成度，減少電路板和設(shè)備體積，更可以大幅度降低制造成本。具有很高的應(yīng)用和商業(yè)價(jià)值。
[0004]然而在傳統(tǒng)CMOS工藝中，采用了硅襯底和阱工藝隔離，這并不利于射頻器件尤其是無(wú)源射頻器件的工作。低電阻率的襯底往往帶來(lái)漏電、信號(hào)衰減、電磁信號(hào)串?dāng)_等影響。而其較高的介電常數(shù)往往導(dǎo)致許多不必要的寄生電容，影響射頻電路的工作品質(zhì)。
[0005]電容元件的品質(zhì)對(duì)整個(gè)射頻電路起到至關(guān)重要的作用，傳統(tǒng)的硅襯底和阱摻雜制備的電容元件，其與硅襯底之間往往存在較大的寄生電容，從而容易造成較大的電容損耗，降低了電容的q值。
[0006]基于以上原因，提供一種能夠有效減小襯底的寄生電容，減小電容損耗，提尚電容q值的基于絕緣體上硅襯底的射頻電容元件及其制備方法實(shí)屬必要。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種基于絕緣體上硅襯底的射頻電容元件及其制備方法，用于解決現(xiàn)有技術(shù)中電容元件與硅襯底之間往往存在較大的寄生電容，從而容易造成較大的電容損耗，降低了電容的q值的問(wèn)題。
[0008]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種基于絕緣體上硅襯底的射頻電容元件的制備方法，所述制備方法包括步驟:步驟I)，制備絕緣體上娃襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽;步驟2)，通過(guò)掩膜光刻于與所述凹槽的對(duì)應(yīng)位置定義器件區(qū)域，并刻蝕去除器件區(qū)域的頂層硅，露出下方所述絕緣層的上部表面;步驟3)，基于CMOS工藝在器件區(qū)域制備射頻電容元件。
[0009]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟I)中，所述凹槽內(nèi)的底層硅中具有預(yù)設(shè)深度的空槽。
[0010]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟I)制備絕緣體上硅襯底包括:步驟1-1)，提供第一硅襯底，于所述第一硅襯底表面形成第一絕緣層;步驟1-2 )，基于所述第一絕緣層對(duì)所述第一硅襯底進(jìn)行剝離離子注入，于所述硅襯底中定義剝離界面;步驟1-3)，提供第二硅襯底，于所述第二硅襯底表面形成第二絕緣層;步驟1-4)，于所述第二絕緣層表面形成掩膜層，并于對(duì)應(yīng)于射頻電容元件的位置形成刻蝕窗口；步驟1-5)，基于刻蝕窗口刻蝕所述第二絕緣層，形成貫穿至所述第二硅襯底的凹槽;步驟1-6)，在凹槽內(nèi)的第二硅襯底中刻蝕出預(yù)設(shè)深度的空槽;步驟1-7)，鍵合所述第一絕緣層及所述第二絕緣層;步驟1-8)，進(jìn)行退火工藝使所述第一硅襯底從剝離界面處剝離，與所述第一絕緣層結(jié)合的部分作為絕緣體上硅襯底的硅頂層;步驟1-9)，進(jìn)行高溫退火，以加強(qiáng)所述第一絕緣層及所述第二絕緣層的鍵合強(qiáng)度。
[0011]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟1-1)中，采用熱氧化工藝于所述第一硅襯底表面形成二氧化硅層，作為第一絕緣層;步驟1-3)中，采用熱氧化工藝于所述第二硅襯底表面形成二氧化硅層，作為第二絕緣層。
[0012]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，所述第二絕緣層的厚度為不小于50nm。
[0013]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟1-2)中，所述剝離離子為H離子或He離子，所述剝離離子于所述第一硅襯底的注入深度為20?2000nm。
[0014]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟1-7)在鍵合前還包括對(duì)所述第一硅襯底及第二硅襯底進(jìn)行清洗的步驟。
[0015]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟1-8)中，退火工藝的氣氛為N2氣氛，退火工藝的溫度范圍為400?500°C，以使所述第一硅襯底從剝離界面處剝離。
[0016]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟1-8)中，還包括對(duì)所述頂層硅表面進(jìn)行CMP拋光的步驟。
[0017]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法的一種優(yōu)選方案，步驟3)包括:步驟3-1)，于所述器件區(qū)域制作下極板;步驟3-2)，于所述下極板上形成介質(zhì)層;步驟3-3 )，于所述介質(zhì)層上形成上極板;步驟3-4 )，沉積絕緣結(jié)構(gòu)，并于所述絕緣結(jié)構(gòu)中刻蝕出電極通孔;步驟3-5)，于所述電極通孔填充導(dǎo)電金屬，實(shí)現(xiàn)所述下極板及上極板的電性引出。
[0018]本發(fā)明還提供一種基于絕緣體上硅襯底的射頻電容元件，包括:絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽;器件區(qū)域，所述器件區(qū)域去除了與所述凹槽的位置對(duì)應(yīng)的頂層硅，露出下方絕緣層的上部表面；以及射頻電容元件，形成于所述器件區(qū)域。
[0019]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的一種優(yōu)選方案，所述絕緣層為二氧化硅層，所述絕緣層的下部的厚度為不小于50nm。
[0020]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的一種優(yōu)選方案，所述頂層硅的厚度范圍為20?2000nmo
[0021]作為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的一種優(yōu)選方案，所述射頻電容元件包括:下極板，形成于所述器件區(qū)域;介質(zhì)層，形成于所述下極板上；上極板，形成于所述介質(zhì)層上;絕緣結(jié)構(gòu)，覆蓋于所述器件區(qū)域，所述絕緣結(jié)構(gòu)中形成有電極通孔；以及導(dǎo)電金屬，填充于所述電極通孔，實(shí)現(xiàn)所述下極板及上極板的電性引出。
[0022]如上所述，本發(fā)明的基于絕緣體上硅襯底的射頻電容元件及其制備方法，具有以下有益效果:本發(fā)明基于圖形化的絕緣體上硅襯底，通過(guò)后期刻蝕得到了具有襯底空腔的電容元件。電容下方的空腔結(jié)構(gòu)減小了襯底的寄生電容，從而減小了電容損耗，提高了電容的q值。電容元件的品質(zhì)對(duì)整個(gè)射頻電路起到至關(guān)重要的作用，本發(fā)明提供的電容元件結(jié)構(gòu)有助于提高集成化射頻電路的性能。本發(fā)明結(jié)構(gòu)和工藝簡(jiǎn)單，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。
【附圖說(shuō)明】
[0023]圖1?圖17顯示為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖，其中，圖17顯示為本發(fā)明的基于絕緣體上硅襯底的射頻電容元件的截面結(jié)構(gòu)示意圖。
[0024]元件標(biāo)號(hào)說(shuō)明
[0025]101第一硅襯底
[0026]102第一絕緣層
[0027]201第二硅襯底
[0028]202第二絕緣層
[0029]203凹槽
[0030]204空槽
[0031]301器件區(qū)域
[0032]302下極板
[0033]303介質(zhì)層
[0034]304上極板
[0035]305絕緣結(jié)構(gòu)
[0036]306電極通孔
[0037]307導(dǎo)電金屬
【具體實(shí)施方式】
[0038]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0039]請(qǐng)參閱圖1?圖17。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0040]如圖1?圖17所示，本實(shí)施例提供一種基于絕緣體上硅襯底的射頻電容元件的制備方法，所述制備方法包括步驟:
[0041 ]如圖1?圖10所示，首先進(jìn)行步驟I)，制備絕緣體上娃襯底，所述絕緣體上娃襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽。
[0042]如圖1?圖2所示，首先進(jìn)行步驟1-1)，提供第一硅襯底101，于所述第一硅襯底101表面形成第一絕緣層102。
[0043]作為示例，采用熱氧化工藝于所述第一硅襯底101表面形成二氧化硅層，作為第一絕緣層102，在本實(shí)施例中，所述熱氧化工藝選用為干法熱氧化工藝，氧化的溫度范圍為900?1200°C，具體選用為1000°C。
[0044]作為示例，所述第一絕緣層102的厚度為20至數(shù)百納米，所述第一絕緣層102的厚度可以依據(jù)熱氧化工藝的溫度及時(shí)間確定。在本實(shí)施例中，所述第一絕緣層102的厚度為20nm。所述第一絕緣層102可以在后續(xù)的H或He離子注入的過(guò)程中，保護(hù)硅的表面不被損壞。離子注入之后，可根據(jù)需要，將第一絕緣層102適當(dāng)減薄至O到數(shù)百納米。
[0045]如圖3所示，然后進(jìn)行步驟1-2)，基于所述第一絕緣層102對(duì)所述第一硅襯底101進(jìn)行剝離離子注入，于所述硅襯底中定義剝離界面。
[0046]作為示例，所述剝離離子為H離子，離子注入?yún)?shù)視所需的注入深度而定。當(dāng)然，在其它的實(shí)施例中，也可以選用He離子作為剝離離子進(jìn)行注入，并不限于此處所列舉的示例。
[0047]作為示例，所述剝離離子于所述第一硅襯底101的注入深度為20?2000nm，在本實(shí)施例中，所述剝離離子于所述第一硅襯底101的注入深度為50?lOOnm。
[0048]如圖4?圖5所示，接著進(jìn)行步驟1-3)，提供第二硅襯底201，于所述第二硅襯底201表面形成第二絕緣層202。
[0049]作為示例，采用熱氧化工藝于所述第二硅襯底201表面形成二氧化硅層，作為第二絕緣層202，在本實(shí)施例中，所述熱氧化工藝選用為干法熱氧化工藝，氧化的溫度范圍為900?1200°C，具體選用為1000°C。
[0050]作為示例，所述第二絕緣層202的厚度為不小于50nm，所述第二絕緣層202的厚度可以依據(jù)熱氧化工藝的溫度及時(shí)間確定。在本實(shí)施例中，所述第二絕緣層202的厚度為50nmo
[0051]接著進(jìn)行步驟1-4)，于所述第二絕緣層202表面形成掩膜層，并于對(duì)應(yīng)于射頻電容元件的位置形成刻蝕窗口。
[0052]作為示例，所述掩膜層可以為光刻膠、氮化硅或其組合。
[0053]如圖6所述，接著進(jìn)行步驟1-5)，基于刻蝕窗口刻蝕所述第二絕緣層202，形成貫穿至所述第二硅襯底201的凹槽203。
[0054]作為示例，在本實(shí)施例中，所述凹槽203貫穿至所述第二硅襯底201，具體地，可以選用RIE或ICP干法刻蝕法刻蝕所述第二絕緣層202。另外，在刻蝕完成后，還包括對(duì)第二硅襯底201進(jìn)行清洗的步驟。
[0055]如圖7所示，接著進(jìn)行步驟1-6)，在凹槽203內(nèi)的第二硅襯底201中刻蝕出預(yù)設(shè)深度的空槽204。
[0056]作為示例，根據(jù)不同射頻電容元件所需刻蝕深度，結(jié)合步驟1-5)的第一次光刻，進(jìn)行一到多次套刻，進(jìn)一步在凹槽203內(nèi)第二硅襯底201中刻蝕出對(duì)應(yīng)深度的空槽204。另外，如所需刻蝕深度為零，則可省去該步驟1-6)。
[0057]如圖8?圖9所示，接著進(jìn)行步驟7)，鍵合所述第一絕緣層102及所述第二絕緣層202。
[0058]作為示例，在鍵合前還包括對(duì)所述第一硅襯底101及第二硅襯底201進(jìn)行清洗的步驟。
[0059]如圖10所示，接著進(jìn)行步驟1-8)，進(jìn)行退火工藝使所述第一硅襯底101從剝離界面處剝離，與所述第一絕緣層102結(jié)合的部分作為絕緣體上硅襯底的硅頂層。
[0060]作為示例，退火工藝的氣氛為N2氣氛。
[0061 ]作為示例，退火工藝的溫度范圍為400?500°C，以使所述第一硅襯底101從剝離界面處剝離，在本實(shí)施例中，所述退火工藝的溫度選用為450°C。
[0062]接著，進(jìn)行步驟1-9)，進(jìn)行高溫(1000?1200°C)退火，以加強(qiáng)所述第一絕緣層102
及所述第二絕緣層202的鍵合強(qiáng)度。
[0063]最后，采用CMP工藝對(duì)所述頂層硅表面進(jìn)行拋光，獲得光潔表面的頂層硅。
[0064]如圖11所示，接著進(jìn)行步驟2)，通過(guò)掩膜光刻于與所述凹槽的對(duì)應(yīng)位置定義器件區(qū)域301，并刻蝕去除器件區(qū)域301的頂層硅，露出下方所述絕緣層的上部表面。
[0065]如圖12?圖17所示，最后進(jìn)行步驟3)，基于CMOS工藝在器件區(qū)域制備射頻電容元件。
[0066]作為示例，步驟3)包括:
[0067]如圖12所示，首先進(jìn)行步驟3-1)，于所述器件區(qū)域制作下極板302。
[0068]具體地，先于所述器件區(qū)域淀積金屬層，然后采用光刻-刻蝕工藝對(duì)所述金屬層進(jìn)行圖形化形成所述下極板302。所述下極板302的材料可以為如銅、鋁、銀、金等材料。另外，也可以采用金屬抬離工藝制作所述下極板302。
[0069]如圖13所示，然后進(jìn)行步驟3-2)，于所述下極板302上形成介質(zhì)層303。
[0070]作為示例，采用PECVD等工藝制作所述介質(zhì)層303，所述介質(zhì)層303的材料可以選用為二氧化硅等材料。
[0071]如圖14所示，接著進(jìn)行步驟3-3)，于所述介質(zhì)層303上形成上極板304。
[0072]具體地，先于所述介質(zhì)層303上淀積金屬層，然后采用光刻-刻蝕工藝對(duì)所述金屬層進(jìn)行圖形化形成所述上極板304。所述上極板304的材料可以為如銅、鋁、銀、金等材料。另夕卜，也可以采用金屬抬離工藝制作所述上極板304。
[0073]如圖15?圖16所示，然后進(jìn)行步驟3-4)，沉積絕緣結(jié)構(gòu)305，并于所述絕緣結(jié)構(gòu)305中刻蝕出電極通孔306。
[0074]具體地，所述絕緣結(jié)構(gòu)305的材料可以為二氧化硅等，采用光刻-刻蝕工藝刻蝕所述絕緣結(jié)構(gòu)305，分別形成直至所述下極板302和上極板304的電極通孔306。
[0075]如圖17所示，最后進(jìn)行步驟3-5)，于所述電極通孔306填充導(dǎo)電金屬307，實(shí)現(xiàn)所述下極板302及上極板304的電性引出。
[0076]具體地，可以采用如電鍍、化學(xué)鍍等方法于所述電極通孔306內(nèi)填充導(dǎo)電金屬307，實(shí)現(xiàn)所述下極板302及上極板304的電性引出。
[0077]如圖17所示，本實(shí)施例提供一種基于絕緣體上娃襯底的射頻電容元件，包括:絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅(即上述的第二硅襯底201)、絕緣層(即上述的第一絕緣層102及第二絕緣層202)及頂層硅(即上述的第一硅襯底101)，所述絕緣層的下部(即上述的第二絕緣層202)于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽203;器件區(qū)域301，所述器件區(qū)域301去除了與所述凹槽203的位置對(duì)應(yīng)的頂層硅，露出下方絕緣層的上部(即上述的第一絕緣層102)表面；以及射頻電容元件，形成于所述器件區(qū)域。
[0078]作為示例，所述絕緣層為二氧化硅層，所述絕緣層的下部的厚度為不小于50nm。
[0079]作為示例，所述頂層硅的厚度范圍為20?2000nm。
[0080]作為示例，所述射頻電容元件包括:下極板302，形成于所述器件區(qū)域;介質(zhì)層303，形成于所述下極板302上;上極板304，形成于所述介質(zhì)層303上；絕緣結(jié)構(gòu)305，覆蓋于所述器件區(qū)域，所述絕緣結(jié)構(gòu)305中形成有電極通孔306;以及導(dǎo)電金屬307，填充于所述電極通孔306，實(shí)現(xiàn)所述下極板302及上極板304的電性引出。
[0081]如上所述，本發(fā)明的基于絕緣體上硅襯底的射頻電容元件及其制備方法，具有以下有益效果:本發(fā)明基于圖形化的絕緣體上硅襯底，通過(guò)后期刻蝕得到了具有襯底空腔的電容元件。電容下方的空腔結(jié)構(gòu)減小了襯底的寄生電容，從而減小了電容損耗，提高了電容的q值。電容元件的品質(zhì)對(duì)整個(gè)射頻電路起到至關(guān)重要的作用，本發(fā)明提供的電容元件結(jié)構(gòu)有助于提高集成化射頻電路的性能。本發(fā)明結(jié)構(gòu)和工藝簡(jiǎn)單，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0082]上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【主權(quán)項(xiàng)】
1.一種基于絕緣體上硅襯底的射頻電容元件的制備方法，其特征在于，所述制備方法包括步驟: 步驟I )，制備絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽； 步驟2)，通過(guò)掩膜光刻于與所述凹槽的對(duì)應(yīng)位置定義器件區(qū)域，并刻蝕去除器件區(qū)域的頂層硅，露出下方所述絕緣層的上部表面； 步驟3)，基于CMOS工藝在器件區(qū)域制備射頻電容元件。2.根據(jù)權(quán)利要求1所述的基于絕緣體上硅襯底的射頻電容元件的制備方法，其特征在于:步驟I)中，所述凹槽內(nèi)的底層硅中具有預(yù)設(shè)深度的空槽。3.根據(jù)權(quán)利要求1所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于，步驟I)制備絕緣體上娃襯底包括: 步驟1-1)，提供第一硅襯底，于所述第一硅襯底表面形成第一絕緣層； 步驟1-2)，基于所述第一絕緣層對(duì)所述第一硅襯底進(jìn)行剝離離子注入，于所述硅襯底中定義剝離界面； 步驟1-3)，提供第二硅襯底，于所述第二硅襯底表面形成第二絕緣層； 步驟1-4)，于所述第二絕緣層表面形成掩膜層，并于對(duì)應(yīng)于射頻電容元件的位置形成刻蝕窗口； 步驟1-5 )，基于刻蝕窗口刻蝕所述第二絕緣層，形成貫穿至所述第二硅襯底的凹槽； 步驟1-6)，在凹槽內(nèi)的第二硅襯底中刻蝕出預(yù)設(shè)深度的空槽； 步驟1-7 )，鍵合所述第一絕緣層及所述第二絕緣層； 步驟1-8)，進(jìn)行退火工藝使所述第一硅襯底從剝離界面處剝離，與所述第一絕緣層結(jié)合的部分作為絕緣體上硅襯底的硅頂層； 步驟1-9)，進(jìn)行高溫退火，以加強(qiáng)所述第一絕緣層及所述第二絕緣層的鍵合強(qiáng)度。4.根據(jù)權(quán)利要求3所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:步驟1-1)中，采用熱氧化工藝于所述第一硅襯底表面形成二氧化硅層，作為第一絕緣層； 步驟1-3)中，采用熱氧化工藝于所述第二硅襯底表面形成二氧化硅層，作為第二絕緣層。5.根據(jù)權(quán)利要求3所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:所述第二絕緣層的厚度為不小于50nm。6.根據(jù)權(quán)利要求3所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:步驟1-2)中，所述剝離離子為H離子或He離子，所述剝離離子于所述第一硅襯底的注入深度為20?2000nmo7.根據(jù)權(quán)利要求3所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:步驟1-7)在鍵合前還包括對(duì)所述第一硅襯底及第二硅襯底進(jìn)行清洗的步驟。8.根據(jù)權(quán)利要求3所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:步驟1-8)中，退火工藝的氣氛為N2氣氛，退火工藝的溫度范圍為400?500°C，以使所述第一硅襯底從剝離界面處剝離。9.根據(jù)權(quán)利要求3所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:步驟1-8)中，還包括對(duì)所述頂層硅表面進(jìn)行CMP拋光的步驟。10.根據(jù)權(quán)利要求1所述的基于絕緣體上娃襯底的射頻電容元件的制備方法，其特征在于:步驟3)包括: 步驟3-1 )，于所述器件區(qū)域制作下極板； 步驟3-2)，于所述下極板上形成介質(zhì)層； 步驟3-3)，于所述介質(zhì)層上形成上極板； 步驟3-4)，沉積絕緣結(jié)構(gòu)，并于所述絕緣結(jié)構(gòu)中刻蝕出電極通孔； 步驟3-5 )，于所述電極通孔填充導(dǎo)電金屬，實(shí)現(xiàn)所述下極板及上極板的電性引出。11.一種基于絕緣體上娃襯底的射頻電容元件，其特征在于，包括: 絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對(duì)應(yīng)于制備射頻電容元件的位置具有至少直至所述底層硅的凹槽； 器件區(qū)域，所述器件區(qū)域去除了與所述凹槽的位置對(duì)應(yīng)的頂層硅，露出下方絕緣層的上部表面； 射頻電容元件，形成于所述器件區(qū)域。12.根據(jù)權(quán)利要求11所述的基于絕緣體上硅襯底的射頻電容元件，其特征在于:所述絕緣層為二氧化硅層，所述絕緣層的下部的厚度為不小于50nm。13.根據(jù)權(quán)利要求11所述的基于絕緣體上硅襯底的射頻電容元件，其特征在于:所述頂層硅的厚度范圍為20?2000nmo14.根據(jù)權(quán)利要求11所述的基于絕緣體上硅襯底的射頻電容元件，其特征在于:所述射頻電容元件包括: 下極板，形成于所述器件區(qū)域； 介質(zhì)層，形成于所述下極板上； 上極板，形成于所述介質(zhì)層上； 絕緣結(jié)構(gòu)，覆蓋于所述器件區(qū)域，所述絕緣結(jié)構(gòu)中形成有電極通孔； 導(dǎo)電金屬，填充于所述電極通孔，實(shí)現(xiàn)所述下極板及上極板的電性引出。
【文檔編號(hào)】H01L23/522GK105895507SQ201610300774
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年5月9日
【發(fā)明人】俞文杰, 費(fèi)璐, 劉強(qiáng), 劉暢, 文嬌, 王翼澤, 王曦
【申請(qǐng)人】中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所