包括金屬塊的電子器件封裝的制作方法
【專利摘要】本發(fā)明涉及包括金屬塊的電子器件封裝。一種制造電子器件封裝的方法包括對金屬層結構化來生成具有多個開口的結構化的金屬層。將半導體芯片放置到所述開口中的至少一些中。在所述結構化的金屬層和所述半導體芯片上方施加密封材料來形成密封體。將所述密封體分離成多個電子器件封裝。
【專利說明】
包括金屬塊的電子器件封裝
技術領域
[0001]本發(fā)明一般地涉及電子器件封裝技術，并且特別地涉及封裝多個半導體芯片的技術。
【背景技術】
[0002]電子器件制造商不斷地爭取提高其產品的性能，同時降低其制造成本。電子器件封裝制造中的成本密集區(qū)域是封裝一個或多個電子部件，例如一個或多個半導體芯片。因此，電子器件封裝和以低開支和高產出制造電子器件封裝的方法是期望的。特別地，電子器件封裝的性能可以依賴于該封裝所提供的散熱能力和/或穩(wěn)定性。以低開支和改進的可靠性提供高的熱魯棒性和/或機械魯棒性的功率器件的封裝方法是期望的。
【附圖說明】
[0003]附圖被包括來提供對于實施例的進一步理解并且被并入本說明書中并構成其一部分。這些圖圖示出實施例并且連同描述一起用來解釋實施例的原理。其他實施例和實施例的所意圖的優(yōu)點中的許多將被容易地認識到，因為通過參考以下詳細描述它們變得更好理解。這些圖的元素相對于彼此不一定按比例。相同的附圖標記標明對應的類似部分。
[0004]圖1A-1D示意性地圖示出制造電子器件封裝的方法的實施例的橫截面視圖。
[0005]圖2A-2B示意性地圖示出制造電子器件封裝的方法的實施例的橫截面視圖。
[0006]圖3A-3F示意性地圖示出制造電子器件封裝的方法的實施例的橫截面視圖。
[0007]圖4A-4H示意性地圖示出制造電子器件封裝的方法的實施例的橫截面視圖。
[0008]圖5A-5I示意性地圖示出制造電子器件封裝的方法的實施例的橫截面視圖。
[0009]圖6示意性地圖示出圖4C或圖的示例性器件封裝部分的底視圖。
[0010]圖7示意性地圖示出圖4D或圖5E的示例性器件封裝芯片部分的底視圖。
[0011]圖8示意性地圖示出圖4F或圖5G的示例性器件封裝部分的頂視圖。
[0012]圖9示意性地圖示出圖4H或圖51的示例性器件封裝的頂視圖。
[0013]圖10示意性地圖示出配備有焊接停止掩模的圖4H或圖51的示例性電子器件封裝的頂視圖。
[0014]圖11示意性地圖示出圖4H或圖51的示例性電子器件封裝的底視圖。
[0015]圖12示意性地圖示出作為圖7的變體的圖4D或圖5E的示例性電子器件封裝部分的底視圖。
[0016]圖13示意性地圖示出作為圖8的變體的圖4F或圖5G的示例性電子器件封裝部分的頂視圖。
[0017]圖14示意性地圖示出電子器件封裝的實施例的橫截面視圖。
[0018]圖15示意性地圖示出包括第一電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0019]圖16示意性地圖示出包括第二電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0020]圖17示意性地圖示出包括第一和第二電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0021]圖18示意性地圖示出包括多個半導體芯片以及第一和第二電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0022]圖19示意性地圖示出包括多個半導體芯片和第一電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0023]圖20示意性地圖示出包括第一電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0024]圖21示意性地圖示出包括第一電再分配結構和嵌入式路由的電子器件封裝的實施例的橫截面視圖。
[0025]圖22示意性地圖示出包括第一電再分配結構和嵌入式路由的電子器件封裝的實施例的橫截面視圖。
[0026]圖23示意性地圖示出包括第一電再分配結構和暴露的半導體芯片以及暴露的金屬塊的電子器件封裝的實施例的橫截面視圖。
[0027]圖24示意性地圖示出包括第一和第二電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0028]圖25示意性地圖示出包括第一和第二電再分配結構以及連接到第二電再分配結構的無源件的電子器件封裝的實施例的橫截面視圖。
[0029]圖26示意性地圖示出包括第一和第二電再分配結構以及在電子器件封裝中設置在面朝上取向上的電子部件的電子器件封裝的實施例的橫截面視圖。
[0030]圖27示意性地圖示出包括了包括多個電再分配層的第一電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0031]圖28示意性地圖示出包括了包括多個電再分配層的第一電再分配結構和第二電再分配結構的電子器件封裝的實施例的橫截面視圖，其中第一和第二電再分配結構在位置中互換。
[0032]圖29示意性地圖示出包括第一電再分配結構和包括多個電再分配層的第二電再分配結構的電子器件封裝的實施例的橫截面視圖。
[0033]圖30示意性地圖示出包括電磁屏蔽件的電子器件封裝的實施例的橫截面視圖。
[0034]圖31示意性地圖示出包括熱沉的電子器件封裝的實施例的橫截面視圖。
[0035]圖32示意性地圖示出如可以被包括在本文中公開的電子器件封裝的實施例中的任一個中的穿通孔矩陣的橫截面視圖。
[0036]圖33示意性地圖示出圖32的穿通孔矩陣當被布置在第一和第二再分配結構之間時的橫截面視圖。
[0037]圖34示意性地圖示出包括多個半導體芯片的電子器件封裝的實施例的橫截面視圖，其中所述半導體芯片分別面朝上和面朝下地取向。
[0038]圖35A-35L示意性地圖示出制造電子器件封裝的方法的實施例的橫截面視圖。
[0039]圖36示意性地圖示出電子器件封裝的實施例的橫截面視圖。
【具體實施方式】
[0040]在以下詳細描述中，對附圖進行參考，這些附圖形成詳細描述的一部分，并且在附圖中以舉例說明的方式示出可以在其中實踐本發(fā)明的特定實施例。在此方面，參考正被描述的一個或多個圖的取向來使用方向性術語，諸如“頂”、“底”、“前”、“后”、“上”、“下”等。因為實施例的部件可以被定位在很多不同取向上，所以出于舉例說明的目的并且絕不作為限制來使用方向性術語。應理解的是，可以利用其他實施例，并且可以在不偏離本發(fā)明的范圍的情況下做出結構或邏輯的改變。因此，不應在限制意義上理解以下詳細描述，并且本發(fā)明的范圍由所附的權利要求限定。
[0041]應理解的是，本文中描述的各種示例性實施例的特征可以相互組合，除非另有具體說明。另外，如本說明書中采用的，術語“接合的”、“附接的”、“連接的”、“耦合的”和/或“電連接/電耦合的”并不意在意指這些元件或層必須直接接觸在一起；可以在“接合的”、“附接的”、“連接的”、“耦合的”和/或“電連接/電耦合的”元件之間分別提供中間元件或層。然而，根據本公開，上述術語也可以可選地具有特定含義:這些元件或層直接接觸在一起，即在“接合的”、“附接的”、“連接的”、“耦合的”和/或“電連接/電耦合的”元件之間不分別提供中間元件或層。
[0042]另外，關于形成或位于表面“上方”的部分、元件或材料層而使用的措詞“在……上方”在本文中可以用來意指該部分、元件或材料層“直接”位于(例如，置于、形成于、沉積于等)隱含的表面上，例如與其直接接觸。關于形成或位于表面“上方”的部分、元件或材料層而使用的措詞“在……上方”在本文中可以用來意指該部分、元件或材料層“間接”位于(例如，置于、形成于、沉積于等)隱含的表面上，其中一個或多個附加的部分、元件或層被布置在隱含的表面和該部分、元件或材料層之間。
[0043]下面描述包含一個或多個電子部件的器件。電子部件可以是半導體芯片。半導體芯片可以具有不同類型，可以由不同技術制造，并且可以包括例如集成的電、光-電或機-電電路或無源件。集成電路可以例如被設計為邏輯集成電路、模擬集成電路、混合信號集成電路、功率集成電路、存儲器電路或集成無源件。電子部件還可以是諸如例如電阻器、電容器或電感的無源件或諸如例如電池、DCB (直接銅接合的)模塊、陶瓷基模塊等的其他電子部件。
[0044]特別地，可以包括一個或多個功率半導體芯片。功率半導體芯片可以例如被配置為功率MISFET (金屬絕緣體半導體場效應晶體管)、功率MOSFET (金屬氧化物半導體場效應晶體管)、IGBT (絕緣柵雙極型晶體管)、JFET (結型柵場效應晶體管)、HEMT (高電子迀移率晶體管)、功率雙極型晶體管或功率二極管，諸如例如PIN 二極管或肖特基二極管。
[0045]特別地，可以包括具有垂直結構的一個或多個半導體芯片，也就是說，可以以這樣的方式制作半導體芯片，使得電流可以在垂直于該半導體芯片的主表面的方向上流動。具有垂直結構的半導體芯片通常在其兩個主表面(也就是說，在其頂側和底側)上具有電極。特別地，如例如上述晶體管或二極管的功率半導體芯片可以具有垂直結構。
[0046]特別地，可以包括具有水平結構的一個或多個半導體芯片。具有水平結構的半導體芯片通常僅在其兩個主表面中的一個上(例如在其活性表面上(至少在未使用穿過半導體的通孔(TSV)的情況下))具有芯片電極。邏輯集成電路芯片以及功率半導體芯片(例如功率MISFET或功率MOSFET或功率HEMT)可以具有水平結構。
[0047]特別地，可以包括被配置為傳感器或執(zhí)行器的一個或多個半導體芯片。傳感器或執(zhí)行器半導體芯片可以包括例如光、電-磁、磁或機械感測或執(zhí)行器件。半導體傳感器芯片可以例如被配置為光傳感器、指紋傳感器、ccd照相機、磁場傳感器、電-磁場傳感器、加速度傳感器、轉動傳感器、麥克風等。另外，如上面提到的，可以包括其他類型的電子部件，諸如例如無源件、電池、陶瓷基模塊等。
[0048]特別地，可以包括被配置為所謂MEMS (微機電系統)的一個或多個半導體芯片。MEMS半導體芯片可以包括微機械結構，諸如例如橋、膜或舌結構。MEMS半導體芯片可以被配置為傳感器或執(zhí)行器，例如壓力傳感器、加速度傳感器、轉動傳感器、麥克風等。
[0049]所包括的一個或多個半導體芯片不需要由例如S1、SiC、SiGe、GaAs的特定半導體材料制造，并且此外可以包含諸如例如絕緣體、塑料或金屬的并非半導體的無機和/或有機材料。
[0050]本文中描述的電子器件可以包括控制一個或多個功率半導體芯片的一個或多個邏輯集成電路(1C)。邏輯集成電路可以包括驅動功率半導體芯片中的一個或多個的一個或多個驅動器電路。邏輯集成電路可以例如是包括例如存儲器電路、電平移位器等的微控制器。
[0051]電子器件和制造電子器件的方法包括對金屬層結構化以生成具有多個開口的結構化的金屬層。例如，金屬層可以包括選自由Cu、N1、Sn、NiSn、Au、Ag、Pt、Pd、Al、AlSiC、Mo以及石墨或這些金屬中的一個或多個的合金或多層或金屬-陶瓷結構組成的組的材料或者由該材料制成。金屬層不需要是同質的或者由僅一種材料制造，也就是說，包含在金屬層中的材料的各種構成和濃度或多層結構是可能的。
[0052]可以對金屬層結構化來提供金屬塊。金屬塊可以用作在電子器件封裝中用于電再分配目的的電跡線和/或直通連接。金屬塊可以嵌入電子器件封裝中以改進或適配機械性質，諸如例如魯棒性(例如抗翹曲性、剛度)、較高的對稱性、加工、材料可用性、熱膨脹。也SP，金屬塊可以在電子器件封裝中形成強化結構。結構化的金屬塊還可以嵌入電子器件封裝中來改進該器件封裝的熱性質，諸如例如散熱性、導熱性、熱容量等。
[0053]可以對(例如連續(xù)的)金屬層結構化來形成具有任何期望的幾何形狀的開口和/或金屬塊。開口和/或金屬塊可以具有矩形、多邊形、線性、圓形或類似框的形狀。特別地，金屬塊可以具有包括一個或多個L形塊分段或者由一個或多個L形塊分段構成的形狀。金屬塊可以是孤立的，即相互分離。一個或多個金屬塊可以嵌入一個電子器件封裝中。嵌入一個電子器件封裝中的金屬塊可以具有不同形狀。換言之，嵌入一個電子器件封裝中的金屬塊可以例如是個別的，即可以至少部分地具有相互不同的形狀。金屬塊可以具有基本上相同的頂和底形狀。然而，還可能的是金屬塊具有不同于其底形狀的頂形狀。如在下文中將解釋的，這可以通過例如從頂側和底側兩者進行的半蝕刻而獲得。
[0054]可以使用用于生成結構化的金屬層(即開口和金屬塊)的各種技術。以示例的方式，可以通過蝕刻來生成結構化的金屬層。取決于金屬材料，可以使用不同的蝕刻劑，它們當中例如為氯化銅、氯化鐵、HF、NaOH, HNO3, K3Fe (CN)6, K1、硫酸、磷酸等?？梢酝ㄟ^使用用于遮掩金屬層的不應被蝕刻的區(qū)(即金屬塊)的掩模來實現蝕刻。掩?？梢允鞘┘又两饘賹由系慕Y構化的有機掩模層。可以通過諸如例如模版印刷(stenc i I pr int ing )、絲網印刷或噴墨印刷的印刷技術來施加結構化的有機掩模層。在其他示例中，可以將例如光致抗蝕劑的有機材料的連續(xù)層施加到金屬層并且隨后例如通過光刻(包括例如曝光、顯影、蝕刻)進行結構化來產生結構化的有機掩模層。例如，可以使用旋涂來施加有機材料的連續(xù)層。在其他示例中，可以通過諸如例如銑削或沖壓的材料機械加工技術來生成結構化的金屬層。
[0055]半導體芯片和結構化的金屬層的金屬塊可以至少部分地由形成密封劑的至少一個密封材料圍繞或者嵌入形成密封劑的至少一個密封材料中。密封材料可以是電絕緣材料，并且可以包括或者是熱固性材料或熱塑性材料?？梢岳缁诃h(huán)氧樹脂、硅樹脂或丙烯酸樹脂制成熱固性材料。熱塑性材料可以例如包括選自由聚醚酰亞胺(PEI )、聚醚砜(PES)、聚苯硫醚(PPS)、聚酰胺-酰亞胺(PAI)和聚對苯二甲酸乙二醇酯(PET)組成的組的一種或多種材料。熱塑性材料通過在模塑或層壓期間施加壓力和熱而熔化并且在冷卻和壓力釋放時(可逆地)硬化。密封材料也可以是塑性材料，諸如例如高抗熱的半剛性或剛性材料，諸如聚酰亞胺、高Tg環(huán)氧樹脂、氰化醇(cyanesther)或雙馬來酰亞胺、更具體地是雙馬來酰亞胺三嗪BT層壓件、玻璃強化環(huán)氧樹脂、聚四氟乙烯(PTFE)、碳和/或凱夫拉爾(Kevlar)強化樹脂、聚酯材料等等。
[0056]密封材料可以包括或者是聚合物材料。密封材料可以是填充的或未填充的。特別地，密封材料可以包括或者是填充的或未填充的模塑材料、填充的或未填充的熱塑性材料、填充的或未填充的熱固性材料、填充的或未填充的層壓件、纖維強化層壓件、纖維強化聚合物層壓件或具有填充物顆粒的纖維強化聚合物層壓件中的至少一個。用于填充的顆粒可以包括S1、BN、AIN、SiN、金剛石、碳、金屬等。
[0057]可以通過例如模塑、層壓或印刷將密封材料施加在一個或多個半導體芯片和例如一個或多個金屬塊上方。在第一種情況下，即如果密封材料是模塑材料，例如模塑樹脂，則可以使用諸如例如壓縮模塑、注射模塑、粉末模塑、液體模塑、轉移模塑或薄膜輔助模塑(FAM)的各種技術來形成密封劑或密封體?？梢允┘幽Ｋ懿牧蟻矶纬尚?overmold)半導體芯片和金屬塊。一個或多個半導體芯片的芯片電極可以例如保持暴露并且可以用作電子器件封裝的外部端子(即作為封裝端子)。
[0058]在第二種情況下，即如果密封材料由層壓材料制成，則密封材料可以具有層的形狀，例如被層壓在半導體芯片上方且在其開口中安裝所述半導體芯片的結構化的金屬層上方的一片薄片或箔?？梢栽谶m合于將該片薄片或箔附接到下層結構的時間內施加熱和壓力。在層壓期間，電絕緣的箔或薄片能夠流動(即處于塑性狀態(tài))，導致半導體芯片與例如其他拓撲結構(諸如例如插入開口中的其他電子部件或限定開口的金屬塊)之間的空隙被填充有該電絕緣箔或薄片的聚合物材料。電絕緣箔或薄片可以包括或者是任何適當的熱塑性或熱固性材料。在各種實施例中，絕緣箔或薄片可以包括或者是例如由例如玻璃或碳纖維的纖維氈和例如熱固性或熱塑性材料的樹脂的組合制成的預浸漬料(預浸漬纖維的簡稱)。預浸漬材料通常用來制造PCB (印刷電路板)。絕緣箔或薄片可以例如還包括模塑樹脂薄膜或者具有或不具有顆粒的樹脂薄膜。再次地，同樣對于層壓封裝，一個或多個半導體芯片的芯片電極可以例如保持暴露并且可以用作電子器件封裝的外部端子(即作為封裝端子)。
[0059]圖1A-1D圖示出本文中下面進一步公開的制造電子器件封裝的方法的實施例的橫截面視圖。參考圖1A，提供了金屬層101。金屬層101可以是具有前述金屬材料中的一個或其復合物的金屬箔。金屬層101可以被施加(例如層壓)在第一臨時載體102上。第一臨時載體102和/或金屬層101的橫向尺寸可以在一個或兩個橫向方向上等于或大于2cm、5cm、10cm、20cm、30cm、40cm、50cmo
[0060]金屬層101可以具有恒定厚度T。T可以例如等于或大于或小于5 μπκΙΟ μπι、20 μ m、50 μ m、100 μ m、150 μ m、200 μ m、300 μ m、400 μ m、500 μ m、600 μ m、700 μ m 或 800 μ m。
如下面將進一步描述的，金屬層101可以通過例如膠帶(未示出)或膠水粘附到第一臨時載體102。另外，可以使用其他類型的臨時載體。
[0061]參考圖1B，可以對金屬層101結構化來生成具有多個開口 103的結構化的金屬層。另一方面，可以由結構化工藝形成金屬塊104。這些金屬塊104可以具有個別的形狀。另夕卜，金屬塊104可以相互完全分離，即可以是孤立的。金屬塊104的厚度可以等于或小于T。金屬塊104之間的間距、即開口 103的橫向尺寸可以是不同的。雖然開口 103中的一些可以具有大到足以容納半導體芯片的橫向尺寸，但是相鄰金屬塊104之間的其他開口 103可以僅僅用來提供這些金屬塊104之間的電絕緣并且可以因此顯著地小于典型的橫向芯片尺寸。相鄰金屬塊之間的間距可以因此等于或大于或小于例如5 μπκΙΟ μηι、50 μπκΙΟΟ μπι、400 μ m、600 μ m、800 μ m、Imm 或 2mm。
[0062]如圖1B中所圖示的，金屬塊104可以可選地具有圓錐形狀?？梢岳缭谕ㄟ^蝕刻工藝對金屬塊104結構化的情況下產生這樣的圓錐形狀。在這種情況下，金屬塊104的側壁104c可以在背對第一臨時載體102的方向上逐漸變細。然而，可以由諸如例如不提供金屬塊104的逐漸變細的側壁104c的機械工藝的其他工藝來執(zhí)行金屬層101的結構化。另夕卜，也有可能的是將金屬塊104施加到第一臨時載體102作為預先結構化的元件或者在半預先結構化條件下將金屬塊104施加到第一臨時載體102。
[0063]圖1C圖示出將電子部件105放置到開口 103中的至少一些中的工藝?？梢酝ㄟ^例如拾取與放置工藝來將電子部件105放置在開口 103內部?？梢允褂迷诶鐚饘賹?01結構化的同時在金屬層101上生成的對準標記(未示出)來完成對準，參見圖1B。以示例的方式，可以在生成開口 103的蝕刻工藝期間將對準標記蝕刻到金屬層101?？赡艿氖鞘褂庙樞蚬に嚮虿⑿泄に?例如分批工藝)來將電子部件105放置到開口 103中。
[0064]如上面提到的，電子部件105可以具有不同的類型，諸如例如半導體芯片、無源件、電池、電子模塊等。在下文中，不失一般性，電子部件105由半導體芯片105來例不。然而，遍及整個描述，針對半導體芯片105以示例的方式解釋的所有特征和實施例也適用于本文中提到的所有其他類型的電子部件。
[0065]在一個示例中，半導體芯片105可以被放置在第一臨時載體102上并且其可以例如通過例如用來將金屬層101固定在第一臨時載體102上的相同的膠帶(未示出)被保持在適當的位置。其他示例可以將由開口 103和金屬塊104組成的結構化的金屬層轉移到在其上將半導體芯片105與開口 103對準進行布置的載體。使半導體芯片進入開口 103中的其他工藝也是可能的。
[0066]如圖1C中圖示的，金屬塊104的厚度Tl (例如Tl=T)可以等于或大于半導體芯片105的厚度T2。以示例的方式，厚度Tl (并且因此，例如，金屬層101的厚度)可以大約等于或大于或小于比半導體芯片105的厚度T2厚的10 μ m、20 μ m、30 μ m、50 μ m、70 μ m、100 μ m、120 μ m、200 μ m、400 μ m、600 μ m、800 μ m、或 Imm0
[0067]參考圖1D，可以在結構化的金屬層和半導體芯片105上方施加密封材料106來形成密封體107。密封體107也被稱為“人工晶片”或“重新配置的晶片”。密封體107的形狀和大小可以變化。以示例的方式，等于或大于8’’、12’’、18’’或者例如550mm x 600mm或甚至更大的密封體107平板大小是可能的。
[0068]密封材料106可以是上面提到的材料中的一種。另外，形成密封體107的工藝可以包括上面描述的工藝中的一個或多個，例如模塑、層壓、印刷等。密封材料106可以是優(yōu)化的用于包含由半導體芯片(即管芯)105和金屬塊104構成的結構的材料。以示例的方式，密封材料106的CTE (熱膨脹系數)可以被設定成更接近于金屬塊104的金屬材料的CTE或者可以被設定成更接近于半導體芯片105的半導體材料的CTE。以示例的方式，金屬材料(例如銅)可以具有約18-20 ppm/K的CTE，并且半導體芯片105可以具有約2-4 ppm/K的CTE0如果由半導體芯片105和金屬塊104構成的嵌入布置是“金屬塊支配”，則密封材料106的CTE可以被選擇成比起半導體材料的CTE更接近于金屬材料的CTE。另一方面，如果由密封材料106嵌入的半導體芯片105和金屬塊104構成的布置是“半導體材料支配”，則密封材料106的CTE可以被選擇成比起金屬材料的CTE更接近于半導體材料的CTE?！敖饘賶K支配”可以意指嵌入密封體107中的金屬塊材料的體積百分比大于嵌入密封體107中的半導體管芯材料的體積百分比。另一方面，“半導體材料支配”可以意指嵌入密封體107中的半導體管芯材料的體積百分比大于嵌入密封體107中的金屬塊材料的體積百分比。以示例的方式，密封材料106的CTE可以等于或小于或大于-lppm、0ppm、2ppm、4ppm、6ppm、8ppm、lOppm、12ppm、14ppm、16ppm、18ppm、20ppm、22ppm 或 24ppm。另外，具有每層不同 CTE 的多層結構(例如如上面公開的CTE)是可能的。
[0069]如上面提到的，密封材料106可以例如是層壓材料或模塑材料。在硬化或固化之后，密封材料106變成交聯的和剛性的以向半導體芯片105和金屬塊104的嵌入陣列提供穩(wěn)定性。交聯的密封材料106也可以是軟的，即可以具有諸如例如橡膠的低模量。
[0070]如圖1D中所示，密封體107的厚度T3可以等于或大于Tl，即金屬塊104的厚度。在密封體的頂(第二)主表面107a處，金屬塊104和半導體芯片105可以由密封材料106完全覆蓋。在密封體107的(底)第一主表面107b處，半導體芯片105的(底)第一表面105b和金屬塊104的(底)第一表面104b可以暴露。半導體芯片105的第一表面105b可以與金屬塊104的第一表面104b齊平。也即，第一芯片和金屬塊表面105b、104b可以形成密封體107的(底)第一主表面107b的一部分并且可以例如是在平面內。
[0071]然后，可以將密封體107(“人工晶片”)分離成多個電子器件封裝。以示例的方式，分離線在圖1D中被指示出并且由附圖標記110表示。從密封體107單顆化的器件封裝可以包括一個或多個半導體芯片105和一個或多個金屬塊104。
[0072]圖1A-1D圖示出通過使用例如襯底內芯片或者芯片嵌入(例如嵌入式晶片級封裝(eWLP)技術)技術制造包括半導體芯片105和金屬塊104的電子器件封裝的方法的一個示例性實施例。
[0073]諸如例如使密封體107變薄、向密封體107施加第一和/或第二電再分配結構等的附加工藝步驟是可能的并且將在下文以示例的方式進一步進行描述。
[0074]參考圖2A-2B，描述了對如圖1A-1D中圖示的工藝的修改。在該修改的工藝中，可以以與上面描述的相同方式使用圖1A和圖1B中的步驟。為了簡潔起見，未再次示出這些圖。
[0075]圖2A與圖1C相比較。作為與圖1C的差別，半導體芯片105的厚度T2可以等于或大于金屬塊104的厚度Tl。
[0076]圖2B圖示出在由金屬塊104陣列和半導體芯片105陣列構成的布置上施加密封材料106。密封體107的厚度T3可以等于或大于半導體芯片105的厚度T2。再次地，如結合圖1D描述的，在密封體107的頂主表面107a處，密封材料106可以完全覆蓋半導體芯片105和金屬塊104，同時在密封體107的(底)第一主表面107b處分別使半導體芯片105和金屬塊104的(底)第一表面105b和104b暴露。
[0077]可以沿著分離線110執(zhí)行密封體107的分離?？梢岳缤ㄟ^劃切、機械鋸切、激光切割、蝕刻、特別是等離子蝕刻等完成分離密封體107以產生電子器件封裝。應注意的是，分離線110可以例如僅僅與密封材料106相交，即在分離工藝期間不切割半導體芯片105和/或金屬塊104。在這種情況下。通過分離密封體107而產生的半導體芯片封裝的側壁外圍可以完全具有密封材料106 (至少在忽視任何可選的電再分配結構和例如其中設計的外部端子的情況下)。
[0078]圖3A-3F圖示出產生例如本文中將更詳細地描述的eWLP電子器件封裝的電子器件封裝的示例性工藝。
[0079]參考圖3A和3B，可以對金屬層101結構化來生成具有多個開口 103和金屬塊104的結構化的金屬層，相比圖1A和1B。
[0080]在圖3C中，粘附于第一臨時載體102的結構化的金屬層103、104被轉移到第二臨時載體302。在金屬塊104的(頂)表面面向第二臨時載體302的情況下將金屬塊104放置到第二臨時載體302上。
[0081]然后，如圖3D中所圖示的，將第一臨時載體102從金屬塊104(即從結構化的金屬層101)釋放.參考圖3E，將半導體芯片105放置在第二臨時載體302上進入金屬塊104之間的開口103中的至少一些中。也有可能的是，在將結構化的金屬層(金屬塊104和開口 103)轉移到第二臨時載體302之前，將半導體芯片105放置到第二臨時載體302上。在這種情況下，在圖3C中已經將半導體芯片105放置在第二臨時載體302上。
[0082]在圖3F中，在結構化的金屬層103、104和半導體芯片105上方施加密封材料106來形成密封體107。為了避免重復，對上面的描述進行參考。
[0083]再次地，如結合圖1A-1D和圖2A-2B解釋的，半導體芯片105的厚度T2可以等于或大于或小于金屬塊104的厚度Tl。另外，密封體107的厚度T3可以例如等于或大于Tl和/或T2。
[0084]—般而言，圖3A-3F中圖示的工藝可以類似于在先前的圖中圖示的工藝，除了可以使用兩個臨時載體102、302之外。第一臨時載體102用于金屬層結構化和第二臨時載體302用于半導體芯片105放置的使用提供了不需要將半導體芯片105放置在第一臨時載體102上的可能性。由于第一臨時載體102可能受金屬層結構化工藝影響或損壞，所以圖3A-3F的多個臨時載體的構思可以改進或促進整體制造工藝。另外，圖3A-3F中圖示的工藝提供了在將金屬塊104放置到第二臨時載體302上時倒裝它們的機會。由于金屬塊104可以具有逐漸變細的形狀，所以金屬塊104的倒裝塊取向(參見圖3D)可以提供在背對第二臨時載體302的方向上窄的開口 103。
[0085]應注意的是，在本文中描述的所有實施例中，可以面朝上或面朝下(即在倒裝取向上)將半導體芯片105放置到在其上產生密封體(“人工晶片”)的臨時載體上(即在第一或第二臨時載體102、302上)。也有可能的是，在面朝上的取向上放置半導體芯片105中的一些，同時在面朝下的取向上將其他半導體芯片105放置在其上產生密封體的臨時載體上。這樣，可以產生例如多芯片的多部件電子器件封裝，其中至少一個半導體芯片105被布置在面朝上的取向上并且至少一個其他半導體芯片105在該封裝內被布置在面朝下的取向上。在水平半導體芯片中，面朝上通常意指活性表面是面朝上的。在垂直半導體芯片中，通常漏極或集電極電極在下側并且控制和源極或發(fā)射極電極被布置在半導體芯片的上側。
[0086]圖4A-4H以示例的方式圖示出根據上面的描述、特別是關于圖1A-1D和圖2A-2B(即一個臨時載體的實施例)的描述產生電子器件封裝的示例性方法。上面描述的所有特征可適用于圖4A-4H的工藝。反之亦然，在下文中描述的所有特征可適用于圖1A-1D和圖2A-2B的工藝。
[0087]在圖4A中，用例如熱釋放帶401將金屬層101例如層壓到第一臨時載體102上。熱釋放帶401可以具有例如900C的相對低的釋放溫度。不同的釋放方法也是可能的，例如UV輔助釋放等。另外，可以利用臨時玻璃載體、零接合、粘性粘附層。
[0088]在圖4B中，金屬層101被結構化為金屬塊104。以示例的方式，可以將光致抗蝕劑(未示出)層壓或涂在金屬層101的上表面的頂上。然后，可以通過曝光、顯影和蝕刻形成所需的結構。如上面提到的，這樣生成的金屬結構在設計上可以是極易變的并且可以包含用于各個電子器件封裝的各個金屬塊圖案。
[0089]在圖4C中，將半導體芯片105放置在結構化的金屬層中的開口 103或腔體內部并且可以將其附接到熱釋放帶401。
[0090]在圖4D中，例如通過使用壓縮模塑工藝或本文中提到的任何其他工藝來產生人工晶片(密封體107)。
[0091]在圖4E中，可以使密封體107在其頂主表面107a處變薄?？梢酝ㄟ^使用機械磨削工藝來執(zhí)行變薄。通過變薄，金屬塊104可以在其頂表面(該表面可以對應于要產生的電子器件封裝的上側)處暴露。金屬塊厚度Tl可以例如比半導體芯片105的厚度T2大大約20 μ m、30 μ m、40 μ m、50 μ m、60 μ m、70 μ m、80 μ m 或 100 μ m，并且可以以大約此差另Ij (半導體芯片105的表面與金屬塊104表面之間的距離)的一半(例如等于或大于或小于ΙΟμπκ20 μ m、30 μ m、40 μ m 或 50 μ m)來完成變薄。
[0092]進一步對于圖4E，可以例如通過使用激光鉆削工藝來使在密封體107的頂主表面107a處覆蓋半導體芯片105的殘余密封材料106開口。這樣，可以形成電直通連接(通孔)。也可以在稍后的處理步驟處執(zhí)行電直通連接的形成。另外，在密封體107的頂主表面107a處使該密封體107開口以接入和/或部分地或完全地暴露半導體芯片105是可選的工藝。
[0093]參考圖4F-4H，然后可以在從第一臨時載體102移除的密封體107的表面上形成第一電再分配結構410。為此目的，可以可選地倒裝密封體107 (參見圖4F)。然后可以例如對密封體107的第一(圖4E中的底，圖4F中的頂)表面107b涂以聚合物層411，例如光可限定(photo-definable)聚酰亞胺層?？梢詫酆衔飳?11或者更一般地絕緣層411結構化來形成對于密封體107的開口 412。更具體地，可以形成開口 412中的一些來連接到金屬塊104，并且可以形成開口 412中的一些來連接到半導體芯片105的電極。
[0094]參考圖4G，可以在結構化的聚合物層411上方施加金屬再分配層413。以示例的方式，可以通過例如電流鍍或無電鍍的電鍍來形成金屬再分配層413。金屬再分配層413可以通過聚合物層411的開口 412電連接到金屬塊104和/或電連接到半導體芯片105。
[0095]然后可以對金屬再分配層413結構化來提供如圖4H中以示例方式圖示的第一電再分配結構410。該第一電再分配結構410可以形成電子器件封裝的安裝表面。金屬再分配層413可以提供或者連接到要產生的電子器件封裝的外部端子。為此目的，如稍后將描述的，可以將例如焊接沉積物附接到第一電再分配結構410?？梢詫⑦@樣的焊接沉積物(在圖4G或圖4H中未示出)附接到金屬再分配層413，或者如果提供了多層第一電再分配層410，則可以將其附接到該多層第一電再分配結構410的最外面的金屬再分配層。
[0096]應注意的是，可以例如在晶片級上，即在如圖4H中圖示的將密封體107分離成多個電子器件封裝之前，執(zhí)行第一電再分配結構410的生成(包括例如聚合物層411生成、開口 412的生成、金屬再分配層413的施加、金屬再分配層413的結構化)和焊接沉積物到第一電再分配結構410 (例如到結構化的金屬再分配層413)的(可選的)附接。
[0097]返回圖4G，可以可選地向密封體107的第二主表面107a施加金屬化結構或第二電再分配結構420。如上面提到的，在半導體芯片105上方可以已經形成開口(參見圖4F)?？梢岳缤ㄟ^無電或電流電鍍、印刷等來生成第二電再分配結構420。
[0098]以示例的方式，如果使用電流鍍工藝，則可以將籽晶層(未示出)沉積到密封體107的第二主表面107a上，即沉積到暴露的金屬塊表面上并且沉積到對于半導體芯片105的開口中(圖4F)?？梢岳缤ㄟ^濺射技術來施加籽晶層。然后可以采用籽晶層作為電極，并且可以將銅或其他金屬或金屬合金電鍍到籽晶層上至期望的高度。替換地，可以使用允許產生結構化的或未結構化的互連的無電鍍或其他技術來生成第二電再分配結構420。
[0099]如圖4H中所示的，可以在上面描述的工藝結尾處或者在例如在施加第二電再分配結構420 (如果有的話)之前的較早階段執(zhí)行電子器件封裝分離。
[0100]應注意的是，可以將第二電再分配結構420電鍍到第二主表面107a上以具有實際上任何期望的高度。因此，第二電再分配結構420可以適合于提供高導熱性和高熱容量。第二電再分配結構420也可以提供要與半導體芯片105進行的電接觸，特別是在半導體芯片105中的一個或多個是功率半導體芯片105的情況下。以不例的方式，第二電再分配結構420可以電連接到半導體芯片負載電極，諸如例如(例如垂直)半導體功率晶體管的漏極電極或源極電極。
[0101]圖5A-5I圖示出類似于如結合圖4A-4H描述的工藝的示例性制造工藝。然而，圖5A-5I的制造工藝基于圖3A-3I的工藝的兩個臨時載體的構思。為了避免重復，對上面描述的所有實施例進行參考，并且其特征可以與在下文中結合圖5A-5I描述的特征相組合。
[0102]簡言之，圖5A和5B中圖示的工藝類似于圖4A和4B中圖示的工藝。
[0103]在圖5C中，結構化的金屬層103、104被轉移到第二臨時載體302。第二臨時載體302可以被提供有第二熱釋放帶501。第二熱釋放帶501可以具有比第一熱釋放帶401 (例如約90°C )更高的釋放溫度(例如約150°C )。這樣，通過施加合適的溫度，可以將結構化的金屬層103、104從第一臨時載體102送交到第二臨時載體302。無需贅言，除了熱釋放之外的其他釋放方法是可行的，例如輻射發(fā)起的釋放(例如UV釋放)等。
[0104]在圖中，半導體芯片105被放置到第二臨時載體302上并且其通過例如第二熱釋放帶501被粘附到該第二臨時載體302。可以通過例如使用在例如金屬層101結構化工藝(圖5B)期間被蝕刻到金屬層101的對準標記(未示出)來完成對準。應注意的是，可以將對準標記蝕刻穿過金屬層101的整個距離以便在金屬塊104的面朝上的底表面104b處可見。
[0105]圖5E-5I圖示出類似于上面對于圖4D-4H描述的工藝的工藝，并且對該描述進行參考以便避免重復。作為與對于圖4D-4H描述的工藝的差別，從第二臨時載體302移除密封體107的工藝可能需要在較高溫度下來執(zhí)行，并且完成的電子器件封裝中的圓錐形金屬塊104的取向可能與如圖4H中所示的完成的電子器件封裝的圓錐形金屬塊104的取向相反。
[0106]圖6是在分別對應于圖4C或圖f5D的制作工藝階段(即在金屬層結構化和半導體芯片放置之后并且在施加密封材料106之前)的半導體芯片封裝的底視圖。更具體地，圖6的視圖是例如如由低釋放溫度膠帶401 (圖4C)或高釋放溫度膠帶501 (參見圖f5D)所見的一個半導體芯片封裝的占用面積(footprint)。以示例的方式，兩個金屬塊104_1和104_2以及兩個半導體芯片105_1和105_2被包括在半導體芯片封裝內。
[0107]以示例的方式，金屬塊104_1可以在例如四個面中的三個處包圍其中放置半導體芯片105_1的開口。其中放置半導體芯片105_2的開口可以由例如金屬塊104_1的兩個側面和金屬塊104_2的一個側面兩者定邊界。金屬塊104_1和金屬塊104_2相互不連接。一般而言，半導體芯片105的一個、兩個、三個或者甚至所有四個面可以由一個金屬塊104的對應側面或多個金屬塊104_1、104_2的對應側面相鄰。在一個區(qū)中，在金屬塊104_1和金屬塊104_2相互相鄰的情況下，金屬塊104_1、104_2可以被間隔開以下的空隙寬度的小的空隙601，所述空隙寬度等于或小于例如100 μ m、50 μ m、30 μ m、10 μ m、5 μ m等。
[0108]半導體芯片105_1和105_2可以由金屬塊104_1、104_2的至少一個、兩個或三個面(參見圖6)圍繞。金屬塊104_1、104_2可以例如具有矩形形狀或者由一個或多個L形分段構成的形狀。半導體芯片105_1、105_2可以具有布置在半導體芯片105_1、105_2的底面105b處的芯片電極610、611。以示例的方式，芯片電極610可以是負載電極，而芯片電極611可以是控制電極，諸如例如柵極電極。在其中半導體芯片105_1、105_2的底表面105b僅包含一個負載電極(例如源極電極)的實施例中，其他的負載電極(例如漏極電極)可以被布置在半導體芯片105_1、105_2的頂表面105a上。另外，如先前所述的，半導體芯片105_1、105_2可以具有不同的類型(例如功率半導體芯片、邏輯半導體芯片、MEMS半導體芯片、傳感器芯片等)，并且另外，可以使用其他類型的電子部件105。
[0109]圖7圖示出在對應于例如圖4D或5E的制作工藝階段期間圖6的電子器件封裝的底視圖。金屬塊104_1、104_2與半導體芯片105_1、105_2之間的空隙或間距可以被填充有密封材料106。如圖7中顯而易見的，整體封裝材料可以由金屬而非密封材料106支配。結構化的金屬層(即金屬塊104_1、104_2)可以改進電子器件封裝的熱性能并且可以用來將信號或負載電流從封裝底側送到封裝頂側。
[0110]圖8圖示出在對應于圖4F或5G的制作階段期間圖6_7的電子器件封裝的示例性底視圖。如上面描述的，已經施加第一電再分配結構410的聚合物層411并且已經在聚合物層411中產生開口 412。開口 412可以連接到金屬塊104_1、104_2并且連接到半導體芯片 105_1、105_2 的電極 610、611。
[0111]圖9圖示出在對應于圖4H或51的制作工藝階段期間半導體芯片封裝的示例性底視圖。由結構化的金屬再分配層413執(zhí)行重新路由。金屬再分配層413的結構化可以包括濺射和電流(即電化學)電鍍工藝或者例如無電金屬電鍍工藝或印刷工藝。可選地，可以增加其他絕緣層和/或結構化的金屬再分配層。第一結構化的金屬再分配層413可以包括將芯片電極610、611互連到金屬塊104_1、104_2的結構或者可以包括將芯片電極610、611互連到彼此的結構或者可以包括并不互連多個開口 412但僅提供要在其上放置焊接沉積物的凸起焊盤的結構。
[0112]圖10以示例的方式圖示出施加附加的聚合物層(圖4和5中未示出)1020，其被施加在結構化的金屬再分配層413上方。聚合物層1020可以用作(可選的)焊接停止掩模。為此目的，聚合物層1020可以包括暴露結構化的金屬再分配層413的焊接凸起焊盤的開口1021。聚合物層1020可以形成第一電再分配結構410的一部分。
[0113]圖11圖示出在圖6-10中圖示的電子器件封裝的制作工藝期間該電子器件封裝的頂視圖。圖11可以對應于與圖4A或51對應的電子器件封裝的制作階段，即在生成第二電再分配結構420之后且在將密封體107分離成多個電子器件封裝之后。如圖11中顯而易見的，可以由密封體107的密封材料106形成電子器件封裝的整個外圍。另外，半導體芯片105_1、105_2的頂表面105a可以由第二電再分配結構420的金屬材料部分地或完全地覆蓋。第二電再分配結構420可以但不必續(xù)連接到可選地布置在半導體芯片105_1、105_2的頂表面105a上的半導體芯片電極。另外，有可能的是，第二電再分配結構420可以被分離成相互不連接的部分420_1和420_2，其中每個部分420_1、420_2可以分別電連接到對應的金屬塊104_1、104_2，或者第二電再分配結構420是被配置成電互連不同金屬塊104_1、104_2的結構化的或連續(xù)的層。
[0114]圖12是類似于圖6中所示的視圖的電子器件封裝的示例性視圖。在圖12中，在電子器件封裝內提供三個金屬塊104_1、104_2和104_3。除此之外，圖12的電子器件封裝可以與圖6的半導體封裝相同，并且對上面的描述進行參考以便避免重復。
[0115]圖13是圖12中所示的電子器件封裝的視圖。圖13的視圖類似于圖8的視圖，并且對上面的描述進行參考以便避免重復。應注意的是，第三金屬塊104_3可以提供電子器件封裝的附加外部端子。另外，如圖13中圖示的，第一電再分配結構410的聚合物層411的開口 412可以基本上大于圖8中所示的開口 412。這樣，可以基本上改進電子器件封裝到例如客戶的應用板的外部應用的散熱。
[0116]參考圖14，示出了示例性電子器件封裝1400。電子器件封裝包括具有第一表面104a和與第一表面104a相對的第二表面104b的至少一個金屬塊104。另外，電子器件封裝1400包括鄰近于該至少一個金屬塊104橫向布置的至少一個半導體芯片105，其中金屬塊104與半導體芯片105之間的間距可以被填充有密封材料106。半導體芯片105可以具有第一(底)表面105b和與第一表面105b相對的第二 (頂)表面105a。包括密封材料106或者由密封材料106制成的密封劑1401使至少一個金屬塊104和至少一個半導體芯片105嵌入。
[0117]至少一個半導體芯片105的第一表面105b可以與至少一個金屬塊104的底表面104a齊平。密封材料106可以完全覆蓋半導體芯片105的第二表面105a。金屬塊104的頂表面104b可以由密封材料106暴露。也即，金屬塊104可以形成延伸穿過密封材料106的通孔。
[0118]參考圖15，示出了示例性電子器件封裝1500。可以在至少一個半導體芯片105的第一表面105b上方并且在至少一個金屬塊104的底表面104a上方提供第一電再分配結構410。第一電再分配結構410可以電連接到該至少一個金屬塊104和布置在該至少一個半導體芯片105的第一表面105b上的電極(未不出)。如上面描述的，第一電再分配結構410可以包括具有開口 412、結構化的金屬再分配層413和焊接沉積物1501的聚合物層411?？蛇x地，可以提供焊接掩模層(未圖示出)來限定焊接沉積物1501在結構化的金屬再分配層413上的位置。
[0119]參考圖16，圖示出示例性電子器件封裝1600。電子器件封裝1600包括布置在至少一個半導體芯片105的第二 (頂)表面105a上方并且在至少一個金屬塊104的頂表面104b上方的第二電再分配結構420。第二電再分配結構420可以包括至少一個結構化的金屬再分配層420_1。結構化的金屬再分配層420_1可以電連接到該至少一個金屬塊104并且可選地，電連接到該至少一個半導體芯片105。
[0120]圖17圖示出示例性電子器件封裝1700。電子器件封裝1700可以包含如本文中描述的第一電再分配結構410和第二電再分配結構420兩者。金屬塊104可以形成穿透密封材料106的通孔，并且第二電再分配結構420可以形成半導體芯片105與金屬塊104之間的后側連接。
[0121]所有示例性電子器件封裝1400、1500、1600、1700可以被提供有朝電子器件封裝的底部逐漸變細的圓錐形金屬塊104或者被提供有朝電子器件封裝1400、1500、1600、1700的頂部逐漸變細的金屬塊104(未示出)。另外，所有電子器件封裝1400、1500、1600、1700可以包括水平或垂直設計的半導體芯片105并且可以包括具有小于、等于或大于金屬塊104的厚度Tl的厚度T2的半導體芯片105。另外，應注意的是，金屬塊104的表面104b必須在封裝外圍處暴露但也可以由密封材料106部分地或完全地覆蓋。
[0122]圖18圖示出示例性多芯片電子器件封裝1800。電子器件封裝1800包括如本文中描述的(可選的)第一電再分配結構410和/或(可選的)第二再分配結構420。
[0123]以示例的方式，電子器件封裝1800可以包括半橋電路。半橋電路可以例如被實現為用于分別將DC或AC電壓轉換成DC電壓的電路，所謂DC-DC轉換器和AC-DC轉換器。以示例的方式，施加到DC-DC轉換器的電壓可以在例如30-150V之間的范圍中。施加到AC-DC轉換器的電壓可以例如在300-1000V之間的范圍中。
[0124]在圖18中，第一半導體芯片105_1可以形成低側功率開關，并且第二半導體芯片105_2可以形成半橋電路的高側功率開關。更具體地，第一和第二半導體芯片105_1、105_2可以例如是N-MOSFET。如圖18中圖示的，第一半導體芯片105_1的漏極可以經由金屬塊104_1連接到焊接沉積物1501。另外，第一半導體芯片105_1的漏極可以經由金屬塊104_2連接到第二半導體芯片105_2的源極電極。第二半導體芯片105_2的漏極電極可以經第三金屬塊104_3連接到形成電子器件封裝1800的高側漏極端子1801的焊接沉積物1801。端子1802和1803分別形成電子器件封裝1800的低側和高側柵極端子。端子1804可以例如形成電子器件封裝1800的低側漏極和高側源極節(jié)點。
[0125]如圖18中以示例的方式圖示的，密封材料106可以例如提供第一電再分配結構410的第一絕緣層1810?？梢栽诿芊夤に嚻陂g產生由密封材料106在半導體芯片105_1、105_2的底面105b上形成的第一絕緣層1810。以示例的方式，可以通過液體密封材料106在密封工藝期間在半導體芯片105_1、105_2底下流動而生成第一絕緣層1810。為此目的，在半導體芯片105_1、105_2的底表面105b處的芯片電極可以超過該半導體材料表面突出一小的距離，以便在(第一或第二)臨時載體102、302與半導體芯片105_1、105_2的底面105b的半導體部分之間提供空隙。
[0126]可以將提供形成第一電再分配結構410的一部分的第一絕緣層1810應用于本文中描述的電子器件封裝的所有實施例。
[0127]圖19圖示出示例性電子器件封裝1900。電子器件封裝1900可以類似于電子器件封裝1800，除了半導體芯片105_1和105_2可以具有大于金屬塊104_1、104_2、104_3的厚度Tl的厚度T2之外。另外，電子器件封裝1900可以具有完全由密封材料106形成的頂表面。也即，例如可以不向電子器件封裝1900的頂表面施加第二再分配結構420。在這種情況下，可以不將金屬塊104_1、104_2、104_3設計成將信號或負載電流從封裝的一側路由到封裝的其它側。然而，金屬塊104_1、104_2、104_3可以有助于第一電再分配結構410并且可以提供電子器件封裝1900的提高的穩(wěn)定性、魯棒性、熱性質等。
[0128]參考圖20，示出了示例性電子器件封裝2000。電子器件封裝2000類似于電子器件封裝1500，并且對其描述進行參考以避免重復。金屬塊104可以形成延伸穿過密封材料106的通孔。作為與電子器件封裝1500的差別，金屬塊104在從第一電再分配結構410到電子器件封裝2000的上(后側)表面的方向上逐漸變細。
[0129]參考圖21，示出了示例性電子器件封裝2100。電子器件封裝2100類似于電子器件封裝1500，并且對其描述進行參考以避免重復。作為與電子器件封裝1500的差別，金屬塊104不延伸穿過密封材料106。金屬塊104可以用來形成密封材料106中的嵌入路由。金屬塊104的厚度Tl可以等于或小于密封材料106的厚度T3的50%、40%、30%、20%或10%。
[0130]參考圖22，示出了示例性電子器件封裝2200。電子器件封裝2200類似于電子器件封裝2100，并且對其描述進行參考以避免重復。金屬塊104可以用來形成密封材料106中的嵌入路由。金屬塊104的厚度Tl可以等于或大于密封材料106的厚度T3的50%、60%、70%、80% 或 90%。
[0131]參考圖23，示出了示例性電子器件封裝2300。電子器件封裝2300類似于電子器件封裝1500，并且對其描述進行參考以避免重復。作為與電子器件封裝1500的差別，可以已經繼續(xù)進行變薄直到金屬塊104和半導體芯片105兩者暴露為止。以示例的方式，金屬塊104可以具有與半導體芯片105的厚度T2相同的厚度Tl。
[0132]參考圖24，示出了示例性電子器件封裝2400。電子器件封裝2400在一些方面(例如被配置為通孔的第一和第二再分配結構410、420、金屬塊104)類似于電子器件封裝1700，并且對其描述進行參考以避免重復。電子器件封裝2400可以包括至少兩個金屬塊104_1、104_2，該至少兩個金屬塊104_1、104_2可以緊挨著半導體芯片105的兩側橫向布置。另外，半導體芯片105的后側可以由密封材料106完全覆蓋，第二再分配結構420可以包括相互不連接的部分420_1和420_2，其中每個部分420_1、420_2可以分別電連接到對應的金屬塊104_1、104_2，但是例如不電連接到半導體芯片105。
[0133]參考圖25，示出示例性電子器件封裝2500。電子器件封裝2500類似于電子器件封裝2400，并且對其描述進行參考以避免重復。另外，例如電感器、電阻器或電容器的無源件2510可以被安裝在電子器件封裝2500的后側表面上并且可以由第二再分配結構420的相互不連接的部分420_1和420_2電連接到該封裝。
[0134]參考圖26，示出了示例性電子器件封裝2600。電子器件封裝2600類似于電子器件封裝2400，并且對其描述進行參考以避免重復。作為與電子器件封裝2400的差別，半導體芯片105以面朝上的取向被定位在電子器件封裝2600中。也即，半導體芯片105的電極610,611面向第二再分配結構420并且可以例如與第二再分配結構420的相互不連接的部分420_1和420_2電互連。如上面已經以示例的方式描述的，電極610可以例如是負載電極，并且電極611可以例如是半導體芯片105的控制電極。
[0135]參考圖27，示出了示例性電子器件封裝2700。電子器件封裝2700類似于電子器件封裝1500，并且對其描述進行參考以避免重復。作為與電子器件封裝1500的差別，第一再分配結構410包括多個金屬再分配層413和布置在金屬再分配層413之間的多個絕緣聚合物層411。
[0136]參考圖28，示出了示例性電子器件封裝2800。作為基本結構，電子器件封裝2800可以包括電子器件封裝1400。另外，增加第一再分配結構410和第二再分配結構420。然而，與其他實施例相比較，可以首先倒裝基本結構(電子器件封裝1400)并且然后施加第一和第二再分配結構410、420。這樣，與由電子器件封裝2600所例示的取向相反，第一再分配結構410可以連接到半導體芯片105的電極610、611，并且第二再分配結構420可以連接到半導體芯片105的后側電極(例如負載電極)。應注意的是，可以在本文中示出的所有其他實施例中使用向相對側施加第一和第二再分配結構410、420中的一個或兩者的構思。
[0137]參考圖29，示出了示例性電子器件封裝2900。電子器件封裝2900類似于電子器件封裝2400，并且對其描述進行參考以避免重復。作為與電子器件封裝2400的差別，第二再分配結構420包括多個金屬再分配層和布置在金屬再分配層之間的多個絕緣聚合物層。
[0138]參考圖30，示出了示例性電子器件封裝3000。電子器件封裝3000類似于電子器件封裝2400，并且對其描述進行參考以避免重復。作為與電子器件封裝2400的差別，連續(xù)的導電層3010取代了第二再分配結構420。連續(xù)導電層3010可以例如是金屬層。其可以是通過前述技術中的任一個沉積到電子器件封裝的后側上的金屬層，或者其可以是層壓到電子器件封裝的后側上的金屬箔。連續(xù)導電層3010可以電連接到電子器件封裝的金屬塊104_1、104_2中的一個或多個(或者，例如，全部)。連續(xù)導電層3010可以用作器件的屏蔽。連續(xù)導電層3010可以覆蓋等于或大于電子器件封裝3000的后側表面面積的70%、80%、90%或95%。由于可以將金屬塊104_1、104_2設計成橫向包圍或者圍繞半導體芯片105，所以可以獲得有效的整體屏蔽。
[0139]參考圖31，示出了示例性電子器件封裝3100。電子器件封裝3100類似于電子器件封裝1500，并且對其描述進行參考以避免重復。作為與電子器件封裝1500的差別，半導體芯片105的電極中的一個可以連接到金屬塊104。該連接可以由第一再分配結構410的金屬再分配層實現。金屬塊104可以用作電子器件封裝3100的嵌入式熱沉。金屬塊104可以具有等于或大于電子器件封裝3100的對應的橫向尺寸的20%、30%、40%、50%、60%、70%或80%的一個或兩個橫向尺寸。另外，如由電子器件封裝3100所例示的，可以向半導體芯片電極和金屬塊104施加公共的焊接沉積物1501。
[0140]應注意的是，可以在單個電子器件封裝中提供金屬塊104的各種設計和功能中的一個或多個(例如嵌入的路由、穿通孔、熱沉、屏蔽)。另外，如圖32中所示，由金屬塊104制成的穿通孔矩陣可以被包括在本文中描述的電子器件封裝中的任一個中。穿通孔矩陣可以是一維矩陣(即一排穿通孔)或者二維矩陣(即穿通孔的二維圖案或柵格)。
[0141]圖33圖示出當被布置在第一和第二再分配結構410、420之間并且互連到第一和第二再分配結構410、420時的圖32的穿通孔(或通孔)矩陣。以示例的方式，第二再分配結構是例如多層再分配結構420。
[0142]參考圖34，示出了示例性電子器件封裝3400。電子器件封裝3400類似于電子器件封裝1800，并且對其描述進行參考以避免重復。作為與電子器件封裝1800的差別，半導體芯片105_1和105_2分別被取向為面朝下和面朝上。另外，可以與在電子器件封裝1800中不同地設計第一和第二電再分配結構410、420，并且對示出類似再分配結構設計的前述實施例進行參考。
[0143]圖35A-35L示意性地圖示出制造例如如圖36中示出的電子器件封裝的電子器件封裝的方法的示例性實施例的橫截面視圖。參考圖35A，提供了金屬層3501。金屬層3501可以與金屬層101相同，除了金屬層3501包括內部蝕刻停止層3502之外。蝕刻停止層3502可以在金屬層3501內部連續(xù)延伸。以示例的方式，金屬層3501可以包括夾在上面的金屬層(例如金屬箔)3503和下面的金屬層(例如金屬箔)3504之間的蝕刻停止層3502或者由其組成。上面和下面的金屬層3503、3504可以例如具有大塊金屬，例如Cu等。
[0144]參考圖35B-35D，對上面的金屬層3503結構化。以示例的方式，在上面的金屬層3503上方施加光致抗蝕劑層3510 (圖35B)并且如例如上面描述的那樣執(zhí)行光刻來將光致抗蝕劑層3510結構化成蝕刻掩模(圖35C)。
[0145]參考圖35D，然后可以通過例如蝕刻工藝對上面的金屬層3503結構化來在其中形成多個凹口 3505。鑒于結構化工藝，對上面的描述進行參考。結構化工藝可以在蝕刻停止層3502處停止。蝕刻停止層3502可以是導電層或電絕緣層。
[0146]參考圖35E，可以倒裝部分結構化的金屬層3501并且可以將其轉移到臨時載體3520。臨時載體3520可以與例如臨時載體302 (參見圖3C)相同，并且對上面的描述進行參考。
[0147]參考圖35F-35H，對(先前是下面的，現在是上面的)金屬層3504結構化。以示例的方式，可以在金屬層3504上方施加光致抗蝕劑層3511 (圖35F)，并且例如如上面描述的那樣執(zhí)行光刻來將光致抗蝕劑層3511結構化成蝕刻掩模(圖35G)。
[0148]參考圖35H，然后可以通過例如蝕刻工藝對金屬層3504結構化來在其中形成多個凹口 3506，其中金屬層3503、3504中的凹口 3505、3506中的至少一些與穿透金屬層3501的開口 103組合。鑒于結構化工藝的特征和在金屬層3501中形成的開口 103的特征，對上面的描述進行參考。結構化工藝可以在蝕刻停止層3502處停止。施加到金屬層3504的結構可以不同于施加到金屬層3503的結構。特別地，施加到金屬層3504的結構可以具有不同于施加到金屬層3503的結構的幾何形狀或輪廓。
[0149]一般來說，兩側結構化工藝提供了制造在頂側和底側具有不同形狀的金屬塊104(例如頂側和底側可以具有不同的幾何形狀或輪廓形狀)的機會。以示例的方式，這可能允許在一側上具有例如用于電路由的更多空間，但是同時在其他側上具有大的接觸區(qū)域。
[0150]圖351圖示出將電子部件105放置到開口 103中的至少一些中的工藝。對上面的描述進行參考以便避免重復。
[0151]參考圖35J-35K，可以施加密封體106并且可以執(zhí)行可選的變薄工藝。對先前的描述進行參考，參見例如結合圖1D、2B、3F、4D、4E、5E、5F等的公開內容。
[0152]參考圖35L，可以向密封體107的一側或兩側施加一個或多個再分配層410和/或420。對再分配層410、420的先前描述進行參考，參見例如結合圖4F_4H、5G_5I等的公開內容。
[0153]應注意的是，如圖35E-35J中以示例的方式圖示的使用一個臨時載體3520的工藝可以由如圖3A-3F和5A-5F中以示例的方式圖示的使用多個(例如兩個)臨時載體的工藝取代。這樣，可以將放置工藝和金屬塊104相對于電子部件105的取向設計得更加靈活。
[0154]圖36示意性地圖示出電子器件封裝3600的實施例的橫截面視圖。電子器件封裝3600可以例如由包括如圖35A-35J中圖示的工藝階段的工藝來制作。
[0155]更具體地，金屬塊104可以具有被設計為不同于且例如獨立于下側表面104a形狀的上側表面104b形狀。該附加的設計可變度允許修整金屬塊的形狀以與電子器件封裝3600的不同需求和/或功能和/或再分配層410、420的設計相匹配。以示例的方式，如果該一側的功能主要用來提供高效的散熱和/或其他側的功能主要用來提供內部或外部的電重新路由和/或外部連接性(例如通過提供電子器件封裝3600的外部端子)，則這些功能可以映射成金屬塊104的兩側或表面104a、104b的各個形狀/輪廓。特別地，金屬塊104的上部分(例如由金屬層3504制成)可以相對于金屬塊104的下部分(例如由金屬層3503制成)橫向移位。至于電子器件封裝3600的其他特征、尺寸、功能、材料等以及其各種部分，對本文中描述的實施例和設計變化進行參考以避免重復。
[0156]盡管已經在本文中圖示和描述了特定實現方式，但是本領域普通技術人員將認識到的是，在不偏離本發(fā)明的范圍的情況下，各種替換的和/或等同的實現方式可以替代所示和所描述的特定實施例。本申請意圖覆蓋本文中討論的特定實施例的任何調適或變化。因此，所意圖的是本發(fā)明可以僅由權利要求及其等同物限制。
【主權項】
1.一種制造電子器件封裝的方法，包括: 對金屬層結構化來生成具有多個開口的結構化的金屬層； 將電子部件放置到所述開口中的至少一些中； 在所述結構化的金屬層和所述電子部件上方施加密封材料來形成密封體；以及 將所述密封體分離成多個電子器件封裝。2.權利要求1所述的方法，還包括: 在對所述金屬層結構化之前將所述金屬層施加到第一臨時載體； 將所述結構化的金屬層轉移到第二臨時載體；以及 將所述電子部件放置在所述第二臨時載體上。3.權利要求2所述的方法，其中，在已經將所述結構化的金屬層轉移到所述第二臨時載體之后將所述電子部件放置在所述第二臨時載體上。4.權利要求2所述的方法，其中，在已經將所述結構化的金屬層轉移到所述第二臨時載體之前將所述電子部件放置在所述第二臨時載體上。5.權利要求1所述的方法，還包括: 在對所述金屬層結構化之前將所述金屬層施加到第一臨時載體；以及 在對所述金屬層結構化之后將所述電子部件放置在所述第一臨時載體上。6.權利要求1所述的方法，還包括: 使所述密封體的表面變薄。7.權利要求6所述的方法，其中，通過變薄，所述結構化的金屬層的至少一部分被暴Mo8.權利要求6所述的方法，其中，通過使所述密封體的被變薄的表面開口，所述電子部件中的至少一些被暴露。9.權利要求2所述的方法，還包括: 從所述第二臨時載體移除所述密封體；以及 在從所述第二臨時載體移除的所述密封體的表面上形成第一電再分配結構。10.權利要求9所述的方法，還包括: 將焊接沉積物附接到所述第一電再分配結構。11.權利要求5所述的方法，還包括: 從所述第一臨時載體移除所述密封體；以及 在從所述第一臨時載體移除的所述密封體的表面上形成第一電再分配結構。12.權利要求6所述的方法，還包括: 在所述密封體的變薄的表面上形成第二電再分配結構。13.一種電子器件封裝，包括: 至少一個金屬塊，該至少一個金屬塊具有第一表面和與所述第一表面相對的第二表面； 至少一個電子部件，其鄰近于所述至少一個金屬塊橫向布置，所述至少一個電子部件具有第一表面和與所述第一表面相對的第二表面；以及 密封劑，其使所述至少一個金屬塊和所述至少一個電子部件嵌入。14.權利要求13所述的電子器件封裝，其中，所述至少一個電子部件的所述第一表面與所述至少一個金屬塊的所述第一表面齊平。15.權利要求13所述的電子器件封裝，其中，所述至少一個金屬塊的所述第二表面穿透所述密封劑。16.權利要求13所述的電子器件封裝，還包括: 在所述至少一個電子部件的所述第一表面和所述至少一個金屬塊的所述第一表面上方的第一電再分配結構，所述第一電再分配結構電連接到所述至少一個金屬塊和被布置在所述至少一個電子部件的所述第一表面上的電極。17.權利要求13所述的電子器件封裝，還包括: 在所述至少一個電子部件的所述第二表面和所述至少一個金屬塊的所述第二表面上方的第二電再分配結構，所述第二電再分配結構電連接到所述至少一個金屬塊。18.權利要求13所述的電子器件封裝，其中，所述至少一個金屬塊具有等于或大于所述至少一個電子部件的厚度的厚度。19.權利要求13所述的電子器件封裝，其中，所述至少一個金屬塊具有小于所述至少一個電子部件的厚度的厚度。20.權利要求13所述的電子器件封裝，其中，所述至少一個金屬塊與所述至少一個電子部件的至少兩個側面相鄰。21.權利要求13所述的電子器件封裝，其中，所述至少一個電子部件是半導體芯片。22.權利要求13所述的電子器件封裝，其中，所述至少一個金屬塊具有逐漸變細的側面。23.權利要求13所述的電子器件封裝，其中，所述至少一個金屬塊的所述第一表面和所述第二表面在形狀上不同。24.—種制造電子器件封裝的方法，包括: 對金屬層的一側結構化來生成具有包括多個凹口的第一結構化的金屬層表面的金屬層； 對所述金屬層的相對側結構化來提供包括多個凹口的第二結構化的金屬層表面，其中在所述第一和第二結構化的金屬層表面處的所述凹口中的至少一些組合到穿透所述金屬層的開口 ； 將電子部件放置到所述開口中的至少一些中； 在所述結構化的金屬層和所述電子部件上方施加密封材料來形成密封體；以及 將所述密封體分離成多個電子器件封裝。25.權利要求24所述的方法，其中，所述金屬層包括在所述金屬層的內部中延伸的蝕刻停止層。
【文檔編號】H01L23/48GK105895535SQ201510247656
【公開日】2016年8月24日
【申請日】2015年5月15日
【發(fā)明人】I.埃舍爾-珀佩爾, E.福伊爾古特, P.帕爾姆
【申請人】英飛凌科技股份有限公司