電子元件的封裝方法
【專利摘要】本發(fā)明涉及一種電子元件的封裝方法，其包括如下步驟。首先，提供半封裝單元，其中半封裝單元包括第一絕緣層及電子元件。電子元件是部分嵌設(shè)于第一絕緣層內(nèi)，且電子元件包括至少一個導接端。形成金屬層于半封裝單元的表面上，且移除部分的金屬層，以形成金屬遮罩于半封裝單元的表面且暴露該至少一個導接端。形成金屬重布線層于金屬遮罩及至少一個導接端上。移除部分的金屬重布線層以及部分的金屬遮罩，進而形成至少一個接觸墊對應(yīng)于該至少一個導接端。本發(fā)明的封裝方法，電子元件的多個導接端上可形成平面級接觸墊，通過平面級接觸墊可使嵌入式封裝結(jié)構(gòu)的后續(xù)步驟(例如絕緣層壓合、激光鉆孔、除渣及盲孔電鍍等工藝)得以依序完成。
【專利說明】
電子元件的封裝方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種封裝方法，特別涉及一種電子元件的封裝方法。
【背景技術(shù)】
[0002]近年來，電子裝置設(shè)計是朝向小尺寸、輕薄及易于攜帶的趨勢發(fā)展。再者，隨著電子工業(yè)技術(shù)的日益進步，電子裝置的內(nèi)部電路已逐漸朝向模塊化發(fā)展，換言之，多個電子元件是整合在單一電子模塊中。舉例而言，電源模塊(power module)為廣泛使用的電子模塊之一，電源模塊可包括例如但不限于直流-直流轉(zhuǎn)換器(DC to DC converter)、直流-交流轉(zhuǎn)換器(DC to AC converter)或交流-直流轉(zhuǎn)換器(AC to DC converter)。于多個電子元件(例如電容器、電阻器、電感器、變壓器、二極管及晶體管)整合為電源模塊之后，電源模塊便可安裝于主機板或系統(tǒng)電路板上。
[0003]目前，嵌入式封裝結(jié)構(gòu)因具有例如較小覆蓋區(qū)域(smallerfootprint)、較扁平(lower prof ile)、較高電源密度及效能(higher power density and performance)、較佳熱管理(better thermal management)、較低電源噪聲(lower electrical noise)以及易于大規(guī)模生產(chǎn)制造等諸多優(yōu)點而廣泛地被應(yīng)用。
[0004]傳統(tǒng)嵌入式封裝結(jié)構(gòu)描述如下。于嵌入式封裝結(jié)構(gòu)中，具有至少一個導接端的電子元件是設(shè)置于基板的第一表面，且第一絕緣層亦設(shè)置于基板的第一表面。若視需要更可于基板的第二表面形成第二絕緣層。藉此電子元件可被第一絕緣層所覆蓋。為了使嵌設(shè)的電子元件的導接端可與外部電路導接，第一絕緣層中需形成至少一個導電通孔，因此，電子元件的導接端才能通過導電通孔與外部電路導接。
[0005]如前所述，為了使嵌設(shè)的電子元件的導接端可與外部電路導接，需于第一絕緣層中形成導電通孔。于形成導電通孔的過程中，針對鉆孔后導電通孔的清洗須利用化學藥劑進行。由于銅對于激光鉆孔工藝具有較佳耐受性，因此傳統(tǒng)嵌入式封裝結(jié)構(gòu)的電子元件的導接端皆由銅所構(gòu)成。換言之，于實施激光鉆孔工藝期間使導接端以及絕緣層受到損壞的幾率較小。此外，由于銅對于化學藥劑亦具有較佳耐受性，故被化學藥劑腐蝕的幾率亦較低。再則，在進行蝕刻過程時，銅表面上的原生氧化層(native oxide)亦較容易去除。
[0006]然而，由于傳統(tǒng)嵌入式封裝結(jié)構(gòu)的電子元件的導接端是由銅所構(gòu)成，故限制了設(shè)置于封裝結(jié)構(gòu)內(nèi)的電子元件的種類。假若導接端由非銅金屬材質(zhì)所構(gòu)成，則電子元件無法直接內(nèi)嵌于封裝結(jié)構(gòu)內(nèi)。特別是，若電子元件的導接端由非銅金屬材質(zhì)所構(gòu)成且電子元件必須內(nèi)嵌于封裝結(jié)構(gòu)內(nèi)時，則必須先將電子元件的導接端進行處理，以使電子元件的導接端可覆蓋上一層銅層(亦即銅重布線層，Cu RDL)。目前，銅重布線層技術(shù)通常施行于晶圓等級，為安全地進行晶圓處理，其對于晶圓厚度有特定要求。通常起始晶圓的厚度至少需有400微米以上，以避免晶圓處理過程中產(chǎn)生晶圓龜裂問題。
[0007]因此，有必要提供改良的電子元件的封裝方法，以解決現(xiàn)有技術(shù)所面臨的問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的在于提供一種電子元件的封裝方法，其中電子元件的導接端可由非銅金屬材料所構(gòu)成，由于電子元件種類的選擇較不受限，因此利用本發(fā)明方法制備完成的封裝結(jié)構(gòu)的應(yīng)用場合可以更為廣泛。
[0009]本發(fā)明的另一目的在于提供一種電子元件的封裝方法，利用本發(fā)明封裝方法可使電子元件的多個導接端上形成多個平面級接觸墊(Panel-level contact pads)，通過平面級接觸墊可使嵌入式封裝結(jié)構(gòu)的后續(xù)步驟(例如絕緣層壓合、激光鉆孔、除渣及盲孔電鍍等工藝)得以依序完成。
[0010]為達上述目的，本發(fā)明提供一種電子元件的封裝方法，其包括如下步驟。首先，提供半封裝單元，其中半封裝單元包括第一絕緣層及電子元件。電子元件是部分嵌設(shè)于第一絕緣層內(nèi)，且電子元件包括至少一個導接端設(shè)置于半封裝單元未被第一絕緣層覆蓋的表面。之后，形成金屬層于半封裝單元的表面上，且移除部分的金屬層，以形成金屬遮罩于半封裝單元的表面且暴露未為金屬遮罩所覆蓋的至少一個導接端。接著，形成金屬重布線層于金屬遮罩及至少一個導接端上，藉此金屬遮罩及至少一個導接端為金屬重布線層所覆蓋并導接。之后，移除部分的金屬重布線層以及部分的金屬遮罩，藉此以形成至少一個接觸墊對應(yīng)于至少一個導接端。
[0011 ]本發(fā)明電子元件的封裝方法，電子元件的多個導接端上可形成平面級接觸墊，通過平面級接觸墊可使嵌入式封裝結(jié)構(gòu)的后續(xù)步驟(例如絕緣層壓合、激光鉆孔、除渣及盲孔電鍍等工藝)得以依序完成。再則，由于未被金屬遮罩覆蓋的導接端是進行等離子體清洗程序，因此導接端上的原生氧化物及污染物可以去除。
【附圖說明】
[0012]圖1A至IM顯示本發(fā)明第一較佳實施例的電子元件的封裝方法的結(jié)構(gòu)流程圖。
[0013]圖2A至2C是為圖1A所示半封裝單元的制法的結(jié)構(gòu)流程圖。
[0014]圖3顯示本發(fā)明封裝方法中另一實施例的半封裝單元的結(jié)構(gòu)示意圖。
[0015]圖4A至4M是顯示本發(fā)明第二較佳實施例的電子元件的封裝方法的結(jié)構(gòu)流程圖。
[0016]其中，附圖標記說明如下:
[0017]1、1’:半封裝單元
[0018]Ia:表面
[0019]10:第一絕緣層
[0020]11:電子元件
[0021]I Ia:第一電子元件
[0022]I Ib:第二電子元件
[0023]12:金屬層
[0024]12a:金屬遮罩
[0025]13:金屬重布線層
[0026]13a:接觸墊
[0027]14:導熱部件
[0028]15:電極
[0029]16:第二絕緣層
[0030]16a:通孔
[0031]17:導電通孔
[0032]18:金屬導接線路
[0033]110:導接端
[0034]111:表面
[0035]21、22:光致抗蝕劑層
[0036]21a、21b、22a:光致抗蝕劑圖案
[0037]23:熱釋放膠膜
[0038]2:電源模塊
【具體實施方式】
[0039]體現(xiàn)本發(fā)明特征與優(yōu)點的一些典型實施例將在后段的說明中詳細敘述。應(yīng)理解的是本發(fā)明能夠在不同的態(tài)樣上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說明及圖示在本質(zhì)上是當作對其進行說明用，而非架構(gòu)于限制本發(fā)明。
[0040]圖1A至IM是顯示本發(fā)明第一較佳實施例的電子元件的封裝方法的結(jié)構(gòu)流程圖。本發(fā)明電子元件的封裝方法包括如下步驟。首先，如圖1A所示，提供半封裝單元1，其中半封裝單元I包括第一絕緣層10以及電子元件11。于一實施例中，第一絕緣層10可由例如但不限于樹脂或是任何其他具高熱傳導系數(shù)的適當絕緣材料所構(gòu)成。電子元件11是部分嵌設(shè)于第一絕緣層10內(nèi)，且電子元件11包括至少一個導接端110。導接端110是設(shè)置于電子元件11的表面111且暴露于第一絕緣層10。換言之，導接端110是設(shè)置于半封裝單元I的表面la。于本實施例中，電子元件11包括多個導接端110，且該多個導接端110是以鋁、銀、金或任何其他適當?shù)姆倾~金屬材料所構(gòu)成。
[0041]于本實施例中，電子元件11可為主動元件或是被動元件。電子元件11可為例如但不限于集成電路(Integrated Circuit，IC)芯片、整合性功率元件、金屬氧化物半導體場效晶體管(MOSFET)、高電子迀移率晶體管(HEMT)、絕緣柵雙極性晶體管(Insulated-gatebipolar transistor，IGBT)、二極管(D1de)、電容器、電阻器、電感器或保險絲。電子元件11的導接端110的數(shù)目則依據(jù)電子元件11的種類及架構(gòu)而定，例如圖1A所示，電子元件11是示范性地為集成電路芯片，根據(jù)該集成電路芯片的架構(gòu)，電子元件11具有三個導接端110。
[0042]于一實施例中，半封裝單元I還包括至少一個導熱部件14。導熱部件14是嵌設(shè)于第一絕緣層10，且設(shè)置于電子元件11的至少一側(cè)邊。舉例而言，導熱部件14環(huán)繞電子元件11而設(shè)置，且導熱部件14是部分外露于第一絕緣層10，藉此電子元件11所產(chǎn)生的熱能可通過導熱部件14轉(zhuǎn)移至封裝結(jié)構(gòu)的外部散熱。于一些實施例中，導熱部件14可由金屬導線架實現(xiàn)，可替換地，導熱部件14亦可由具良好導熱特性的印刷電路基板或陶瓷基板(ceramicsubstrate)實現(xiàn)。
[0043]接著，如圖1B所示，形成一光致抗蝕劑層21于半封裝單元I的表面la，以覆蓋多個導接端110。之后，如圖1C所示，利用微影及蝕刻工藝將一掩模(未圖示)的圖案轉(zhuǎn)移至光致抗蝕劑層21并移除部分光致抗蝕劑層21，以形成光致抗蝕劑圖案21a。因此，該光致抗蝕劑圖案21a可覆蓋于多個導接端110，并且暴露第一絕緣層10的部分、電子元件11的表面111的部分以及導熱部件14的部分。
[0044]然后，如圖1D所示，于前述圖1C所示的最終結(jié)構(gòu)上形成一金屬層12，以覆蓋光致抗蝕劑圖案21a、第一絕緣層10、電子元件11的表面111及導熱部件14。于一實施例中，金屬層12可由沉積金屬層，例如銅層、鈦鎢/銅(TiW/Cu)層、鎳鉻/銅(NiCr/Cu)層或其組合，于前述圖1C所示的最終結(jié)構(gòu)上所構(gòu)成。之后，如圖1E所示，通過光致抗蝕劑剝離(lift-off)工藝，依序?qū)B加于光致抗蝕劑圖案21a上方部分的金屬層12以及光致抗蝕劑圖案21a移除，藉此使金屬層12形成一金屬遮罩12a并暴露多個導接端110。應(yīng)注意的是，移除光致抗蝕劑圖案21a及其上方部分的金屬層12的方式并不以光致抗蝕劑剝離方式為限。
[0045]然后，如圖1F所示，對未被金屬遮罩12a覆蓋的多個導接端110進行等離子體清洗(plasma clean)程序，藉此以去除多個導接端110上的原生氧化物(native oxide)及污染物(contaminant)，其中等離子體清洗程序可依據(jù)導接端110的金屬材質(zhì)的不同而輕微調(diào)整。之后，如圖1G所示，以例如沉積或電鍍方式于金屬遮罩12a及多個導接端110上形成金屬重布線層13(Metal Re-Distribut1n Layer ,Metal RDL)，藉此使金屬重布線層13覆蓋于金屬遮罩12a及多個導接端110上，并與其相導接。于本實施例中，金屬重布線層13可由例如但不限于銅、鈦鎢/銅(TiW/Cu)、鎳鉻/銅(NiCr/Cu)或含銅材料所構(gòu)成。金屬重布線層13的厚度以介于2μηι至15μηι為較佳，其中金屬重布線層13是以平面級銅重布線層(Panel-levelCu Re-Distribut1n layer，PLCR)為較佳。
[0046]然后，如圖1H所示，于前述的金屬重布線層13上形成光致抗蝕劑層22。之后，如圖1I所示，利用微影及蝕刻工藝將掩模(未圖示)的圖案轉(zhuǎn)移至光致抗蝕劑層22并移除部分光致抗蝕劑層22，藉此以形成光致抗蝕劑圖案22a，其中對應(yīng)于多個導接端110部分的金屬重布線層13可為光致抗蝕劑圖案22a所覆蓋，而金屬重布線層13的其他部分則暴露而出。之后，如圖1J所示，以光致抗蝕劑圖案22a為遮罩，移除部分的金屬重布線層13以及部分的金屬遮罩12a，其中保留下的金屬重布線層13是對應(yīng)于多個導接端110。然后，移除光致抗蝕劑圖案22a，藉此以形成多個接觸墊13a對應(yīng)于多個導接端110。于此實施例中，每一個導接端110與其對應(yīng)的接觸墊13a是共同地架構(gòu)為電極15。
[0047]于一實施例中，接觸墊13a與對應(yīng)的導接端110的尺寸與位置是相匹配。于其他實施例中，接觸墊13a的尺寸是小于對應(yīng)的導接端110的尺寸，可替換地，接觸墊13a的尺寸亦可大于對應(yīng)的導接端110的尺寸。于另一些實施例中，接觸墊13a的位置是略偏移于對應(yīng)的導接端110的位置。
[0048]接著，如圖1K所示，以壓合工藝或任何其他適當?shù)墓に嚕纬傻诙^緣層16于前述第IJ圖所示的最終結(jié)構(gòu)上，藉此使第二絕緣層16覆蓋多個電極15、電子元件11的表面111、第一絕緣層10及至少一個導熱部件14。于一實施例中，第二絕緣層16可由樹脂或是其他具高熱傳導系數(shù)的適當絕緣材料所構(gòu)成。的后，如圖1L所示，于第二絕緣層16對應(yīng)于電極15或接觸墊13a的位置以激光鉆孔方式形成多個通孔16a。之后，進行除渣工藝(desmearprocess)，以清除激光鉆孔工藝于通孔16a內(nèi)所產(chǎn)生的污染物，其中電極15或接觸墊13a是貫穿第二絕緣層16，且電極15或接觸墊13a是通過對應(yīng)的通孔16a而暴露。于本實施例中，通孔16的數(shù)量大于或等于電極15的數(shù)量。
[0049]接著，如圖1M所示，以盲孔電鍍工藝(Blind via plating process)將導電材料填具于多個通孔16a中，藉此金屬導接線路18遂得以形成于第二絕緣層16上，且多個導電通孔17則形成于第二絕緣層16內(nèi)。于本實施例中，多個電極15可通過多個導電通孔17與金屬導接線路18電連接。更甚者，多個電極15可通過金屬導接線路18與外部系統(tǒng)電路電連接。通過前述封裝方法可以制得具嵌入式封裝結(jié)構(gòu)的電源模塊2。
[0050]于本實施例中，圖1A所示的半封裝單元I的制法可參閱圖2A至2C而描述如下。圖2A至2C是為圖1A所示的半封裝單元的制法的結(jié)構(gòu)流程圖。首先，如圖2A所示，提供熱釋放膠膜(thermal release film)23、電子元件11及至少一個導熱部件14。接著，將電子元件11及至少一個導熱部件14置放于熱釋放膠膜23上，其中電子元件11的多個導接端110是接觸于熱釋放膠膜23。之后，如圖2B所示，壓合第一絕緣層10于熱釋放膠膜23上，使第一絕緣層10覆蓋電子元件11及該至少一個導熱部件14。隨后，如圖2C所示，移除熱釋放膠膜23，且使電子元件11的多個導接端110暴露于第一絕緣層10。通過前述的工藝步驟即可完成半封裝單元I的制作。
[0051]圖3顯示本發(fā)明封裝方法中另一態(tài)樣的半封裝單元的結(jié)構(gòu)示意圖。相較于圖1A與圖2C所示的半封裝單元1，本實施例的半封裝單元I’還包括多個電子元件11，其中多個電子元件11的結(jié)構(gòu)可為相同或相異。舉例而言，如圖3所示，半封裝單元I’包括兩個電子元件Ila及11b，每一個電子元件11的導接端110的數(shù)量可視該電子元件11的種類而定。例如第一電子元件Ila為集成電路芯片，第一電子元件Ila的導接端110的數(shù)量可依該集成電路芯片的架構(gòu)而定，第一電子元件I Ia具三個導接端110。例如第二電子元件I Ib具有兩個導接端110，該第二電子元件Ilb可為電容器、電阻器、二極管或任何其他適當?shù)谋粍釉?yīng)注意的是，于半封裝單元I’的電子元件11的數(shù)量可依實際應(yīng)用需求而任施變化。
[0052]此外，半封裝單元I’包括多個導熱部件14。于本實施例中，每兩個導熱部件14是水平地設(shè)置于每一個電子元件11的兩相對側(cè)邊。換言之，每一個導熱部件14是排列于每兩相鄰的電子元件11之間。于其他實施例中，導熱部件14更整合為具有多開口或孔洞的導線架結(jié)構(gòu)。每一個孔洞或開口可容置一個或多個第一電子元件11。
[0053]圖4A至4M是顯示本發(fā)明第二較佳實施例的電子元件的封裝方法的結(jié)構(gòu)流程圖。于本實施例中，電子元件的封裝方法及其各步驟所形成的結(jié)構(gòu)是相似于前述第一實施例的電子元件的封裝方法與結(jié)構(gòu)，其中相同元件符號代表相同的元件及/或膜層結(jié)構(gòu)，于此不再贅述。
[0054]首先，如圖4A所示，提供半封裝單元I，其中半封裝單元I包括第一絕緣層10及電子元件11。電子元件11是部分嵌設(shè)于第一絕緣層10內(nèi)。再者，電子元件11包括至少一個導接端110，其中導接端110是設(shè)置于電子元件11的表面111，且自第一絕緣層10暴露而出。換言之，導接端110是設(shè)置于半封裝單元I的表面la。于本實施例中，電子元件11包括多個導接端110，且多個導接端110是由鋁、銀、金或任何其他適當?shù)慕饘俨牧?例如銅)所構(gòu)成。于一實施例中，半封裝單元I還包括至少一個導熱部件14，該導熱部件14是嵌設(shè)于第一絕緣層10。再者，導熱部件14是設(shè)置于電子元件11的至少一側(cè)邊。
[0055]接著，如圖4B所示，形成金屬層12于半封裝單元I的表面la，以覆蓋多個導接端110、第一絕緣層10、電子元件11的表面111及導熱部件14。于一實施例中，金屬層12可由沉積金屬層，例如銅層、鈦鎢/銅(TiW/Cu)層、鎳鉻/銅(NiCr/Cu)層或其組合，于半封裝單元I的表面Ia上所構(gòu)成。隨后，形成光致抗蝕劑層21于金屬層12上。
[0056]然后，如圖4C所示，利用微影及蝕刻工藝將一掩模(未圖示)的圖案轉(zhuǎn)移至光致抗蝕劑層21，并移除部分光致抗蝕劑層21且使部分金屬層12暴露，藉此以形成光致抗蝕劑圖案21b，其中未被該光致抗蝕劑圖案21b所覆蓋的金屬層12的部分是對應(yīng)于多個導接端110。
[0057]接著，如圖4D所示，利用光致抗蝕劑圖案21b為遮罩，移除未被光致抗蝕劑圖案21b覆蓋的金屬層12的部分，并使多個導接端110暴露。的后，如步驟4E所示，移除光致抗蝕劑圖案21b，使剩余的金屬層12暴露以定義形成金屬遮罩12a。
[0058]后續(xù)工藝如圖4F至4M所示的步驟是相似于圖1F至IM所示的步驟，于此不再贅述。
[0059]綜上所述，本發(fā)明提供一種電子元件的封裝方法，其電子元件的導接端可由非銅金屬材料所構(gòu)成。由于電子元件的種類的選擇較不受限，因此使得具本發(fā)明封裝結(jié)構(gòu)的電源模塊的應(yīng)用場合更為廣泛。此外，通過本發(fā)明電子元件的封裝方法，電子元件的多個導接端上可形成平面級接觸墊，通過平面級接觸墊可使嵌入式封裝結(jié)構(gòu)的后續(xù)步驟(例如絕緣層壓合、激光鉆孔、除渣及盲孔電鍍等工藝)得以依序完成。再則，由于未被金屬遮罩覆蓋的導接端是進行等離子體清洗程序，因此導接端上的原生氧化物及污染物可以去除。
[0060]本發(fā)明可以由本領(lǐng)域技術(shù)人員作些許的修改與潤飾，均不脫離如附權(quán)利要求所欲保護的范圍。
【主權(quán)項】
1.一種電子元件的封裝方法，包括步驟: (a)提供一半封裝單元，其中該半封裝單元包括一第一絕緣層及一電子元件，該電子元件是部分嵌設(shè)于該第一絕緣層且包括至少一個導接端，該至少一個導接端是設(shè)置于該半封裝單元的一表面且未被該第一絕緣層覆蓋； (b)形成一金屬層于該半封裝單元的該表面上，且移除部分的該金屬層，以形成一金屬遮罩于該半封裝單元的該表面且暴露未被該金屬遮罩覆蓋的該至少一個導接端； (C)形成一金屬重布線層于該金屬遮罩與該至少一個導接端上，使該金屬重布線層覆蓋與導接于該金屬遮罩與該至少一個導接端；以及 (d)移除部分的該金屬重布線層以及部分的該金屬遮罩，以形成至少一個接觸墊對應(yīng)于該至少一個導接端。2.如權(quán)利要求1所述的電子元件的封裝方法，其中該導接端是由非銅金屬材料構(gòu)成。3.如權(quán)利要求1所述的電子元件的封裝方法，其中該半封裝單元包括至少一個導熱部件，該至少一個導熱部件是部分嵌設(shè)于該第一絕緣層，且設(shè)置于該電子元件的至少一側(cè)邊。4.如權(quán)利要求3所述的電子元件的封裝方法，其中該步驟(a)還包括步驟: 提供一熱釋放膠膜，且置放該電子元件及該至少一個導熱部件于該熱釋放膠膜上，其中該電子元件的該至少一個導接端是接觸于該熱釋放膠膜； 壓合該第一絕緣層于該熱釋放膠膜上，使該第一絕緣層包覆該電子元件及部分的該導熱部件；以及 移除該熱釋放膠膜，使該電子元件的該至少一個導接端暴露于該第一絕緣層，以形成該半封裝單元。5.如權(quán)利要求3所述的電子元件的封裝方法，其中該步驟(b)包括步驟: 形成一光致抗蝕劑層于該半封裝單元的該表面，以覆蓋該至少一個導接端； 利用一微影及蝕刻工藝移除部分的該光致抗蝕劑層，以形成一光致抗蝕劑圖案，其中該光致抗蝕劑圖案是對應(yīng)于該至少一個導接端； 形成該金屬層以覆蓋該光致抗蝕劑圖案、該第一絕緣層、該電子元件及該至少一個導熱部件；以及 移除該光致抗蝕劑圖案以及疊置于該光致抗蝕劑圖案上方的該金屬層的部分，以形成該金屬遮罩且暴露該至少一個導接端。6.如權(quán)利要求3所述的電子元件的封裝方法，其中該步驟(b)包括步驟: 形成該金屬層以覆蓋該第一絕緣層、該電子元件及該至少一個導接端； 形成一光致抗蝕劑層于該金屬層上； 利用一微影及蝕刻工藝移除部分的該光致抗蝕劑層，以形成一光致抗蝕劑圖案，其中未被該光致抗蝕劑圖案覆蓋的該金屬層的部分是對應(yīng)于該至少一個導接端； 利用該光致抗蝕劑圖案為遮罩移除該金屬層的該部分，并使該至少一個導接端暴露；以及 移除該光致抗蝕劑圖案，以形成該金屬遮罩。7.如權(quán)利要求1所述的電子元件的封裝方法，其中該步驟(b)之后還包括步驟:對未被該金屬遮罩覆蓋的該至少一個導接端進行一等離子體清洗程序。8.如權(quán)利要求1所述的電子元件的封裝方法，其中于該步驟(c)中，該金屬重布線層是以一沉積方式或一電鍍方式實現(xiàn)。9.如權(quán)利要求1所述的電子元件的封裝方法，其中該金屬重布線層是由銅或含銅材料構(gòu)成。10.如權(quán)利要求1所述的電子元件的封裝方法，其中該步驟(d)包括步驟: 形成一光致抗蝕劑層于該金屬重布線層上； 利用一微影及蝕刻工藝移除部分的該光致抗蝕劑層，以形成一光致抗蝕劑圖案，其中該光致抗蝕劑圖案是對應(yīng)于該至少一個導接端，并且暴露該金屬重布線層中未被該光致抗蝕劑圖案所覆蓋的部分； 以一金屬蝕刻工藝移除該金屬重布線層中未被該光致抗蝕劑圖案所覆蓋的部分以及移除該金屬遮卓；以及 移除該光致抗蝕劑圖案，以形成該至少一個接觸墊對應(yīng)于該至少一個導接端，其中該至少一個導接端與對應(yīng)的該接觸墊是共同架構(gòu)為一電極。11.如權(quán)利要求1所述的電子元件的封裝方法，其中于該步驟(d)之后包括步驟: 形成一第二絕緣層以覆蓋該至少一個接觸墊、該電子元件及該第一絕緣層； 利用一激光鉆孔工藝于該第二絕緣層中形成至少一個通孔，該通孔是對應(yīng)于該至少一個接觸墊； 對該至少一個通孔進行一除渣工藝，其中該至少一個接觸墊是通過該至少一個通孔而暴露；以及 利用一電鍍工藝將一導電材料填充于該至少一通孔中，以形成多個導電通孔，并形成一金屬導接線路。
【文檔編號】H01L21/48GK105895536SQ201610082881
【公開日】2016年8月24日
【申請日】2016年2月5日
【發(fā)明人】陳大容, 蔡親佳
【申請人】臺達電子國際（新加坡）私人有限公司