一種芯片封裝結構的制造方法及芯片封裝結構的制作方法
【專利摘要】本發(fā)明提供了一種芯片封裝結構的制造方法及芯片封裝結構，先在封裝載體上形成第一重布線層，然后再在所述第一重布線層上形成N層第二重布線層，接著將芯片電連接到最頂層第二重布線層上，最后再去除所述封裝載體，使的所述第一重布線層裸露在所述芯片封裝結構的表面，以作為所述芯片封裝結構與外部電連接的外引腳。由于所述的制造方法先配置重布線層，再安裝芯片，就算配置重布線層的過程中出現(xiàn)了錯誤，也不會引起芯片的報廢，有效的提高了芯片封裝的良率以及降低芯片封裝的成本。
【專利說明】
一種芯片封裝結構的制造方法及芯片封裝結構
技術領域
[0001]本發(fā)明涉及芯片封裝技術領域，尤其涉及一種芯片封裝結構的制造方法及芯片封裝結構。
【背景技術】
[0002]隨著集成電路的集成度提高，半導體裸芯片上的電極焊盤越來越多，電極焊盤之間的間距也越來越小，為了能更好的將半導體裸芯片上的電極引出到封裝結構的表面與外部電連接，在封裝半導體裸芯片的過程中通常會為半導體裸芯片配置多層重布線層，以重新排布半導體裸芯片的電極后再與外部電連接。
[0003]現(xiàn)有的為半導體裸芯片配置重布線層的封裝工藝步驟為:先將半導體裸芯片安裝在芯片承載裝置上，半導體裸芯片的有源面朝上，然后再在半導體裸芯片的有源面上一層層的配置重布線層。這種封裝工藝由于需要先安裝半導體裸芯片，再在半導體裸芯片的有源面上配置重布線層，若在配置重布線層的工段中出現(xiàn)了錯誤，就可能使得整塊半導體裸芯片報廢掉，工藝成本高。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種芯片封裝結構的制造方法及芯片封裝結構，以提高芯片封裝的良率，降低封裝成本。
[0005]—種芯片封裝結構的制造方法，其特征在于，包括:
[0006]在封裝載體上形成圖案化的第一重布線層，
[0007]在所述第一重布線層之上形成N層圖案化的第二重布線層，相鄰層的所述第二重布線層彼此電連接，且最底層的所述第二重布線層與所述第一重布線層電連接，
[0008]將芯片電連接到最頂層的所述第二重布線層上，
[0009]去除所述封裝載體，使得所述第一重布線層裸露在所述芯片封裝結構的表面，以作為所述芯片封裝結構與外部電連接的外引腳。
[0010]優(yōu)選地，形成N層所述第二重布線層中的第I層第二重布線層的步驟包括:
[0011]用絕緣材料覆蓋所述第一重布線層，形成第I層覆蓋層，
[0012]對所述第I層覆蓋層進行開口處理，以裸露出所述第一重布線層，
[0013]在所述第I層覆蓋層上形成第I層的所述第二重布線層，使得第I層的所述第二重布線層延伸至所述第I層覆蓋層的開口中與所述第一重布線層電連接。
[0014]優(yōu)選地，i大于I，形成N層所述重布線層中第i層的所述第二重布線層的步驟包括:
[0015]用絕緣材料覆蓋在所述第1-Ι層第二重布線層上，形成第i層覆蓋層，
[0016]對所述第i層覆蓋層進行開口處理，以裸露出所述第1-Ι層所述第二重布線層，
[0017]在所述第i層覆蓋層上形成第i層的所述第二重布線層，使得第i層的所述第二重布線層延伸至所述第i層覆蓋層的開口中與所述第1-Ι層第二重布線層電連接。
[0018]優(yōu)選地，對所述第i層覆蓋層進行開口處理的步驟包括:
[0019]根據(jù)在形成所述第i層覆蓋層之前獲取的所述第1-Ι層第二重布線層的位置數(shù)據(jù)，定位所述第1-Ι層第二重布線層所在的位置，
[0020]在所述第1-Ι層第二重布線層所在的位置處利用激光束對所述第i層覆蓋層進行開口處理，以裸露所述第1-Ι層第二重布線層。
[0021]優(yōu)選地，形成N層所述第二重布線層中的第I層第二重布線層的步驟包括:
[0022]在所述第一重布線上形成第I層布線凸塊，
[0023]用絕緣材料覆蓋所述第一重布線層，以形成第I層覆蓋層，所述第I層布線凸塊被所述第I層覆蓋層裸露，
[0024]在所述第I層覆蓋層上形成與所述第I層布線凸塊電連接的第I層圖案化導電層，
[0025]所述第I層布線凸塊與所述第I層圖案化導電層構成所述第I層重布線層。
[0026]優(yōu)選地，i大于I，形成N層所述重布線層中第i層的所述第二重布線層的步驟包括:
[0027]在所述1-Ι層第二重布線層上形成第i層布線凸塊，
[0028]用絕緣材料覆蓋所述第1-Ι層第二重布線層，以形成第i層覆蓋層，所述第i層布線凸塊被所述第i層覆蓋層裸露，
[0029]在所述第i層覆蓋層上形成與所述第i層布線凸塊電連接的第i層圖案化導電層，
[0030]所述第i層布線凸塊與所述第i層圖案化導電層構成所述第i層重布線層。
[0031]優(yōu)選地，所述第一重布線層由多個引腳排列而成，所述第I層布線凸塊中的多個第I布線凸塊分別位于多個所述引腳上，且每一個所述引腳在水平方向的截面面積大于位于其上的所述第I布線凸塊在水平方向的截面面積。
[0032]優(yōu)選地，所述第i層圖案化導電層由多個第i重布線區(qū)排列而成，所述第i層布線凸塊中的多個第i布線凸塊分別位于多個第i重布線區(qū)上，且每一個所述第i重布線區(qū)在所述水平方向的截面面積大于位于其上的所述第I布線凸塊在水平方向的截面面積。
[0033]優(yōu)選地，所述的制造方法還包括:形成包封所述芯片的第一包封體。
[0034]優(yōu)選地，所述的制造方法還包括:
[0035]對所述第一包封體進行開口處理，以裸露部分最頂層的所述第二重布線層，
[0036]在所述第一包封體上形成第三重布線層，使得所述第三重布線層延伸至所述第一包封體的開口中與最頂層的所述第二重布線層電連接，
[0037]將電子元件電連接到第三重布線層上，
[0038]形成包封所述電子元件的第二包封體。
[0039]優(yōu)選地，將芯片電連接到最頂層的所述第二布線層上的步驟步驟包括:
[0040]在最頂層的所述第二布線層上形成互連凸塊，
[0041 ]在所述互連凸塊表面形成焊接層；
[0042]將芯片的有源面朝向所述焊接層，并通過導電體與所述焊接層電連接，所述導電體位于所述有源面的焊盤上。
[0043]優(yōu)選地，所述的制造方法還包括:在將所述芯片通過導電體與所述焊接層電連接之前，通過凸點打線工藝在所述焊盤上形成所述導電體。
[0044]優(yōu)選地，所述封裝載體包括承載基板和位于所述承載基板上的金屬層，
[0045]所述金屬層作為種子層，利用電鍍工藝在所述金屬層上形成所述第一重布線層。
[0046]—種根據(jù)上述任意一項所述的制造方法形成的芯片封裝結構。
[0047]由上可見，本發(fā)明提供的芯片封裝結構的制造方法中，先在封裝載體上形成第一重布線層，然后再在所述第一重布線層上形成N層第二重布線層，接著將芯片電連接到最頂層第二重布線層上，最后再去除所述封裝載體，使的所述第一重布線層裸露在所述芯片封裝結構的表面，以作為所述芯片封裝結構與外部電連接的外引腳。由于所述的制造方法先配置重布線層，再安裝芯片，就算配置重布線層的過程中出現(xiàn)了錯誤，也不會引起芯片的報廢，有效的提高了芯片封裝的良率以及降低芯片封裝的成本。
【附圖說明】
[0048]通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0049]圖1a至圖1h為根據(jù)本發(fā)明實施例一的芯片封裝方法中各個工藝步驟形成結構的剖面示意圖；
[0050]圖2a至圖2b為根據(jù)本發(fā)明實施例二的芯片封裝方法中部分工藝步驟形成結構的剖面示意圖；
[0051]圖3a至圖3g為根據(jù)本發(fā)明實施例三的芯片封裝方法中各個工藝步驟形成結構的剖面示意圖。
【具體實施方式】
[0052]以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的組成部分采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的結構。此外，在本申請中，所有的芯片均指半導體裸芯片。在下文中描述了本發(fā)明的許多特定的細節(jié)，例如每個組成部分的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發(fā)明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。
[0053]實施例一
[0054]圖1a至圖1h為根據(jù)本發(fā)明實施例一的芯片封裝結構的制造方法中各個工藝步驟形成結構的剖面示意圖。下面將結合圖1a至圖1h具體闡述本發(fā)明提供的芯片封裝方法以及芯片封裝結構。
[0055]實施例一提供的芯片封裝的制造方法主要包括以下步驟:
[0056]步驟1:在封裝載體上形成圖案化的第一重布線層。
[0057]如圖1a所示，封裝載體I在芯片封裝的過程中主要起到機械支撐的作用，在本實施例中，封裝載體I包括承載基板11以及位于承載基板上的金屬層12。
[0058]在本實施例中，如圖1b所示，以金屬層12作為種子層，利用電鍍工藝在金屬層2上形成圖案化的第一重布線層12。利用電鍍工藝在封裝載體I上形成第一重布線層2的具體步驟為:先在金屬層12上設置圖案化的電鍍掩模板，所述電鍍掩模板裸露出部分金屬層12，然后在裸露的金屬層12上電鍍金屬材料，以在金屬層12上形成圖案化的第一重布線層2。金屬層12與第一重布線層2在本實施例中均為銅層。第一重布線層2具有相對的第一表面與第二表面，如圖1b所示，第一重布線層2的第一表面與金屬層12相接觸，后續(xù)的封裝步驟將在第一重布線層2的第二表面上進行。
[0059]步驟2:在所述第一重布線層之上形成N層圖案化的第二重布線層，相鄰層的所述第二重布線層彼此電連接，且最底層的所述第二重布線層與所述第一重布線層電連接。
[0060]所述的N大于等于I，當N大于I時，相連的第二重布線層彼此電連接，用于重新排布后續(xù)的被封裝的芯片的電極位置。在本實施例中N等于I，如圖1e所示，第I層(即最底層)第二重布線層3形成于第一重布線層2之上，且與第一重布線層2電連接。
[0061]形成第I層第二重布線層3的具體步驟如圖1c至圖1e所示，主要步驟如下:
[0062]首先，如圖1c所示，用絕緣材料(例如環(huán)氧塑封料)覆蓋在第一重布線層2上，以形成第I層覆蓋層4。具體的，可以采用塑封工藝形成第I層覆蓋層4。
[0063]然后，如圖1d所示，對第I層覆蓋層4進行開口處理，以裸露出第一重布線層2。
[0064]最后，如圖1e所示，在第I層覆蓋層上形成第I層的第二重布線層3，使得第I層的第二重布線層3延伸至第I層覆蓋層4的開口中與第一重布線層2電連接。
[0065]在其它實施例中，所述N大于或等于2，則形成N層第二重布線層中的第I層重布線層的方法可以與本實施例中的相同，形成除第I層第二重布線層之外的第i層重布線層(即i大于I)的步驟主要如下:
[0066]首先，用絕緣材料(如環(huán)氧塑封料)覆蓋在所述第1-Ι層第二重布線層上，形成第i層覆蓋層，具體的，可以采用塑封工藝形成第i層覆蓋層。
[0067]然后，對第i層覆蓋層進行開口處理，以裸露出第1-Ι層第二重布線層，
[0068]在第i層覆蓋層上形成第i層的第二重布線層，使得第i層的第二重布線層延伸至第i層覆蓋層的開口中與第1-Ι層第二重布線層電連接。
[0069]其中，本發(fā)明還提供了對所述第i層覆蓋層進行開口處理的具體步驟，該步驟主要包括:
[0070]首先，根據(jù)在形成所述第i層覆蓋層之前獲取的所述第1-Ι層第二重布線層的位置數(shù)據(jù)，定位所述第1-Ι層第二重布線層所在的位置。例如可以通過光學掃描定位的方式獲取所述位置數(shù)據(jù)。
[0071]然后，在所述第1-Ι層第二重布線層所在的位置處利用激光束對所述第i層覆蓋層進行開口處理，以裸露所述第1-Ι層第二重布線層。
[0072]同樣的，在本實施例中，對第I層覆蓋層進行開口的處理的步驟也大致如上所示的開口步驟，如:在形成第I層覆蓋層4之前，獲取第一重布線層2的位置數(shù)據(jù)，并存儲，在形成第I層覆蓋層4之后，再根據(jù)所述的存儲的位置數(shù)據(jù)定位出第一重布線層2所在的位置，最后在第一重布線層2所在位置進行開口處理，以裸露出第一重布線層2。
[0073]步驟3:將芯片電連接到最頂層的所述第二重布線層上。
[0074]如圖1f所示，由于在本實施例中，第二重布線層只有一層，因此步驟3中最頂層的所述第二重布線層也就是第I層第二重布線層3。將芯片電連接到第I層第二重布線層3上的具體步驟為:
[0075]首先在第I層第二布線層3上形成互連凸塊51。例如可以利用電鍍工藝在第I層第二布線層3上形成多個互連凸塊51，互連凸塊51為銅塊。
[0076]然后，在互連凸塊51表面形成焊接層52，如錫層。
[0077]最后，將芯片5的有源面朝向焊接層52，并通過導電體53與焊接層電52連接，導電體53位于所述有源面的焊盤(未畫出)上。具體的，在將芯片5通過導電體53與焊接層52電連接之前，通過凸點打線工藝在所述焊盤上形成導電體53。
[0078]利用凸點打線工藝形成導電體53的具體步驟包括:先利用焊針(凸點打線工藝用具)形成焊球，然后將所述焊球植在芯片5的焊盤上，然后夾斷焊球上的金屬焊線，從而在芯片5的焊盤上形成了導電體53。在本實施例中，導電體53為銅球。
[0079]步驟4:去除所述封裝載體，使得所述第一重布線層裸露在所述芯片封裝結構的表面，以作為所述芯片封裝結構與外部電連接的外引腳。
[0080]如圖1e所示，去除作為機械支撐作用的封裝載體I，從而使第一重布線層2的第一表面裸露在如圖1e所示的芯片封裝結構的表面，以作為所述芯片封裝結構的外引腳，用于提供外部連接。
[0081]此外，為了減少芯片5受外界因素的影響而損壞，在本實施例中，在步驟3與步驟4之間，還可利用塑封工藝形成包封芯片5的第一包封體6，如圖1g所示。
[0082]實施例二
[0083]在依據(jù)本發(fā)明提供的芯片封裝結構的制造方法的實施二例中的部分工藝步驟形成結構的剖面示意圖如圖2a與2b所示。
[0084]實施例二與實施例一的不同之處在于，在形成第一包封體6之后和進行步驟4之前，還進行了以下步驟:
[0085]首先，對第一包封體6進行開口處理，以裸露部分最頂層的所述第二重布線層(SP第I層第二重布線層3)。具體的，對第一包封體6進行開口處理的方法與對第i覆蓋層進行開口處理的方法相同。
[0086]然后，在第一包封體6上形成第三重布線層7，使得第三重布線層7延伸至第一包封體6的開口中與最頂層的所述第二重布線層電連接。
[0087]接著，將電子元件8電連接到第三重布線層7上。電子元件可以半導體裸芯片等有源器件，也可以為電容、電感或電阻等無源器件。本實施例中，電子元件8選自半導體裸芯片。將電子元件8電連接到第三重布線層7上的方式可以與芯片5電連接到最頂層的第二重布線層3上的方式相同，如圖2a所示，先在第三重布線層7上形成互連凸塊81，然后在互連凸塊81上形成焊接層82，最后使電子元件8以有源面朝向第三重布線層7的方式，通過導電體83與焊接層82電連接。導電體83位于電子元件8的焊盤上，其可通過凸點打線工藝形成。
[0088]最后，形成包封電子元件8的第二包封體9。
[0089]如圖2b所示，在形成第二包封體9之后，再去除封裝載體1，以形成如圖3b所示的芯片封裝結構。電子元件8上電極通過第三重布線層7、第二重布線層3以及第一重布線層2引出到芯片封裝結構的表面，最終通過第一重布線層與外部電連接。
[0090]實施例三
[0091]圖3a至圖3g為根據(jù)本發(fā)明實施例三的芯片封裝結構的制造方法中各個工藝步驟形成結構的剖面示意圖。下面將結合圖3a至圖3g具體闡述本發(fā)明提供的芯片封裝方法以及芯片封裝結構。
[0092]如圖3a至圖3g所示，實施例三提供的芯片封裝結構的制造方法與實施例一的主要步驟基本相同，其主要包括:首先在封裝載體1(可由承載基本11與金屬層12構成)上形成圖案化的第一重布線層2，然后在第二重布線層2上形成N層第二重布線層，本實施例中所述N層第二重布線層包括第I層第二重布線層3與第2層第二重布線層3'，接著后在最頂層的第二重布線層上方安裝芯片(如3e所示，先在最頂層的第二重布線層3'上形成互連凸塊51，然后在互連凸塊51表面形成焊接層52，最后將芯片5的有源面朝向焊接層52，并通過導電體53與焊接層電52連接)，最后形成包封芯片5的第一包封體6(如圖3f所示)并去除封裝載體I，從而形成如圖3g所示的芯片封裝結構。
[0093]實施例三與實施例一的不同之處僅在與形成所述N層第二重布線層的具體方法不一樣，因此在本實施例中，僅對形成所述N層第二重布線層這一步驟具體方法做詳細闡述，其余步驟可參照實施例一。
[0094]形成所述N層第二重布線層中的第I層第二重布線層3的具體步驟為:
[0095]步驟al:在第一重布線2上形成第I層布線凸塊31。
[0096]如圖3a所示，第一重布線層2包括相對的第一表面和第二表面(與封裝載體I相接觸的一面)，且第一重布線層2由多個引腳排列而成，第I層布線凸塊31中的多個第I布線凸塊分別位于多個所述引腳上，且每一個所述引腳在水平方向的截面面積大于位于其上的所述第I布線凸塊在水平方向的截面面積，從而有利于圖3g所示的芯片封裝結構的外引腳的焊接區(qū)，從而提高了其與外部電路焊接電連接的可靠性。其中，第一重布線層與第二重布線層堆疊方向為垂直方向，所述水平方向與所述垂直方向垂直。第I層布線凸塊中的布線凸塊可以為銅塊，其形狀可以為長方體、圓柱體等。
[0097]步驟bl:用絕緣材料覆蓋第一重布線層2，以形成第I層覆蓋層4，第I層布線凸塊31被所述第I層覆蓋層4裸露，如圖3b所示。
[0098]步驟Cl:在第I層覆蓋層4上形成與第I層布線凸塊31電連接的第I層圖案化導電層32，使得第I層布線凸塊31與第I層圖案化導電層32構成第I層重布線層3，如圖3c所示。
[0099]如圖3d，形成所述N層第二重布線層中的第2層第二重布線層3'的具體步驟為:
[0100]步驟a2:在I層第二重布線層3上形成第2層布線凸塊31';
[0101]步驟b2:用絕緣材料覆蓋第I層第二重布線層3，以形成第2層覆蓋層4'，第2層布線凸塊31被第2層覆蓋層4'裸露，
[0102]步驟c2:在第2層覆蓋層上形成與第2層布線凸塊電連接的第2層圖案化導電層，使得所述第2層布線凸塊與所述第2層圖案化導電層構成第2層重布線層3'。
[0103]若在其他實施例中，若所述N層第二重布線層中的N大于2，i大于I，則形成形成N層所述重布線層中第i層的所述第二重布線層的步驟包括:
[0104]步驟a1:在所述1-Ι層第二重布線層上形成第i層布線凸塊；
[0105]步驟b1:用絕緣材料覆蓋所述第1-Ι層第二重布線層，以形成第i層覆蓋層，所述第i層布線凸塊被所述第1-Ι層覆蓋層裸露；
[0106]步驟c1:在所述第i層覆蓋層上形成與所述第i層布線凸塊電連接的第i層圖案化導電層，使得所述第i層布線凸塊與所述第i層圖案化導電層構成所述第i層重布線層。
[0107]其中，所述第i層圖案化導電層由多個第i重布線區(qū)排列而成，所述第i層布線凸塊中的多個第i布線凸塊分別位于多個第i重布線區(qū)上。為了便于重布線芯片5的電極以及提高芯片封裝的可靠性，且每一個所述第i重布線區(qū)在所述水平方向的截面面積大于位于其上的所述第I布線凸塊在水平方向的截面面積。
[0108]由上可見，本發(fā)明提供的芯片封裝結構的制造方法中，先在封裝載體上形成第一重布線層，然后再在所述第一重布線層上形成N層第二重布線層，接著將芯片電連接到最頂層第二重布線層上，最后再去除所述封裝載體，使的所述第一重布線層裸露在所述芯片封裝結構的表面，以作為所述芯片封裝結構與外部電連接的外引腳。由于所述的制造方法先配置重布線層，再安裝芯片，就算配置重布線層的過程中出現(xiàn)了錯誤，也不會引起芯片的報廢，有效的提高了芯片封裝的良率以及降低芯片封裝的成本。
[0109]依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發(fā)明以及在本發(fā)明基礎上的修改使用。本發(fā)明僅受權利要求書及其全部范圍和等效物的限制。
【主權項】
1.一種芯片封裝結構的制造方法，其特征在于，包括: 在封裝載體上形成圖案化的第一重布線層， 在所述第一重布線層之上形成N層圖案化的第二重布線層，相鄰層的所述第二重布線層彼此電連接，且最底層的所述第二重布線層與所述第一重布線層電連接， 將芯片電連接到最頂層的所述第二重布線層上， 去除所述封裝載體，使得所述第一重布線層裸露在所述芯片封裝結構的表面，以作為所述芯片封裝結構與外部電連接的外引腳。2.根據(jù)權利要求1所述的制造方法，其特征在于，形成N層所述第二重布線層中的第I層第二重布線層的步驟包括: 用絕緣材料覆蓋所述第一重布線層，形成第I層覆蓋層， 對所述第I層覆蓋層進行開口處理，以裸露出所述第一重布線層， 在所述第I層覆蓋層上形成第I層的所述第二重布線層，使得第I層的所述第二重布線層延伸至所述第I層覆蓋層的開口中與所述第一重布線層電連接。3.根據(jù)權利要求2所述的制造方法，其特征在于，i大于I，形成N層所述重布線層中第i層的所述第二重布線層的步驟包括: 用絕緣材料覆蓋在所述第1-Ι層第二重布線層上，形成第i層覆蓋層， 對所述第i層覆蓋層進行開口處理，以裸露出所述第i_l層所述第二重布線層， 在所述第i層覆蓋層上形成第i層的所述第二重布線層，使得第i層的所述第二重布線層延伸至所述第i層覆蓋層的開口中與所述第1-Ι層第二重布線層電連接。4.根據(jù)權利要求3所述的制造方法，其特征在于，對所述第i層覆蓋層進行開口處理的步驟包括: 根據(jù)在形成所述第i層覆蓋層之前獲取的所述第1-Ι層第二重布線層的位置數(shù)據(jù)，定位所述第1-Ι層第二重布線層所在的位置， 在所述第1-Ι層第二重布線層所在的位置處利用激光束對所述第i層覆蓋層進行開口處理，以裸露所述第i_l層第二重布線層。5.根據(jù)權利要求1所述的制造方法，其特征在于，形成N層所述第二重布線層中的第I層第二重布線層的步驟包括: 在所述第一重布線上形成第I層布線凸塊， 用絕緣材料覆蓋所述第一重布線層，以形成第I層覆蓋層，所述第I層布線凸塊被所述第I層覆蓋層裸露， 在所述第I層覆蓋層上形成與所述第I層布線凸塊電連接的第I層圖案化導電層， 所述第I層布線凸塊與所述第I層圖案化導電層構成所述第I層重布線層。6.根據(jù)權利要求5所述的制造方法，其特征在于，i大于I，形成N層所述重布線層中第i層的所述第二重布線層的步驟包括: 在所述1-Ι層第二重布線層上形成第i層布線凸塊， 用絕緣材料覆蓋所述第1-Ι層第二重布線層，以形成第i層覆蓋層，所述第i層布線凸塊被所述第i層覆蓋層裸露， 在所述第i層覆蓋層上形成與所述第i層布線凸塊電連接的第i層圖案化導電層， 所述第i層布線凸塊與所述第i層圖案化導電層構成所述第i層重布線層。7.根據(jù)權利要求5所述的制造方法，其特征在于，所述第一重布線層由多個引腳排列而成，所述第I層布線凸塊中的多個第I布線凸塊分別位于多個所述引腳上，且每一個所述引腳在水平方向的截面面積大于位于其上的所述第I布線凸塊在水平方向的截面面積。8.根據(jù)權利要求7所述的制造方法，其特征在于，所述第i層圖案化導電層由多個第i重布線區(qū)排列而成，所述第i層布線凸塊中的多個第i布線凸塊分別位于多個第i重布線區(qū)上，且每一個所述第i重布線區(qū)在所述水平方向的截面面積大于位于其上的所述第I布線凸塊在水平方向的截面面積。9.根據(jù)權利要求1所述的制造方法，其特征在于，還包括:形成包封所述芯片的第一包封體。10.根據(jù)權利要求9所述的制造方法，其特征在于，還包括: 對所述第一包封體進行開口處理，以裸露部分最頂層的所述第二重布線層， 在所述第一包封體上形成第三重布線層，使得所述第三重布線層延伸至所述第一包封體的開口中與最頂層的所述第二重布線層電連接， 將電子元件電連接到第三重布線層上， 形成包封所述電子元件的第二包封體。11.根據(jù)權利要求1所述的制造方法，其特征在于，將芯片電連接到最頂層的所述第二布線層上的步驟步驟包括: 在最頂層的所述第二布線層上形成互連凸塊， 在所述互連凸塊表面形成焊接層； 將芯片的有源面朝向所述焊接層，并通過導電體與所述焊接層電連接，所述導電體位于所述有源面的焊盤上。12.根據(jù)權利要求11所述的制造方法，其特征在于，還包括:在將所述芯片通過導電體與所述焊接層電連接之前，通過凸點打線工藝在所述焊盤上形成所述導電體。13.根據(jù)權利要求1所述的制造方法，其特征在于，所述封裝載體包括承載基板和位于所述承載基板上的金屬層， 所述金屬層作為種子層，利用電鍍工藝在所述金屬層上形成所述第一重布線層。14.一種根據(jù)權利要求1至13中任意一項所述的制造方法形成的芯片封裝結構。
【文檔編號】H01L21/50GK105895538SQ201610292652
【公開日】2016年8月24日
【申請日】2016年4月28日
【發(fā)明人】尤文勝
【申請人】合肥祖安投資合伙企業(yè)(有限合伙)