一種圖形化絕緣體上硅襯底材料及其制備方法
【專利摘要】本發(fā)明提供一種圖形化絕緣體上硅襯底材料及其制備方法，所述制備方法包括：1）提供一包括底層硅、埋氧層及頂層硅的SOI襯底，于所述頂層硅表面形成絕緣層；2）于對(duì)應(yīng)于制備晶體管溝道的位置形成刻蝕窗口；3）刻蝕所述絕緣層，形成貫穿至所述頂層硅的凹槽；4）提供一硅襯底，鍵合所述硅襯底及所述絕緣層；5）去除所述底層硅；6）去除所述埋氧層。本發(fā)明通過在對(duì)應(yīng)于制備晶體管溝道的絕緣層中制作凹槽，該凹槽完全貫穿于頂層硅及底層硅之間，使得后續(xù)制備的晶體管溝道下方具有挖空區(qū)域。本發(fā)明的襯底制備過程中，在保證材料質(zhì)量的同時(shí)，避免了Smart?cut方法中的退火剝離步驟，從而避免了圖形化區(qū)域的頂層硅因受到較大應(yīng)力而出現(xiàn)破損的問題。
【專利說明】
一種圖形化絕緣體上硅襯底材料及其制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種半導(dǎo)體器件襯底及其制備方法，特別是涉及一種圖形化絕緣體上娃襯底材料及其制備方法。
【背景技術(shù)】
[0002]S0I(Silicon-0n-1nsulator，絕緣襯底上的娃)技術(shù)是在頂層娃和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點(diǎn):可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢(shì)，因此，SOI逐漸成為了深亞微米的低壓、低功耗集成電路的主流技術(shù)。
[0003]開始采用SOI材料做基板時(shí)，芯片制造商在生產(chǎn)過程中仍然能夠繼續(xù)使用傳統(tǒng)的制造工藝和設(shè)備。事實(shí)證明，SOI完全能夠滿足主流MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的性能需求。對(duì)CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)器件的性能改善、漏電流減小以及功耗減少等都會(huì)產(chǎn)生極大的促進(jìn)作用，特別適合于低電壓器件結(jié)構(gòu)等。
[0004]除了CMOS器件，SOI還可用來制造技術(shù)領(lǐng)先的微電子機(jī)械系統(tǒng)(MEMS)，MEMS可用于傳感器以及微光電技術(shù)電路等。此外，也可以利用SOI增強(qiáng)BiCMOS、功率器件和高壓器件的性能，另外還能夠改善在高溫環(huán)境或者曝光在電離輻射環(huán)境下的集成電路的性能。
[0005]SOI晶圓制造的芯片由數(shù)百萬含晶體管的絕緣區(qū)組成，每個(gè)絕緣區(qū)都與其它絕緣區(qū)和其下的體型襯底硅基板互相隔離。這一特點(diǎn)極大地簡(jiǎn)化了電路的設(shè)計(jì):由于晶體管之間是互相隔離的，設(shè)計(jì)師無需為了實(shí)現(xiàn)反偏結(jié)點(diǎn)的電氣絕緣而設(shè)計(jì)復(fù)雜的電路方案。同時(shí)絕緣層也會(huì)保護(hù)頂層和體硅襯底基板上寄生的活動(dòng)硅層。SOI的這兩個(gè)優(yōu)點(diǎn)，使得設(shè)計(jì)師們能夠研發(fā)出更加緊湊的超大規(guī)模集成電路(VLSI)芯片。
[0006]同時(shí)，集成電路制造商利用SOI還能夠生產(chǎn)出在待機(jī)和操作模式下功耗更低的CMOS電路。由于此結(jié)構(gòu)中絕緣層把活動(dòng)硅膜層與體型襯底硅基板分隔開來，因此大面積的p-n結(jié)將被介電隔離(dielectric isolat1n)取代。源極和漏極(drain reg1ns)向下延伸至氧化埋層(buried oxide BOX)，有效減少了漏電流和結(jié)電容。其結(jié)果必然是大幅度提高了芯片的運(yùn)行速度，拓寬了器件工作的溫度范圍。SOI器件還具有極小的結(jié)面積，因此具有良好的抗軟失效、瞬時(shí)輻照和單粒子(α粒子)翻轉(zhuǎn)能力。
[0007]相對(duì)于體硅材料器件來說，SOI的寄生電容、源漏耦合、抗輻照等相關(guān)性能都有顯著的提高，然而由于一般的SOI器件的有源區(qū)頂層硅與絕緣層接觸，對(duì)器件造成了以下影響:
[0008]第一，源漏與襯底之間存在一定的寄生電容，影響器件速度；
[0009]第二，源漏之間通過底層BOX耦合，在較小尺寸的器件中易產(chǎn)生短溝道效應(yīng)；
[0010]第三，溝道下方絕緣層中的缺陷會(huì)對(duì)溝道載流子造成散射，影響載流子的迀移率；
[0011]第四，高能粒子入射后，將在BOX絕緣層中激發(fā)電子-空穴對(duì)，影響器件的抗輻照性會(huì)K。
[0012]另外，現(xiàn)有的襯底材料制作過程往往需要引入如Smart-cut等分離技術(shù)，Smart-cut 在分離的過程需要退火剝離，對(duì)于具有圖形化空腔結(jié)構(gòu)的 SOI 襯底材料，頂層硅容易受到較大應(yīng)力而產(chǎn)生局部破損。
[0013]基于以上所述，提供一種工藝可靠、并能夠有效提高SOI器件可靠性的襯底材料及其制備方法實(shí)屬必要。

【發(fā)明內(nèi)容】

[0014]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種圖形化絕緣體上硅襯底材料的制備方法，用于實(shí)現(xiàn)一種制備方法簡(jiǎn)單可靠的SON(Silicon-on-Nothing)襯底，并進(jìn)一步提高傳統(tǒng)SOI襯底制作器件的可靠性。
[0015]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種圖形化絕緣體上硅襯底材料的制備方法，所述制備方法包括步驟:步驟I)，提供一包括底層硅、埋氧層及頂層硅的SOI襯底，于所述頂層硅表面形成絕緣層;步驟2)，于所述絕緣層表面形成掩膜層，并于對(duì)應(yīng)于制備晶體管溝道的位置形成刻蝕窗口；步驟3 )，基于刻蝕窗口刻蝕所述絕緣層，形成貫穿至所述頂層硅的凹槽;步驟4)，提供一硅襯底，鍵合所述硅襯底及所述絕緣層;步驟5)，去除所述SOI襯底的底層硅;步驟6)，去除所述SOI襯底的埋氧層，形成圖形化絕緣體上硅襯底材料。
[0016]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟I)中，所述SOI襯底的頂層娃厚度為不小于30nm。
[0017]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟I)中，采用熱氧化工藝于所述頂層硅表面形成二氧化硅層，作為絕緣層。
[0018]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟I)中，所述絕緣層的厚度為不小于5nm。
[0019]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟4)在鍵合前還包括對(duì)所述SOI襯底及硅襯底進(jìn)行清洗的步驟。
[0020]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟5)中，采用TMAH溶液對(duì)所述SOI襯底的底層硅進(jìn)行濕法腐蝕以將其全部去除。
[0021]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟6)中，采用HF溶液對(duì)所述SOI襯底的埋氧層進(jìn)行濕法腐蝕以將其全部去除，露出所述頂層硅。
[0022]作為本發(fā)明的圖形化絕緣體上硅襯底材料的制備方法的一種優(yōu)選方案，步驟6)中，還包括對(duì)所述頂層硅表面進(jìn)行CMP拋光的步驟。
[0023]本發(fā)明還提供一種圖形化絕緣體上硅襯底材料，包括:硅襯底；絕緣層，結(jié)合于所述底層硅表面，且于對(duì)應(yīng)于制備晶體管溝道的位置具有直至所述硅襯底的凹槽;頂層硅，結(jié)合于所述絕緣層表面。
[0024]作為本發(fā)明的圖形化絕緣體上硅襯底材料的一種優(yōu)選方案，所述絕緣層為二氧化娃層。
[0025]作為本發(fā)明的圖形化絕緣體上硅襯底材料的一種優(yōu)選方案，所述絕緣層的厚度為不小于5nm。
[0026]作為本發(fā)明的圖形化絕緣體上硅襯底材料的一種優(yōu)選方案，所述頂層硅的厚度范圍為不小于30nm。
[0027]如上所述，本發(fā)明的圖形化絕緣體上硅襯底材料及其制備方法，具有以下有益效果:本發(fā)明通過在對(duì)應(yīng)于制備晶體管溝道的絕緣層中制作凹槽，該凹槽完全貫穿于頂層硅及底層硅之間，使得后續(xù)制備的晶體管溝道下方具有挖空區(qū)域。本發(fā)明的襯底制備過程中，在保證材料質(zhì)量的同時(shí)，避免了 Smart-cut方法中的退火剝離步驟，從而避免了圖形化區(qū)域的頂層硅因受到較大應(yīng)力而出現(xiàn)破損的問題。本發(fā)明結(jié)構(gòu)及方法簡(jiǎn)單，可有效提高器件的可靠性，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。
【附圖說明】
[0028]圖1?圖7分別顯示為本發(fā)明圖形化絕緣體上硅襯底材料的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0029]圖7顯示為本發(fā)明的圖形化絕緣體上硅襯底材料的結(jié)構(gòu)示意圖。
[0030]元件標(biāo)號(hào)說明
[0031]101底層硅
[0032]102埋氧層
[0033]103頂層硅
[0034]104絕緣層
[0035]105掩膜層
[0036]106 凹槽
[0037]107硅襯底
【具體實(shí)施方式】
[0038]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0039]請(qǐng)參閱圖1?圖7。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0040]如圖1?圖7所示，本實(shí)施例提供一種圖形化絕緣體上硅襯底107材料的制備方法，所述制備方法包括步驟:
[0041]如圖1?圖2所示，首先進(jìn)行步驟I)，提供一包括底層硅101、埋氧層102及頂層硅103的SOI襯底，于所述頂層硅103表面形成絕緣層104;
[0042]作為示例，所述SOI襯底的頂層娃103厚度為不小于30nm，在本實(shí)施例中，所述頂層硅103的厚度選用為50nmo
[0043]作為示例，采用熱氧化工藝于所述頂層硅103表面形成二氧化硅層，作為絕緣層104。在本實(shí)施例中，所述熱氧化工藝選用為干法熱氧化工藝，氧化的溫度范圍為900?1200°C，具體選用為1000°C。
[0044]作為示例，所述絕緣層104的厚度為不小于5nm，所述絕緣層104的厚度可以依據(jù)熱氧化工藝的溫度及時(shí)間確定。在本實(shí)施例中，所述絕緣層104的厚度選用為20nm。
[0045]如圖3所示，然后進(jìn)行步驟2)，于所述絕緣層104表面形成掩膜層105，并于對(duì)應(yīng)于制備晶體管溝道的位置形成刻蝕窗口；
[0046]作為示例，所述掩膜層105可以為光刻膠、氮化硅或其組合。
[0047]如圖4所示，接著進(jìn)行步驟3)，基于刻蝕窗口刻蝕所述絕緣層104，形成貫穿至所述頂層硅103的凹槽106;
[0048]作為示例，所述凹槽106貫穿至頂層硅103，具體地，可以選用RIE或ICP干法刻蝕法刻蝕所述絕緣層104，直至所述絕緣層104的厚度還剩幾納米時(shí)，使用HF濕法腐蝕進(jìn)一步去除，以形成直至所述頂層硅103的凹槽106，并使凹槽106內(nèi)的頂層硅103獲得光滑表面。
[0049]如圖5所示，然后進(jìn)行步驟4)，提供一硅襯底107，鍵合所述硅襯底107及所述絕緣層 104;
[0050]作為示例，本步驟在鍵合前還包括對(duì)所述SOI襯底及硅襯底107進(jìn)行清洗的步驟。
[0051]作為示例，在鍵合前，還包括對(duì)所述硅襯底107以及所述絕緣層104表面進(jìn)行等離子親水處理的步驟，以獲得更佳的鍵合效果。
[0052]如圖6所示，接著進(jìn)行步驟5)，去除所述SOI襯底的底層硅101;
[0053]作為示例，采用TMAH溶液對(duì)所述SOI襯底的底層硅101進(jìn)行濕法腐蝕以將其全部去除。當(dāng)然，也可以先采用研磨工藝去除部分的底層硅101后，再采用TMAH溶液對(duì)所述SOI襯底的底層硅101進(jìn)行濕法腐蝕以將其全部去除，這樣可以提高去除效率。另外，其它的剝離工藝如激光剝離等，也同樣適用，并不限定于此處所列舉的示例。
[0054]如圖7所示，最后進(jìn)行步驟6)，去除所述SOI襯底的埋氧層102，形成圖形化絕緣體上硅襯底107材料。
[0055]作為示例，采用HF溶液對(duì)所述SOI襯底的埋氧層102進(jìn)行濕法腐蝕以將其全部去除，露出所述頂層硅103。
[0056]作為示例，必要時(shí)，還包括對(duì)所述頂層硅103表面進(jìn)行CMP拋光的步驟，形成具有光潔表面的圖形化絕緣體上硅襯底107材料。
[0057]如圖7所示，本實(shí)施例還提供一種圖形化絕緣體上娃襯底107材料，包括:娃襯底107;絕緣層104，結(jié)合于所述底層硅101表面，且于對(duì)應(yīng)于制備晶體管溝道的位置具有直至所述硅襯底107的凹槽106;頂層硅103，結(jié)合于所述絕緣層104表面。
[0058]作為示例，所述絕緣層104為二氧化硅層。
[°°59]作為示例，所述絕緣層104的厚度為不小于5nm。
[0000]作為示例，所述頂層娃103的厚度范圍為不小于30nm。
[0061]如上所述，本發(fā)明的圖形化絕緣體上硅襯底107材料及其制備方法，具有以下有益效果:本發(fā)明通過在對(duì)應(yīng)于制備晶體管溝道的絕緣層104中制作凹槽106，該凹槽106完全貫穿于頂層硅103及底層硅101之間，使得后續(xù)制備的晶體管溝道下方具有挖空區(qū)域。本發(fā)明的襯底制備過程中，在保證材料質(zhì)量的同時(shí)，避免了Smart-cut方法中的退火剝離步驟，從而避免了圖形化區(qū)域的頂層硅103因受到較大應(yīng)力而出現(xiàn)破損的問題。本發(fā)明結(jié)構(gòu)及方法簡(jiǎn)單，可有效提高器件的可靠性，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0062]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【主權(quán)項(xiàng)】
1.一種圖形化絕緣體上硅襯底材料的制備方法，其特征在于，所述制備方法包括步驟: 步驟I)，提供一包括底層硅、埋氧層及頂層硅的SOI襯底，于所述頂層硅表面形成絕緣層； 步驟2)，于所述絕緣層表面形成掩膜層，并于對(duì)應(yīng)于制備晶體管溝道的位置形成刻蝕窗口 ； 步驟3)，基于刻蝕窗口刻蝕所述絕緣層，形成貫穿至所述頂層硅的凹槽； 步驟4)，提供一硅襯底，鍵合所述硅襯底及所述絕緣層； 步驟5)，去除所述SOI襯底的底層硅； 步驟6 )，去除所述SOI襯底的埋氧層，形成圖形化絕緣體上硅襯底材料。2.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟I)中，所述SOI襯底的頂層娃厚度為不小于30nm。3.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟I)中，采用熱氧化工藝于所述頂層硅表面形成二氧化硅層，作為絕緣層。4.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟I)中，所述絕緣層的厚度為不小于5nm。5.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟4)在鍵合前還包括對(duì)所述SOI襯底及硅襯底進(jìn)行清洗的步驟。6.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟5)中，采用TMAH溶液對(duì)所述SOI襯底的底層硅進(jìn)行濕法腐蝕以將其全部去除。7.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟6)中，采用HF溶液對(duì)所述SOI襯底的埋氧層進(jìn)行濕法腐蝕以將其全部去除，露出所述頂層硅。8.根據(jù)權(quán)利要求1所述的圖形化絕緣體上硅襯底材料的制備方法，其特征在于:步驟6)中，還包括對(duì)所述頂層硅表面進(jìn)行CMP拋光的步驟。9.一種圖形化絕緣體上硅襯底材料，其特征在于，包括: 硅襯底； 絕緣層，結(jié)合于所述底層硅表面，且于對(duì)應(yīng)于制備晶體管溝道的位置具有直至所述硅襯底的凹槽； 頂層硅，結(jié)合于所述絕緣層表面。10.根據(jù)權(quán)利要求9所述的圖形化絕緣體上硅襯底材料，其特征在于:所述絕緣層為二氧化硅層。11.根據(jù)權(quán)利要求9所述的圖形化絕緣體上硅襯底材料，其特征在于:所述絕緣層的厚度為不小于5nm。12.根據(jù)權(quán)利要求9所述的圖形化絕緣體上硅襯底材料，其特征在于:所述頂層硅的厚度范圍為不小于30nm。
【文檔編號(hào)】H01L21/762GK105895575SQ201610300740
【公開日】2016年8月24日
【申請(qǐng)日】2016年5月9日
【發(fā)明人】俞文杰, 劉強(qiáng), 劉暢, 文嬌, 王翼澤, 王曦
【申請(qǐng)人】中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所