陣列基板及其制備方法
【專利摘要】本發(fā)明公開一種陣列基板及其制備方法。該陣列基板包括：第一絕緣層設置于基板上；源極圖案設置于第一絕緣層內(nèi)；環(huán)狀柵極圖案設置于第一絕緣層上且環(huán)繞于源極圖案的外圍；第二絕緣層覆蓋于環(huán)狀柵極圖案上；半導體圖案設置于環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)且與源極圖案的外露部分電性連接，半導體圖案與環(huán)狀柵極圖案之間進一步由第二絕緣層電性絕緣；像素電極設置于第二絕緣層上且與半導體圖案的遠離基板的一側(cè)電性連接。通過上述方式，本發(fā)明能夠增加溝道的寬長比，進而提高開態(tài)電流。
【專利說明】
陣列基板及其制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及陣列基板技術(shù)領(lǐng)域，特別是涉及一種陣列基板及其制備方法。
【背景技術(shù)】
[0002]在液晶面板工業(yè)中，目前的陣列基板通常采用底柵結(jié)構(gòu)，而底柵結(jié)構(gòu)的開態(tài)電流極為依賴溝道的寬長比。由于目前的陣列基板的制備工藝條件有限，溝道的長度到達5微米級別已很難再縮小，而增加溝道的寬度會犧牲一定的開口率。因此，現(xiàn)有技術(shù)的陣列基板的溝道的寬長比無法增加，進而無法增加底柵結(jié)構(gòu)的開態(tài)電流。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的目的在于提供一種陣列基板及其制備方法，能夠解決上述問題。
[0004]為實現(xiàn)上述目的，本發(fā)明采用的一個技術(shù)方案是:提供一種陣列基板，其包括:
[0005]基板；
[0006]第一絕緣層，設置于基板上；
[0007]源極圖案，設置于第一絕緣層內(nèi)；
[0008]環(huán)狀柵極圖案，設置于第一絕緣層上且環(huán)繞于源極圖案的外圍；
[0009]第二絕緣層，覆蓋于環(huán)狀柵極圖案上，其中源極圖案的遠離基板的一側(cè)經(jīng)第一絕緣層和第二絕緣層至少部分外露；
[0010]半導體圖案，設置于環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)且與源極圖案的外露部分電性連接，半導體圖案與環(huán)狀柵極圖案之間進一步由第二絕緣層電性絕緣；
[0011]像素電極，設置于第二絕緣層上且與半導體圖案的遠離基板的一側(cè)電性連接。
[0012]其中，陣列基板包括與源極圖案電性連接的數(shù)據(jù)線，第一絕緣層包括緩沖層和鈍化層，其中數(shù)據(jù)線形成于緩沖層內(nèi)，并由鈍化層覆蓋。
[0013]其中，源極圖案包括層疊設置的第一源極圖案層和第二源極圖案層，其中第一源極圖案層與數(shù)據(jù)線為同一材料，第二源極圖案層與環(huán)狀柵極圖案為同一材料。
[0014]其中，陣列基板包括與環(huán)狀柵極圖案電性連接的掃描線，第二絕緣層進一步覆蓋掃描線。
[0015]其中，半導體圖案與源極圖案的外露部分直接接觸。
[0016]其中，像素電極與半導體圖案的遠離基板的一側(cè)直接接觸。
[0017]為實現(xiàn)上述目的，本發(fā)明采用的另一個技術(shù)方案是:提供一種陣列基板的制備方法，其包括:
[0018]基板；
[0019]在基板上形成第一絕緣層以及設置于第一絕緣層內(nèi)的源極圖案，其中第一絕緣層至少部分外露源極圖案的遠離基板的一側(cè)；
[0020]在第一絕緣層上形成環(huán)狀柵極圖案，其中環(huán)狀柵極圖案環(huán)繞于源極圖案的外圍；
[0021]在環(huán)狀柵極圖案上形成第二絕緣層，其中第二絕緣層至少部分外露源極圖案的遠離基板的一側(cè)；
[0022]在環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)形成半導體圖案，其中半導體圖案與源極圖案的外露部分電性連接且與環(huán)狀柵極圖案之間由第二絕緣層電性絕緣；
[0023]在第二絕緣層形成像素電極，其中像素電極與半導體圖案的遠離基板的一側(cè)電性連接。
[0024]其中，在基板上形成第一絕緣層以及設置于第一絕緣層內(nèi)的源極圖案的步驟包括:
[0025]在基板上形成緩沖層并進行圖案化處理，以在緩沖層上形成與源極圖案和數(shù)據(jù)線對應的溝槽；
[0026]在緩沖層上形成第一導電層并進行圖案化處理，以在溝槽內(nèi)形成第一源極圖案層和數(shù)據(jù)線；
[0027]在緩沖層上形成鈍化層并進行圖案化處理，以在鈍化層上形成至少部分外露第一源極圖案層的開口。
[0028]其中，在第一絕緣層上形成環(huán)狀柵極圖案的步驟包括:
[0029]在鈍化層上形成第二導電層并進行圖案化處理，以在開口內(nèi)形成第二源極圖案層并在開口的外圍形成環(huán)狀柵極圖案，其中第一源極圖案層和第二源極圖案層共同作為源極圖案。
[0030]其中，在鈍化層上形成第二導電層并進行圖案化處理的步驟進一步包括:基板;形成與環(huán)狀柵極圖案電性連接的掃描線。
[0031]本發(fā)明的有益效果是:區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明的陣列基板包括:基板;第一絕緣層，設置于基板上;源極圖案，設置于第一絕緣層內(nèi)；環(huán)狀柵極圖案，設置于第一絕緣層上且環(huán)繞于源極圖案的外圍；第二絕緣層，覆蓋于環(huán)狀柵極圖案上，其中源極圖案的遠離基板的一側(cè)經(jīng)第一絕緣層和第二絕緣層至少部分外露;半導體圖案，設置于環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)且與源極圖案的外露部分電性連接，半導體圖案與環(huán)狀柵極圖案之間進一步由第二絕緣層電性絕緣;像素電極，設置于第二絕緣層上且與半導體圖案的遠離基板的一側(cè)電性連接;相較于現(xiàn)有技術(shù)的陣列基板采用底柵結(jié)構(gòu)，采用環(huán)狀柵極結(jié)構(gòu)，能夠增加溝道的寬長比，進而提高開態(tài)電流。
【附圖說明】
[0032]圖1是本發(fā)明第一實施例的陣列基板的剖面圖；
[0033]圖2是圖1中數(shù)據(jù)線與源極圖案的平面圖；
[0034]圖3是圖1中鈍化層的平面圖；
[0035]圖4是圖1中掃描線和環(huán)狀柵極圖案的平面圖；
[0036]圖5是圖1中第二絕緣層的平面圖；
[0037]圖6是圖1中半導體圖案的平面圖；
[0038]圖7是圖1中像素電極的平面圖；
[0039]圖8是圖1中環(huán)狀柵極圖案的剖面圖；
[0040]圖9是本發(fā)明第一實施例的陣列基板的制備方法的流程圖；
[0041]圖10是圖9中制備緩沖層的示意圖；
[0042]圖11是圖9中制備第一源極圖案層和數(shù)據(jù)線的示意圖；
[0043]圖12是圖9中制備鈍化層的示意圖；
[0044]圖13是圖9中制備第二源極圖案層和環(huán)狀棚.極圖案的不意圖；
[0045]圖14是圖9中制備第二絕緣層的示意圖；
[0046]圖15是圖9中制備半導體圖案的不意圖；
[0047]圖16是圖9中制備像素電極的示意圖；
[0048]圖17是本發(fā)明第一實施例的顯示面板的結(jié)構(gòu)示意圖。
【具體實施方式】
[0049]請參見圖1，圖1是本發(fā)明第一實施例的陣列基板的剖面圖。本實施例所揭示的陣列基板包括:掃描線G、數(shù)據(jù)線D、基板11、第一絕緣層12、源極圖案13、環(huán)狀柵極圖案14、第二絕緣層15、半導體圖案16以及像素電極17。
[0050]其中，基板11優(yōu)選為玻璃基板。第一絕緣層12設置在基板11上，具體而言，第一絕緣層12包括緩沖層121和鈍化層122，通過CVD (Chemical Vapor Depos it 1n，化學氣相沉積)-Photo (曝光)-Dry (干刻)-Str (剝離)步驟，在基板11上形成緩沖層121。
[0051 ]通過PVD(Physical Vapor Deposit1n，物理氣相沉積)-Photo_Wet(濕刻)_Str，在基板11上形成數(shù)據(jù)線D和源極圖案13，由于緩沖層121的圖案與數(shù)據(jù)線D的圖案完全一致，因此在形成數(shù)據(jù)線D和源極圖案13時無需額外增加一道光罩。
[0052]結(jié)合圖2所示，數(shù)據(jù)線D與源極圖案13電性連接，源極圖案13和數(shù)據(jù)線D形成于緩沖層121內(nèi)，即源極圖案13和數(shù)據(jù)線D埋在緩沖層121內(nèi)，能夠使得源極圖案13和數(shù)據(jù)線D與緩沖層121所在的平面平坦，避免設置其他膜層時爬坡，并且能夠防止源極圖案13和數(shù)據(jù)線D氧化。
[0053 ] 通過CVD-Pho to-Dry-Str，在緩沖層121上形成鈍化層122，數(shù)據(jù)線D由鈍化層122覆蓋，如圖3所示。
[0054]其中，源極圖案13包括層疊設置的第一源極圖案層131和第二源極圖案層132，第一源極圖案層131與數(shù)據(jù)線D為同一材料，第二源極圖案層132與環(huán)狀柵極圖案14為同一材料。優(yōu)選地，數(shù)據(jù)線D和環(huán)狀柵極圖案層14為同一材料。
[0055]在基板11上形成數(shù)據(jù)線D和第一源極圖案層131，數(shù)據(jù)線D與第一源極圖案層131電性連接，第一源極圖案層131和數(shù)據(jù)線D形成于緩沖層121內(nèi)。鈍化層122覆蓋數(shù)據(jù)線D，并未覆蓋第一源極圖案層131。
[0056]通過?￥0-?110切-￥6卜3廿，在第一絕緣層12上形成掃描線6和環(huán)狀柵極圖案14，8口在鈍化層122上形成掃描線G和環(huán)狀柵極圖案14，掃描線G與環(huán)狀柵極圖案14電性連接。其中，環(huán)狀柵極圖案14設置于第一絕緣層12上且環(huán)繞于源極圖案13的外圍，即環(huán)狀柵極圖案14環(huán)繞于第一源極圖案層131的外圍，如圖4所示。
[0057]在第一絕緣層12上形成掃描線G和環(huán)狀柵極圖案14時，在第一源極圖案層131上形成第二源極圖案層132。
[0058]通過PVD-Pho to-WET-Str，形成第二絕緣層15。第二絕緣層15覆蓋于環(huán)狀柵極圖案14和掃描線G上，其中源極圖案13的遠離基板的一側(cè)經(jīng)第一絕緣層12和第二絕緣層15至少部分外露，即第二源極圖案層132經(jīng)第一絕緣層12和第二絕緣層15至少部分外露，如圖5所不O
[0059]通過CVD-Photo-Dry-Str，在第二源極圖案層132上形成半導體圖案16。其中，半導體圖案16設置于環(huán)狀柵極圖案14的環(huán)繞區(qū)域內(nèi)且與源極圖案13的外露部分電性連接，半導體圖案16與環(huán)狀柵極圖案14之間進一步由第二絕緣層15電性絕緣，即半導體圖案16與第二源極圖案層132的外露部分電性連接，如圖6所示。
[0060]具體而言，半導體圖案16與源極圖案13的外露部分直接接觸，即半導體圖案16與第二源極圖案層132的外露部分直接接觸。
[0061 ] 其中，半導體圖案16的材料包括非晶娃、IGZ0(indium gallium zinc oxide，銦鎵鋅氧化物)或者多晶硅。本實施例的半導體圖案16優(yōu)選采用非晶硅材料，直接通過CVD制程生長η+非晶硅，即摻磷非晶硅，無需Dry制程對η+非晶硅進行切斷。
[0062]通過PVD-Photo-WET-Str，在半導體圖案16上形成像素電極17。像素電極17設置于第二絕緣層15上且與半導體圖案16的遠離基板的一側(cè)電性連接，如圖7所示。其中，像素電極17與半導體圖案16的遠離基板的一側(cè)直接接觸。
[0063]其中，像素電極17優(yōu)選為IT0(Indium tin oxide，氧化銦錫)電極或者MoTi電極。
[0064]進一步參見圖8所示，半導體圖案16的厚度為L，半徑為R，通常半導體圖案16的厚度L約為0.2微米。例如，半導體圖案16的半徑R為4微米，則環(huán)狀柵極圖案14的溝道寬比為W/L = 2jtR/L=120。因此本實施例所揭示的陣列基板的溝道寬比大于或等于120，相對于現(xiàn)有技術(shù)的溝道寬比為1-10，能夠增加溝道的寬長比，進而提高開態(tài)電流，增加充電率。
[0065]本發(fā)明還提供一種陣列基板的制備方法，其基于第一實施例所揭示的陣列基板進行詳細描述。如圖9所示，本實施例所揭示的制備方法包括以下步驟:
[0066]步驟S901:在基板11上形成第一絕緣層12以及設置于第一絕緣層12內(nèi)的源極圖案13，其中第一絕緣層12至少部分外露源極圖案13的遠離基板的一側(cè)；
[0067]步驟S902:在第一絕緣層12上形成環(huán)狀柵極圖案14，其中環(huán)狀柵極圖案14環(huán)繞于源極圖案13的外圍；
[0068]步驟S903:在環(huán)狀柵極圖案14上形成第二絕緣層15，其中第二絕緣層15至少部分外露源極圖案13的遠離基板11的一側(cè)；
[0069]步驟S904:在環(huán)狀柵極圖案14的環(huán)繞區(qū)域內(nèi)形成半導體圖案16，其中半導體圖案16與源極圖案13的外露部分電性連接且與環(huán)狀柵極圖案14之間由第二絕緣層15電性絕緣；
[0070]步驟S905:在第二絕緣層15形成像素電極17，其中像素電極17與半導體圖案16的遠離基板11的一側(cè)電性連接。
[0071]在步驟S901中，基板11優(yōu)選為玻璃基板。在基板11上形成緩沖層121并進行圖案化處理，以在緩沖層121上形成與源極圖案13和數(shù)據(jù)線D對應的溝槽111，如圖10所示。
[0072]在緩沖層121上形成第一導電層112并進行圖案化處理，以在溝槽111內(nèi)形成第一源極圖案層131和數(shù)據(jù)線D，如圖11所示；
[0073]在緩沖層121上形成鈍化層122并進行圖案化處理，以在鈍化層122上形成至少部分外露第一源極圖案層131的開口，如圖12所不。
[0074]在步驟S902中，在鈍化層122上形成第二導電層113并進行圖案化處理，以在開口內(nèi)形成第二源極圖案層132并在開口的外圍形成所述環(huán)狀柵極圖案14，其中第一源極圖案層131和第二源極圖案層132共同作為源極圖案13，如圖13所示。
[0075]此外，在鈍化層122上形成與環(huán)狀柵極圖案14電性連接的掃描線G。
[0076]在步驟S903中，如圖14所示，第二絕緣層15覆蓋于環(huán)狀柵極圖案14和掃描線G上，其中源極圖案13的遠離基板的一側(cè)經(jīng)第一絕緣層12和第二絕緣層15至少部分外露，即第二源極圖案層132經(jīng)第一絕緣層12和第二絕緣層15至少部分外露，如圖5所示。
[0077]在步驟S904中，在第二源極圖案層132上形成半導體圖案16，如圖15所示。其中，半導體圖案16設置于環(huán)狀柵極圖案14的環(huán)繞區(qū)域內(nèi)且與源極圖案13的外露部分電性連接，半導體圖案16與環(huán)狀柵極圖案14之間進一步由第二絕緣層15電性絕緣，即半導體圖案16與第二源極圖案層132的外露部分電性連接，如圖6所示。具體而言，半導體圖案16與源極圖案13的外露部分直接接觸，即半導體圖案16與第二源極圖案層132的外露部分直接接觸。
[0078]在步驟S905中，在半導體圖案16上形成像素電極17，如圖16所示。像素電極17設置于第二絕緣層15上且與半導體圖案16的遠離基板的一側(cè)電性連接，如圖7所示。其中，像素電極17與半導體圖案16的遠離基板的一側(cè)直接接觸。
[0079]如圖8所示，半導體圖案16的厚度為L，半徑為R，通常半導體圖案16的厚度L約為
0.2微米。例如，半導體圖案16的半徑R為4微米，則環(huán)狀柵極圖案14的溝道寬比為W/L = 2jtR/L=120。因此本實施例所揭示的陣列基板的溝道寬比大于或等于120，相對于現(xiàn)有技術(shù)的溝道寬比為1-10，能夠增加溝道的寬長比，進而提高開態(tài)電流，增加充電率。
[0080]本發(fā)明還提供一種顯示面板，如圖17所示，本實施例所揭示的顯示面板170包括陣列基板171、彩膜基板172以及設置在陣列基板171和彩膜基板172之間的液晶層173，本實施例所揭示的陣列基板171為上述實施例所描述的陣列基板，在此不再贅述。
[0081]綜上所述，本發(fā)明的陣列基板包括:基板;第一絕緣層，設置于基板上;源極圖案，設置于第一絕緣層內(nèi)；環(huán)狀柵極圖案，設置于第一絕緣層上且環(huán)繞于源極圖案的外圍；第二絕緣層，覆蓋于環(huán)狀柵極圖案上，其中源極圖案的遠離基板的一側(cè)經(jīng)第一絕緣層和第二絕緣層至少部分外露;半導體圖案，設置于環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)且與源極圖案的外露部分電性連接，半導體圖案與環(huán)狀柵極圖案之間進一步由第二絕緣層電性絕緣;像素電極，設置于第二絕緣層上且與半導體圖案的遠離基板的一側(cè)電性連接;相較于現(xiàn)有技術(shù)的陣列基板采用底柵結(jié)構(gòu)，采用環(huán)狀柵極結(jié)構(gòu)，能夠增加溝道的寬長比，進而提高開態(tài)電流。
[0082]以上所述僅為本發(fā)明的實施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
【主權(quán)項】
1.一種陣列基板，其特征在于，所述陣列基板包括: 基板； 第一絕緣層，設置于所述基板上； 源極圖案，設置于所述第一絕緣層內(nèi)； 環(huán)狀柵極圖案，設置于所述第一絕緣層上且環(huán)繞于所述源極圖案的外圍； 第二絕緣層，覆蓋于所述環(huán)狀柵極圖案上，其中所述源極圖案的遠離所述基板的一側(cè)經(jīng)所述第一絕緣層和所述第二絕緣層至少部分外露； 半導體圖案，設置于所述環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)且與所述源極圖案的外露部分電性連接，所述半導體圖案與所述環(huán)狀柵極圖案之間進一步由所述第二絕緣層電性絕緣； 像素電極，設置于所述第二絕緣層上且與所述半導體圖案的遠離所述基板的一側(cè)電性連接。2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板包括與所述源極圖案電性連接的數(shù)據(jù)線，所述第一絕緣層包括緩沖層和鈍化層，其中所述數(shù)據(jù)線形成于所述緩沖層內(nèi)，并由所述鈍化層覆蓋。3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述源極圖案包括層疊設置的第一源極圖案層和第二源極圖案層，其中所述第一源極圖案層與所述數(shù)據(jù)線為同一材料，所述第二源極圖案層與所述環(huán)狀柵極圖案為同一材料。4.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板包括與所述環(huán)狀柵極圖案電性連接的掃描線，所述第二絕緣層進一步覆蓋所述掃描線。5.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述半導體圖案與所述源極圖案的外露部分直接接觸。6.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述像素電極與所述半導體圖案的遠離所述基板的一側(cè)直接接觸。7.—種陣列基板的制備方法，其特征在于，所述制備方法包括: 基板； 在所述基板上形成第一絕緣層以及設置于所述第一絕緣層內(nèi)的源極圖案，其中所述第一絕緣層至少部分外露所述源極圖案的遠離所述基板的一側(cè)； 在所述第一絕緣層上形成環(huán)狀柵極圖案，其中所述環(huán)狀柵極圖案環(huán)繞于所述源極圖案的外圍； 在所述環(huán)狀柵極圖案上形成第二絕緣層，其中所述第二絕緣層至少部分外露所述源極圖案的遠離所述基板的一側(cè)； 在所述環(huán)狀柵極圖案的環(huán)繞區(qū)域內(nèi)形成半導體圖案，其中所述半導體圖案與所述源極圖案的外露部分電性連接且與所述環(huán)狀柵極圖案之間由所述第二絕緣層電性絕緣； 在所述第二絕緣層形成像素電極，其中所述像素電極與所述半導體圖案的遠離所述基板的一側(cè)電性連接。8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述在所述基板上形成第一絕緣層以及設置于所述第一絕緣層內(nèi)的源極圖案的步驟包括: 在所述基板上形成緩沖層并進行圖案化處理，以在所述緩沖層上形成與所述源極圖案和數(shù)據(jù)線對應的溝槽； 在所述緩沖層上形成第一導電層并進行圖案化處理，以在所述溝槽內(nèi)形成第一源極圖案層和所述數(shù)據(jù)線； 在所述緩沖層上形成鈍化層并進行圖案化處理，以在所述鈍化層上形成至少部分外露所述第一源極圖案層的開口。9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，在所述第一絕緣層上形成環(huán)狀柵極圖案的步驟包括: 在所述鈍化層上形成第二導電層并進行圖案化處理，以在所述開口內(nèi)形成第二源極圖案層并在所述開口的外圍形成所述環(huán)狀柵極圖案，其中所述第一源極圖案層和所述第二源極圖案層共同作為所述源極圖案。10.根據(jù)權(quán)利要求9所述的制備方法，其特征在于，在所述鈍化層上形成第二導電層并進行圖案化處理的步驟進一步包括: 形成與所述環(huán)狀柵極圖案電性連接的掃描線。
【文檔編號】H01L21/77GK105914213SQ201610379712
【公開日】2016年8月31日
【申請日】2016年6月1日
【發(fā)明人】周志超, 夏慧
【申請人】深圳市華星光電技術(shù)有限公司