3d全局像素單元及其制備方法
【專利摘要】本發(fā)明提供了一種3D全局像素單元及其制備方法，包括在第一硅襯底層上制作的感光區(qū)域和在第二硅襯底層上制作的8T信號存儲與讀出電路區(qū)域；感光區(qū)域和8T信號存儲與讀出電路區(qū)域豎直方向上排布；通過通孔的連接來實現感光區(qū)域與8T信號存儲與讀出電路區(qū)域的互連；通過第一開關管和第二開關管按照一定的時序，將復位開關與傳輸管分別存儲于第一存儲節(jié)點和第二存儲節(jié)點上，最終實現將曝光時間內獲取的信號電壓存儲于像素單元內一段時間再讀出，從而實現整個像素單元陣列的全局快門曝光；本發(fā)明實現了讀出電路與感光二極管的垂直互連；不僅提高外界與感光二極管的光通路，改善信號存儲電容的光隔離度，還減小像素單元所占用的芯片面積。
【專利說明】
3D全局像素單元及其制備方法
技術領域
[0001]本發(fā)明涉及半導體圖像感測技術領域，具體涉及一種3D全局像素單元及其制備方法。
【背景技術】
[0002]傳統的全局快門像素技術主要用于CCD圖像傳感器。由于CMOS圖像傳感器的不斷普及，且由于機器視覺、電影制作、工業(yè)、汽車和掃描應用要求必須以高圖像品質捕捉快速移動的物體，各大圖像傳感器廠商已經致力于克服在CMOS圖像傳感器上使用全局快門像素技術的相關傳統障礙。在這種努力下，所提供的全局快門像素技術具有更小的像素尺寸、更大的填充系數、更低的暗電流和更低的噪聲，使得CMOS圖像傳感器在更多應用中成為CCD傳感器的可行替代方案。
[0003]常規(guī)的CMOS圖像傳感器的全局快門像素單元中，感光二極管和信號存儲及讀出電路單元器件均做在同一平面內。存儲單元需要占用較大的面積來制作存儲信號的電容，因此全局像元的面積始終難以減小，填充系數始終較小。并且，感光單元、存儲電容和讀出電路三者之間容易互相干擾。

【發(fā)明內容】

[0004]為了克服以上問題，本發(fā)明旨在提供一種3D結構的全局快門像素單元及其制備方法，采用背照工藝和3D結構，在不同層面制作立體單元結構，可以實現信號讀出電路與感光二極管的垂直互連。
[0005]為了達到上述目的，3D全局像素單元，至少包括兩部分:位于第一硅襯底層(02)的感光區(qū)域和位于第二硅襯底層(10)的8T信號存儲與讀出電路區(qū)域;所述8T信號存儲與讀出電路區(qū)域具有8T信號存儲與讀出電路;其特征在于，所述感光區(qū)域與所述8T信號存儲與讀出電路區(qū)域在豎直方向上排布;其中，
[0006]所述感光區(qū)域設置于第一硅襯底層(02)上，其包括:
[0007]所述第一硅襯底層(02)背面從上往下次設置的感光二極管(01)、抗反射涂層
(04),色彩過濾層(05)和微透鏡(06)，并且在所述感光二極管(01)兩側設置有填充有電介質的隔離溝槽(03);
[0008]所述8T信號存儲與讀出電路區(qū)域設置于第二硅襯底層(10)上，其包括:
[0009]所述第二硅襯底層(10)背面從上往下依次設置的:第二電介質層(09)、光遮擋層
(08)、以及第一電介質層(07)；
[0010]所述第二硅襯底層(10)的正面從下向上依次為:8T信號存儲與讀出電路(14)、位于所述8Τ信號存儲與讀出電路(14)上方的第三電介質層(15)以及位于第三電介質層(15)上方的金屬層(M);其中，
[0011]所述感光二極管(01)與所述8Τ信號存儲與讀出電路(14)之間通過通孔(12)相連，所述通孔(12)的一端連接所述感光二極管(01)，所述通孔(12)穿過所述第一電介質層(07)、所述光遮擋層(08)、所述第二電介質層(09)和所述第二硅襯底層(10)，使得所述通孔(12)的另一端連接所述8T信號存儲與讀出電路(14)，并且，所述通孔(12)的側壁具有第四電介質層(13)；
[0012]所述第三電介質層(15)用于所述8T信號存儲與讀出電路(14)與所述金屬層(M)之間的隔離;所述第三電介質層(15)中具有接觸孔(CT);所述信號存儲與讀出電路(14)通過接觸孔(CT)與所述金屬層(M)實現互連;其中，
[0013]所述8T信號存儲與讀出電路包括:復位開關、傳輸管、第一源跟隨器、預充電管、第一開關管、第二開關管、第一存儲節(jié)點、第二存儲節(jié)點、第二源跟隨器、行選擇器;所述復位開關的漏極接復位電壓、柵極接像素輸入端、源極接傳輸管的源極，傳輸管的漏極與感光二極管的陰極相連、傳輸管的柵極與像素單元輸入端相連;第一源跟隨器的漏極接VDD，第一源跟隨器的源極與預充電管的漏極相連，預充電管的源極接地、預充電管的柵極接像素輸入端;第一源跟隨器的源極以及預充電管的漏極與第一開關管的漏極相連，第一開關管的源極為第一存儲節(jié)點，第一開關管的柵極接像素輸入端;第一存儲節(jié)點與第二開關管的漏極相連，第二開關管的柵極接像素輸入端，第二開關管的源極為第二存儲節(jié)點，第二存儲節(jié)點與第二源跟隨器的柵極相連;第二源跟隨器的漏極與VDD相連，第二源跟隨器的源極與行選擇器的漏極相連;行選擇器的柵極為像素單元輸入端，行選擇器的源極作為整個所述像素單元的輸出端。
[0014]優(yōu)選地，所述第一電介質層和所述第二電介質層的材料均為絕緣材料。
[0015]優(yōu)選地，所述第一電介質層和所述第二電介質層的材料為氧化硅。
[0016]優(yōu)選地，所述硅襯底的材料為單晶硅。
[0017]為了達到上述目的，本發(fā)明提供了一種權利要求1所述的3D全局像素單元的制備方法，其包括:
[0018]步驟01:在所述第一硅襯底層正面依次沉積所述第一電介質層、所述光遮擋層、所述第二電介質層和所述第二硅襯底層；
[0019]步驟02:在所述第二硅襯底層、所述第二電介質層、所述光遮擋層、所述第一電介質層和第一硅襯底層中形成所述通孔，所述通孔的底部插入所述第一硅襯底層中；
[0020]步驟03:在所述通孔側壁形成所述第四電介質層，并且在所述通孔內填充金屬；[0021 ]步驟04:在所述第二硅襯底層正面制備所述8T信號存儲與讀出電路；
[0022]步驟05:在完成所述步驟04的所述第二硅襯底層正面形成所述第三電介質層；
[0023]步驟06:在所述第三電介質層中制備出所述接觸孔，并且在所述接觸孔表面和所述第三電介質層表面形成所述金屬層；
[0024]步驟07:減薄所述第一硅襯底層背面；
[0025]步驟08:在所述第一硅襯底層背面中形成所述感光二極管，以及位于所述感光二極管周圍的隔離溝槽，并且在所述隔離溝槽內填充電介質;其中，所述感光二極管與所述通孔相連；
[0026]步驟09:在所述隔離溝槽表面和所述感光二極管表面依次形成抗反射層、所述色彩過濾層和所述微透鏡;其中，所述8T信號存儲與讀出電路包括:復位開關、傳輸管、第一源跟隨器、預充電管、第一開關管、第二開關管、第一存儲節(jié)點、第二存儲節(jié)點、第二源跟隨器、行選擇器;所述復位開關的漏極接復位電壓、柵極接像素輸入端、源極接傳輸管的源極，傳輸管的漏極與感光二極管的陰極相連、傳輸管的柵極與像素單元輸入端相連;第一源跟隨器的漏極接VDD，第一源跟隨器的源極與預充電管的漏極相連，預充電管的源極接地、預充電管的柵極接像素輸入端;第一源跟隨器的源極以及預充電管的漏極與第一開關管的漏極相連，第一開關管的源極為第一存儲節(jié)點，第一開關管的柵極接像素輸入端;第一存儲節(jié)點與第二開關管的漏極相連，第二開關管的柵極接像素輸入端，第二開關管的源極為第二存儲節(jié)點，第二存儲節(jié)點與第二源跟隨器的柵極相連;第二源跟隨器的漏極與VDD相連，第二源跟隨器的源極與行選擇器的漏極相連;行選擇器的柵極為像素單元輸入端，行選擇器的源極作為整個所述像素單元的輸出端。
[0027]優(yōu)選地，所述步驟01中，所述第一電介質層和所述第二電介質層的制備均采用熱氧化工藝。
[0028]優(yōu)選地，所述步驟01中，所述光遮擋層的制備采用大馬士革工藝。
[0029]優(yōu)選地，所述步驟03具體包括:
[0030]步驟031:在所述通孔底部和側壁、以及所述第二硅襯底層表面沉積所述第四電介質層；
[0031]步驟032:采用光刻和刻蝕工藝，刻蝕去除所述通孔底部和所述第二硅襯底層表面的所述第四電介質層，保留所述通孔側壁的所述第四電介質層；
[0032]步驟033:在所述通孔內依次電鍍種子層和填充金屬。
[0033]根據權利要求5所述的制備方法，其特征在于，所述步驟09中，在完成步驟08的第一硅襯底層背面和隔離溝槽表面涂覆或淀積抗反射層。
[0034]本發(fā)明的3D結構的全局像素單元及其制備方法，通過第一開關管和第二開關管按照一定的時序，將復位開關與傳輸管分別存儲于第一存儲節(jié)點和第二存儲節(jié)點上，最終實現將曝光時間內獲取的信號電壓存儲于像素單元內一段時間再讀出，從而實現整個像素單元陣列的全局快門曝光;通過采用背照工藝和3D結構，在不同層面制作立體單元結構，可以實現8T信號讀出電路與感光二極管的垂直互連;從而不僅提高了外界與感光二極管的光通路，改善了信號存儲電容的光隔離度，而且減小了像素單元所占用的芯片面積。
【附圖說明】
[0035]圖1為本發(fā)明的一個較佳實施例的3D全局像素單元的截面結構示意圖
[0036]圖2為本發(fā)明的一個較佳實施例的3D全局像素單元的8T信號讀出與存儲電路結構示意圖
[0037]圖3為本發(fā)明的一個較佳實施例的3D全局像素單元的制備方法的流程示意圖
[0038]圖4-12為本發(fā)明的一個較佳實施例的3D全局像素單元的制備方法的各個步驟示意圖
【具體實施方式】
[0039]為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內。
[0040]本發(fā)明中，第一硅襯底層層的感光區(qū)域與第二硅襯底層的信號存儲與讀出電路單元區(qū)域在豎直方向上排布，感光二極管位于信號存儲與讀出電路上方;通過通孔實現感光二極管與信號存儲與讀出電路的互連。
[0041]以下結合附圖1-12和具體實施例對本發(fā)明作進一步詳細說明。需說明的是，附圖均采用非常簡化的形式、使用非精準的比例，且僅用以方便、清晰地達到輔助說明本實施例的目的。
[0042]本實施例中，請參閱圖1，3D8T全局快門像素單元，至少包括:位于第一硅襯底層的感光區(qū)域(圖1中上虛線框)和位于第二硅襯底層的8T信號存儲與讀出電路區(qū)域(圖1中下虛線框)；感光區(qū)域與8T信號存儲與讀出電路區(qū)域在豎直方向上排布；
[0043]感光區(qū)域設置于第一硅襯底層02，其包括:第一硅襯底02背面從上往下依次設置的感光二極管01、抗反射涂層04、色彩過濾層05和微透鏡06，在感光二極管01兩側具有填充有電介質的隔離溝槽03;
[0044]8T信號存儲與讀出電路區(qū)域設置于第二硅襯底層10上，其包括:第二硅襯底層10背面從上往下依次設置的:第二電介質層09、光遮擋層08、以及第一電介質層07;第二硅襯底層10的正面從下向上依次為:8T信號存儲與讀出電路14、位于8T信號存儲于讀出電路14上方的第三電介質層15以及位于第三電介質層15上方的金屬層Μ;這里的金屬層M為可以后道互連金屬層；
[0045]感光二極管01與8Τ信號存儲與讀出電路14之間通過通孔12相連，通孔12的一端連接感光二極管01，通孔12穿過第一電介質層07、光遮擋層08、第二電介質層09和第二硅襯底層10，使得通孔12的另一端連接8Τ信號存儲與讀出電路14，并且，通孔12的側壁具有第四電介質層13;
[0046]第三電介質層15用于8Τ信號存儲與讀出電路14與金屬層M之間的隔離；第三電介質層15中具有接觸孔CT;8T信號存儲與讀出電路14通過接觸孔CT與金屬層M實現互連;這里，還包括:位于第二硅襯底層10背面的有源與無源區(qū)11。較佳的，第一電介質層07和第二電介質層09的材料均為絕緣材料，例如氧化物，有源與無源區(qū)11中的有源區(qū)為P型摻雜有源區(qū)。通孔12可以采用穿透娃通孔(Through Silicon Via)工藝制作的。
[0047]本實施例中，請參閱圖2，8T信號存儲與讀出電路14包括:復位開關M1、傳輸管M2、第一源跟隨器SFl (M3)、預充電管Μ4、第一開關管Μ5、第二開關管Μ6、第一存儲節(jié)點SNl、第二存儲節(jié)點SN2、第二源跟隨器SF3(M7)、行選擇器Μ8;復位開關Ml的漏極接復位電壓Vreset、柵極接像素輸入端RX、源極接傳輸管M2的源極，傳輸管M2的漏極與感光二極管的陰極相連、傳輸管M2柵極與像素單元輸入端TG相連;第一源跟隨器SFl (M3)的漏極接VDD，第一源跟隨器SFl的源極與預充電管M4的漏極相連，預充電管M4的源極接地、預充電管M4的柵極接像素輸入端PC;第一源跟隨器SFl的源極以及預充電管M4的漏極與第一開關管M5的漏極相連，第一開關管M5的源極為第一存儲節(jié)點SNl，第一開關管M5的柵極接像素輸入端SI;第一存儲節(jié)點SNl與第二開關管M6的漏極相連，第二開關管M6的柵極接像素輸入端S2，第二開關管M6的源極為第二存儲節(jié)點SN2，第二存儲節(jié)點SN2與第二源跟隨器SF3(M7)的柵極相連;第二源跟隨器SF3(M7)的漏極與VDD相連，第二源跟隨器SF3(M7)的源極與行選擇器M8的漏極相連;行選擇器M8的柵極為像素單元輸入端RS，行選擇器M8的源極作為整個像素單元的輸出端。通過第一開關管和第二開關管按照一定的時序，將復位開關與傳輸管分別存儲于第一存儲節(jié)點和第二存儲節(jié)點上，最終實現將曝光時間內獲取的信號電壓存儲于像素單元內一段時間再讀出，從而實現整個像素單元陣列的全局快門曝光。
[0048]請參閱圖3-12，本實施例中，如圖3所示，上述3D全局像素單元的制備方法，包括:
[0049]步驟01:請參閱圖4，在第一硅襯底層02正面依次沉積第一電介質層07、光遮擋層
08、第二電介質層09和第二硅襯底層10;
[0050]具體的，可以采用熱氧化工藝來制備第一電介質層07和第二電介質層09;可以采用大馬士革工藝來制備光遮擋層08;第二硅襯底層10的制備可以采用硅外延工藝。
[0051 ]步驟02:請參閱圖5，在第二硅襯底層10、第二電介質層09、光遮擋層08、第一電介質層07和第一硅襯底層02中形成通孔12，通孔12的底部插入第一硅襯底層02中；
[°°52] 具體的，采用穿透娃通孔(Through Silicon Via)工藝刻蝕出通孔12。
[0053]步驟03:請參閱圖6，在通孔12側壁形成第四電介質層13，并且在通孔12內填充金屬；
[0054]具體的，包括以下過程:
[0055]步驟031:在通孔12底部和側壁、以及第二硅襯底層10表面沉積第四電介質層13;
[0056]步驟032:采用光刻和刻蝕工藝，刻蝕去除通孔12底部和第二硅襯底層10表面的第四電介質層13，保留通孔12側壁的第四電介質層13;
[0057]步驟033:在通孔12內依次電鍍種子層和填充金屬。
[0058]步驟04:請參閱圖7，在第二硅襯底層10正面制備上述的8T信號存儲與讀出電路14;
[0059]具體的，將整個結構倒置，在第二硅襯底層10正面形成有源與無源區(qū)11，如采用離子注入形成P型摻雜有源區(qū)；
[0060]步驟05:請參閱圖8，在完成步驟04的第二硅襯底層10正面形成第三電介質層15;
[0061]具體的，可以但不限于采用熱氧化工藝或化學氣相沉積工藝來制備第三電介質層15；
[0062 ]步驟06:請參閱圖9，在第三電介質層15中制備出接觸孔CT，并且在接觸孔CT表面和第三電介質層15表面形成金屬層M;
[0063]具體的，經光刻和刻蝕工藝來制備接觸孔CT，完成信號存儲與讀出電路14與金屬層M的連線和接觸塊(pad)的制作。
[0064]步驟07:請參閱圖10，減薄第一硅襯底層02背面；
[0065]步驟08:請參閱圖11，在第一硅襯底層02背面中形成感光二極管01，以及位于感光二極管01周圍的隔離溝槽03，并且在隔離溝槽03內填充電介質；
[0066]具體的，這里感光二極管01可以采用感光二極管;在第一硅襯底層02中進行N型離子注入，離子注入一定深度，使感光二極管01與通孔12相連接，并且制備感光二極管01，在感光二極管01周圍進行光刻和刻蝕來形成隔離溝槽03，然后可以但不限于采用化學氣相沉積工藝在隔離溝槽03內填充電介質；
[0067]步驟09:請參閱圖12，在隔離溝槽03表面和感光二極管01表面依次形成抗反射層
04、色彩過濾層05和微透鏡06;
[0068]具體的，可以但不限于在完成步驟08的第一硅襯底層02背面和隔離溝槽03表面涂覆或淀積抗反射層04，在抗反射層04表面依次形成色彩過濾層05和微透鏡06的制備，本步驟可以采用常規(guī)工藝，這里不再贅述。
[0069]雖然本發(fā)明已以較佳實施例揭示如上，然所述實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護范圍應以權利要求書所述為準。
【主權項】
1.一種3D全局像素單元，至少包括兩部分:位于第一硅襯底層(02)的感光區(qū)域和位于第二硅襯底層(10)的8T信號存儲與讀出電路區(qū)域;所述8T信號存儲與讀出電路區(qū)域具有8T信號存儲與讀出電路;其特征在于，所述感光區(qū)域與所述8T信號存儲與讀出電路區(qū)域在豎直方向上排布;其中， 所述感光區(qū)域設置于第一硅襯底層(02)上，其包括: 所述第一硅襯底層(02)背面從上往下次設置的感光二極管(01)、抗反射涂層(04)、色彩過濾層(05)和微透鏡(06)，并且在所述感光二極管(01)兩側設置有填充有電介質的隔離溝槽(03); 所述8T信號存儲與讀出電路區(qū)域設置于第二硅襯底層(10)上，其包括: 所述第二硅襯底層(10)背面從上往下依次設置的:第二電介質層(09)、光遮擋層(08)以及第一電介質層(07)； 所述第二硅襯底層(10)的正面從下向上依次為:8T信號存儲與讀出電路(14)、位于所述8Τ信號存儲與讀出電路(14)上方的第三電介質層(15)以及位于第三電介質層(15)上方的金屬層(M);其中， 所述感光二極管(01)與所述8Τ信號存儲與讀出電路(14)之間通過通孔(12)相連，所述通孔(12)的一端連接所述感光二極管(01)，所述通孔(12)穿過所述第一電介質層(07)、所述光遮擋層(08)、所述第二電介質層(09)和所述第二硅襯底層(10)，使得所述通孔(12)的另一端連接所述8Τ信號存儲與讀出電路(14)，并且，所述通孔(12)的側壁具有第四電介質層(13); 所述第三電介質層(15)用于所述8Τ信號存儲與讀出電路(14)與所述金屬層(M)之間的隔離;所述第三電介質層(15)中具有接觸孔(CT);所述信號存儲與讀出電路(14)通過接觸孔(CT)與所述金屬層(M)實現互連;其中， 所述8Τ信號存儲與讀出電路包括:復位開關、傳輸管、第一源跟隨器、預充電管、第一開關管、第二開關管、第一存儲節(jié)點、第二存儲節(jié)點、第二源跟隨器、行選擇器;所述復位開關的漏極接復位電壓、柵極接像素輸入端、源極接傳輸管的源極，傳輸管的漏極與感光二極管的陰極相連、傳輸管的柵極與像素單元輸入端相連;第一源跟隨器的漏極接VDD，第一源跟隨器的源極與預充電管的漏極相連，預充電管的源極接地、預充電管的柵極接像素輸入端；第一源跟隨器的源極以及預充電管的漏極與第一開關管的漏極相連，第一開關管的源極為第一存儲節(jié)點，第一開關管的柵極接像素輸入端;第一存儲節(jié)點與第二開關管的漏極相連，第二開關管的柵極接像素輸入端，第二開關管的源極為第二存儲節(jié)點，第二存儲節(jié)點與第二源跟隨器的柵極相連;第二源跟隨器的漏極與VDD相連，第二源跟隨器的源極與行選擇器的漏極相連;行選擇器的柵極為像素單元輸入端，行選擇器的源極作為整個所述像素單元的輸出端。2.根據權利要求1所述的3D全局像素單元，其特征在于，所述第一電介質層和所述第二電介質層的材料均為絕緣材料。3.根據權利要求2所述的3D全局像素單元，其特征在于，所述第一電介質層和所述第二電介質層的材料為氧化硅。4.根據權利要求1所述的3D全局像素單元，其特征在于，所述硅襯底的材料為單晶硅。5.—種權利要求1所述的3D全局像素單元的制備方法，其特征在于，包括: 步驟01:在所述第一硅襯底層正面依次沉積所述第一電介質層、所述光遮擋層、所述第二電介質層和所述第二硅襯底層； 步驟02:在所述第二硅襯底層、所述第二電介質層、所述光遮擋層、所述第一電介質層和第一硅襯底層中形成所述通孔，所述通孔的底部插入所述第一硅襯底層中； 步驟03:在所述通孔側壁形成所述第四電介質層，并且在所述通孔內填充金屬； 步驟04:在所述第二硅襯底層正面制備所述8T信號存儲與讀出電路;其中，所述8T信號存儲與讀出電路包括:復位開關、傳輸管、第一源跟隨器、預充電管、第一開關管、第二開關管、第一存儲節(jié)點、第二存儲節(jié)點、第二源跟隨器、行選擇器;所述復位開關的漏極接復位電壓、柵極接像素輸入端、源極接傳輸管的源極，傳輸管的漏極與感光二極管的陰極相連、傳輸管的柵極與像素單元輸入端相連;第一源跟隨器的漏極接VDD，第一源跟隨器的源極與預充電管的漏極相連，預充電管的源極接地、預充電管的柵極接像素輸入端;第一源跟隨器的源極以及預充電管的漏極與第一開關管的漏極相連，第一開關管的源極為第一存儲節(jié)點，第一開關管的柵極接像素輸入端;第一存儲節(jié)點與第二開關管的漏極相連，第二開關管的柵極接像素輸入端，第二開關管的源極為第二存儲節(jié)點，第二存儲節(jié)點與第二源跟隨器的柵極相連;第二源跟隨器的漏極與VDD相連，第二源跟隨器的源極與行選擇器的漏極相連；行選擇器的柵極為像素單元輸入端，行選擇器的源極作為整個所述像素單元的輸出端；步驟05:在完成所述步驟04的所述第二硅襯底層正面形成所述第三電介質層； 步驟06:在所述第三電介質層中制備出所述接觸孔，并且在所述接觸孔表面和所述第三電介質層表面形成所述金屬層； 步驟07:減薄所述第一硅襯底層背面； 步驟08:在所述第一硅襯底層背面中形成所述感光二極管以及位于所述感光二極管周圍的隔離溝槽，并且在所述隔離溝槽內填充電介質；其中，所述感光二極管與所述通孔相連； 步驟09:在所述隔離溝槽表面和所述感光二極管表面依次形成抗反射層、所述色彩過濾層和所述微透鏡。6.根據權利要求5所述的制備方法，其特征在于，所述步驟01中，所述第一電介質層和所述第二電介質層的制備均采用熱氧化工藝。7.根據權利要求5所述的制備方法，其特征在于，所述步驟01中，所述光遮擋層的制備采用大馬士革工藝。8.根據權利要求5所述的制備方法，其特征在于，所述步驟03具體包括: 步驟031:在所述通孔底部和側壁、以及所述第二硅襯底層表面沉積所述第四電介質層； 步驟032:采用光刻和刻蝕工藝，刻蝕去除所述通孔底部和所述第二硅襯底層表面的所述第四電介質層，保留所述通孔側壁的所述第四電介質層； 步驟033:在所述通孔內依次電鍍種子層和填充金屬。9.根據權利要求5所述的制備方法，其特征在于，所述步驟09中，在完成步驟08的第一硅襯底層背面和隔離溝槽表面涂覆或淀積抗反射層。
【文檔編號】H01L27/146GK105914217SQ201610480963
【公開日】2016年8月31日
【申請日】2016年6月27日
【發(fā)明人】趙宇航
【申請人】上海集成電路研發(fā)中心有限公司, 成都微光集電科技有限公司