一種基于通用esop8引線框架的多芯片封裝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種基于通用ESOP8引線框架的多芯片封裝結(jié)構(gòu)，包括ESOP8引線框架基島，所述ESOP8引線框架基島的上端面分別設(shè)置有第一芯片和覆銅絕緣層；所述覆銅絕緣層包括依次水平貼裝的絕緣膠層、絕緣基材層、銅箔層以及點(diǎn)膠層；所述銅箔層由多塊相互獨(dú)立的銅箔片構(gòu)成；每塊所述銅箔上分別設(shè)置有第二芯片。本發(fā)明的封裝結(jié)構(gòu)解決了通用ESOP引線框架單基島無法實(shí)現(xiàn)多芯片封裝，同時(shí)也解決了絕緣膠工藝漏電問題。在生產(chǎn)環(huán)節(jié)無需增加其他設(shè)備也無需增加生產(chǎn)工裝夾具，最大程度利用現(xiàn)有資源，節(jié)約成本。在市面上該方案為終端客戶提供多芯片集成方案，實(shí)現(xiàn)成本及組裝空間最小化，提高了產(chǎn)品競爭力。
【專利說明】
一種基于通用ES0P8引線框架的多芯片封裝結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種基于通用ES0P8引線框架的多芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]目前，現(xiàn)有ES0P8封裝為了提高封裝散熱性，封裝采取引線框架基島下沉裸露在塑封體底部以便散熱。雖然提高了了封裝散熱性，但該封裝由于引線框架基島裸露在塑封體夕卜，對引線框架多基島多芯片方案無法可靠實(shí)現(xiàn)。目前，ES0P8封裝所用引線框架市面上均為單基島方案。如附圖1所示，在多芯片封裝領(lǐng)域，由于第一芯片11、第二芯片21、第三芯片22的襯底不能共基島相連，無法實(shí)現(xiàn)此類多芯片封裝。
[0003]在單基島方案框架上，雖然理論上可以采用絕緣膠工藝實(shí)現(xiàn)襯底隔離進(jìn)而實(shí)現(xiàn)多芯片封裝，但實(shí)際存在以下兩個(gè)生產(chǎn)可靠性問題:
[0004]I)點(diǎn)膠工藝絕緣膠厚度無法管控，如圖2a、圖2b、圖2c、圖2d、圖2e為生產(chǎn)隨機(jī)選取測量膠體厚度，從測量數(shù)據(jù)來看點(diǎn)膠工藝厚度2.2um?24.2um不等。絕緣膠工藝中由于導(dǎo)電粒子迀移當(dāng)絕緣膠厚度小于5um會(huì)導(dǎo)致絕緣芯片與基島之間產(chǎn)生漏電。2)目前在制作引線框架工藝中基島存在5um?1um毛刺凸尖現(xiàn)象，如點(diǎn)膠工藝中遇到基島毛刺凸尖芯片襯底極有可能與基島導(dǎo)通，多芯片功能失效。綜上:ES0P8封裝所用引線框架及目前生產(chǎn)工藝無法實(shí)現(xiàn)可靠的多芯片封裝。

【發(fā)明內(nèi)容】

[0005]本發(fā)明目的是針對現(xiàn)有技術(shù)存在的缺陷提供一種基于通用ES0P8引線框架的多芯片封裝結(jié)構(gòu)。
[0006]本發(fā)明為實(shí)現(xiàn)上述目的，采用如下技術(shù)方案:一種基于通用ES0P8引線框架的多芯片封裝結(jié)構(gòu)，包括ES0P8引線框架基島，所述ES0P8引線框架基島的上端面分別設(shè)置有第一芯片和覆銅絕緣層;所述覆銅絕緣層包括依次水平貼裝的絕緣膠層、絕緣基材層、銅箔層以及點(diǎn)膠層;所述銅箔層由多塊相互獨(dú)立的銅箔片構(gòu)成;每塊所述銅箔上分別設(shè)置有第二芯片;所述絕緣基材層的耐熱性為260 °C?300 0C，玻璃化溫度Tg在130 °C以上，熱膨脹系數(shù)量級(jí)在I O—6。
[0007]進(jìn)一步的，所述絕緣基材采用多孔點(diǎn)膠方式進(jìn)行點(diǎn)膠貼裝。
[0008]本發(fā)明的有益效果:本發(fā)明的封裝結(jié)構(gòu)解決了通用ESOP引線框架單基島無法實(shí)現(xiàn)多芯片封裝，同時(shí)也解決了絕緣膠工藝漏電問題。在生產(chǎn)環(huán)節(jié)無需增加其他設(shè)備也無需增加生產(chǎn)工裝夾具，最大程度利用現(xiàn)有資源，節(jié)約成本。在市面上該方案為終端客戶提供多芯片集成方案，實(shí)現(xiàn)成本及組裝空間最小化，提高了產(chǎn)品競爭力。
[0009]本發(fā)明的封裝結(jié)構(gòu)的封裝成本較低。由于市面上柔性絕緣基板大量運(yùn)用，價(jià)格低廉，本發(fā)明提出一種封裝結(jié)構(gòu)，可基于通用引線框架實(shí)現(xiàn)多芯片封裝，對無力承擔(dān)高額開模費(fèi)用的企業(yè)來說無論是制造可行性還是成本可行性，是一種較合理的方案，大大降低了生產(chǎn)成本。
【附圖說明】
[0010]圖1為傳統(tǒng)的ES0P8弓丨線框架封裝結(jié)構(gòu)示意圖。
[0011 ]圖2a至2e為傳統(tǒng)點(diǎn)膠工藝絕緣膠厚度隨機(jī)測量示意圖。
[0012]圖3a為本發(fā)明ES0P8引線框架封裝結(jié)構(gòu)俯視圖結(jié)構(gòu)示意圖。
[0013]圖3b為本發(fā)明ES0P8引線框架封裝結(jié)構(gòu)主視圖結(jié)構(gòu)示意圖。
[0014]圖3c為本發(fā)明中的覆銅絕緣層結(jié)構(gòu)示意圖。
[0015]圖4為本發(fā)明中覆銅絕緣基板的劃分示意圖。
[0016]圖5為本發(fā)明中覆銅絕緣基板的產(chǎn)品掃描結(jié)果示意圖。
[0017]圖6為本發(fā)明中覆銅絕緣基板的設(shè)備數(shù)據(jù)控制圖。
[0018]圖7為本發(fā)明的生產(chǎn)工藝實(shí)景圖。
【具體實(shí)施方式】
[0019]圖3a至圖3c所示，公開了一種基于通用ES0P8引線框架的多芯片封裝結(jié)構(gòu)，包括ES0P8引線框架基島2，所述ES0P8引線框架基島2的上端面分別設(shè)置有第一芯片31和覆銅絕緣層32;所述覆銅絕緣層32包括依次水平貼裝的絕緣膠層321、絕緣基材層322、銅箔層323以及點(diǎn)膠層324;所述銅箔層323由多塊相互獨(dú)立的銅箔片構(gòu)成;每塊所述銅箔上分別設(shè)置有第二芯片33。
[0020]該方案可利用現(xiàn)有傳統(tǒng)引線框架點(diǎn)膠工藝實(shí)現(xiàn)，無需增加特殊設(shè)備也無需增加工裝夾具。只需在劃片和裝片工序環(huán)節(jié):對絕緣基板按規(guī)格進(jìn)行劃分;如圖4所示覆銅絕緣基板的劃分;對劃分好的絕緣基板按圖紙進(jìn)行貼裝，如圖5所示。
[0021 ]對于覆銅絕緣基板的選材，本發(fā)明的絕緣基材層的耐熱性為260°C?300 V，玻璃化溫度Tg在130°C以上，熱膨脹系數(shù)量級(jí)在10—6。由于IC封裝產(chǎn)品要經(jīng)過幾次175°C高溫固化，可見，絕緣基材的耐高溫特性和膨脹系數(shù)最為關(guān)鍵。而市面上如FR-4覆銅基板、高性能CAF、BT等電子級(jí)覆銅絕緣基板可根據(jù)不同需求選擇相應(yīng)材質(zhì)。如選材溫度系數(shù)與其它材料差異較大，IC產(chǎn)品將產(chǎn)生分層導(dǎo)致產(chǎn)品報(bào)廢。該方案經(jīng)過生產(chǎn)反復(fù)試驗(yàn)及數(shù)據(jù)對比，得出最優(yōu)絕緣基板，確保產(chǎn)品無分層。圖6為產(chǎn)品掃描結(jié)果:從圖中可以看出產(chǎn)品無分層現(xiàn)象。
[0022]在貼裝覆銅絕緣基板時(shí)需控制點(diǎn)膠量均勻，使絕緣基材保持水平不傾斜。該方案在設(shè)備點(diǎn)膠工藝上采用多孔點(diǎn)膠方式進(jìn)行點(diǎn)膠，以確保絕緣基材水平，經(jīng)試驗(yàn)傾斜度可以控制±3°。
[0023]為了闡述簡潔，以下是以單芯片為例介紹本封裝結(jié)構(gòu)關(guān)鍵生產(chǎn)工藝控制情況:
[0024]覆銅絕緣基板貼裝在通用引線框架上:從設(shè)備數(shù)據(jù)控制圖上，如圖7可以看出覆銅絕緣基板控制在±30um以內(nèi)，能較好的滿足工藝要求±50um以內(nèi)。
[0025]在覆銅絕緣基板上點(diǎn)膠:此環(huán)節(jié)需控制第二次點(diǎn)膠需保證在覆銅絕緣基板中心位置。
[0026]功能芯片貼裝:此環(huán)節(jié)功能芯片需保證較小的傾斜度，否則會(huì)對焊線環(huán)節(jié)造成影響。
[0027]芯片與框架焊線互連:本環(huán)節(jié)作為關(guān)鍵工序最后一步，也是整個(gè)環(huán)節(jié)最為關(guān)鍵工序。需保證焊點(diǎn)推拉力達(dá)到工藝管控指標(biāo)。
[0028]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于通用ES0P8引線框架的多芯片封裝結(jié)構(gòu)，其特征在于，包括ES0P8引線框架基島，所述ES0P8引線框架基島的上端面分別設(shè)置有第一芯片和覆銅絕緣層;所述覆銅絕緣層包括依次水平貼裝的絕緣膠層、絕緣基材層、銅箔層以及點(diǎn)膠層;所述銅箔層由多塊相互獨(dú)立的銅箔片構(gòu)成;每塊所述銅箔上分別設(shè)置有第二芯片;所述絕緣基材層的耐熱性為2600C?300 0C，玻璃化溫度Tg在130 °C以上，熱膨脹系數(shù)量級(jí)在10-6。2.如權(quán)利要求1所述的一種基于通用ESOP8引線框架的多芯片封裝結(jié)構(gòu)，其特征在于，所述絕緣基材層采用多孔點(diǎn)膠方式進(jìn)行點(diǎn)膠貼裝。
【文檔編號(hào)】H01L23/495GK105932005SQ201610204842
【公開日】2016年9月7日
【申請日】2016年4月1日
【發(fā)明人】劉桂芝, 付強(qiáng), 羅衛(wèi)國
【申請人】無錫麟力科技有限公司