半導體裝置的制造方法
【專利摘要】根據(jù)一個實施方式，提供半導體裝置的制造方法，在基板上形成半導體層，在上述半導體層上形成第1絕緣膜，在上述第1絕緣膜上形成金屬層，在上述金屬層形成第1部分以及第2部分，以上述第1部分以及上述第2部分為掩模，向上述半導體層注入雜質(zhì)，將上述第1部分去除，并且使上述第2部分縮小而形成柵極電極，以上述柵極電極為掩模，向上述半導體層注入雜質(zhì)。
【專利說明】半導體裝置的制造方法
[0001 ] 本申請以2015年3月11日提交的日本專利申請第2015-048150號為基礎(chǔ)申請并主張優(yōu)先權(quán)，在此通過參照而包含該基礎(chǔ)申請的全部內(nèi)容。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及半導體裝置的制造方法。
【背景技術(shù)】
[0003]例如，公知有以下技術(shù)，S卩:在形成了柵極電極后，向半導體層的成為溝道區(qū)域的區(qū)域外側(cè)的第I區(qū)域注入雜質(zhì)而形成低雜質(zhì)濃度區(qū)域，用抗蝕劑掩模將低雜質(zhì)濃度區(qū)域覆蓋后，向第I區(qū)域的外側(cè)部分注入高濃度的雜質(zhì)而形成源區(qū)/漏區(qū)。
[0004]此外，還公知有以下技術(shù)等，S卩:以抗蝕劑作為掩模將雜質(zhì)注入，并在去除抗蝕劑后將雜質(zhì)注入，從而形成LDD(Lightly-Doped-Drain，輕摻雜漏區(qū))型的薄膜晶體管的技術(shù)；利用半色調(diào)掩模(ha I f tone mask)進行曝光，從而改變抗蝕劑的膜厚的技術(shù)。

【發(fā)明內(nèi)容】

[0005]根據(jù)一個實施方式，提供半導體裝置的制造方法，在基板上形成半導體層，在上述半導體層上形成第I絕緣膜，在上述第I絕緣膜上形成金屬層，在上述金屬層形成第I部分以及第2部分，以上述第I部分以及上述第2部分為掩模，向上述半導體層注入雜質(zhì)，將上述第I部分去除，并且使上述第2部分縮小而形成柵極電極，以上述柵極電極為掩模，向上述半導體層注入雜質(zhì)。
【附圖說明】
[0006]圖1是概略性表示本實施方式的半導體裝置能夠適用的顯示裝置DSP的結(jié)構(gòu)的圖。
[0007]圖2是用于說明本實施方式的半導體裝置的制造方法的圖。
[0008]圖3是用于說明本實施方式的半導體裝置的制造方法的圖。
[0009]圖4是表示本實施方式的薄膜晶體管TFTl中的半導體層SC、以及比較例的薄膜晶體管TFT2中的半導體層SC2的一例的平面圖。
【具體實施方式】
[0010]以下，對于本實施方式，參照附圖進行說明。另外，公開內(nèi)容只不過是一例，本領(lǐng)域技術(shù)人員確保發(fā)明的主旨而容易想到的適當變更當然包含在本發(fā)明的范圍內(nèi)。此外，為了使說明更明確，與實際情況相比，附圖有示意性地表示各部的寬度、厚度、形狀等的情況，但只是一例而不對本發(fā)明的解釋進行限定。此外，本說明書和各圖中，對于發(fā)揮與針對先前的圖已描述過的部分相同或類似的功能的構(gòu)成要素附加同一參照符號，有適當省略重復的詳細說明的情況。
[0011]圖1是概略性表示本實施方式的半導體裝置能夠適用的顯示裝置DSP的結(jié)構(gòu)的圖。另外，本實施方式中，對顯示裝置DSP是液晶顯示裝置的情況進行說明，但不限于此，也可以是具備有機電致發(fā)光顯示元件等的自發(fā)光型的顯示裝置、具備電泳元件等的電子紙型的顯示裝置等、應用MEMS(Micro Electro Mechanical Systems，微機電系統(tǒng))的顯示裝置、或者應用電致變色的顯示裝置。
[0012]顯示裝置DSP具備有源矩陣類型的顯示面板PNL、和供給用于在顯示面板PNL上顯示圖像的信號的驅(qū)動部。顯示面板PNL在一例中是在一對基板間保持有液晶層的液晶顯示面板。顯示面板PNL具備對圖像進行顯示的顯示區(qū)DA。顯示區(qū)DA由配置為矩陣狀的多個像素PX構(gòu)成。顯示面板PNL在顯示區(qū)DA具備多條柵極布線GL(GL1?GLm)、多條源極布線SL(SL1?SLn)等。其中，niSn是正的整數(shù)。
[0013]驅(qū)動部具備柵極驅(qū)動器⑶、源極驅(qū)動器SD以及控制電路CNT。對于柵極驅(qū)動器⑶以及源極驅(qū)動器SD而言，它們的至少一部分形成于顯示面板PNL?？刂齐娐稢NT設(shè)置于安裝于顯示面板PNL的驅(qū)動IC芯片或柔性印刷電路基板等。
[0014]各柵極布線GL被引出到顯示區(qū)DA的外側(cè)，并與柵極驅(qū)動器GD電連接。各源極布線SL被引出到顯示區(qū)DA的外側(cè)，并與源極驅(qū)動器SD電連接。柵極驅(qū)動器⑶以及源極驅(qū)動器SD等周邊電路具備N型的薄膜晶體管、P型的薄膜晶體管、組合了 N型及P型的互補型的薄膜晶體管等，對此不做詳述。另外，柵極驅(qū)動器GD以及源極驅(qū)動器SD的結(jié)構(gòu)不限于圖示的例子。
[0015]各像素PX具備開關(guān)元件SW、像素電極PE、共通電極CE等。開關(guān)元件SW例如由N型的薄膜晶體管構(gòu)成。開關(guān)元件SW與柵極布線GL以及源極布線SL電連接。像素電極PE與開關(guān)元件SW電連接。共通電極CE對多個像素PX的像素電極PE共通地配置。在共通電極CE與各像素電極PE之間形成電容，保持各像素PX的顯示所需的圖像信號(電壓)。
[0016]控制電路CNT根據(jù)從外部信號源供給的外部信號，生成對于在顯示區(qū)DA顯示圖像而言所需的各種信號，并向柵極驅(qū)動器GD以及源極驅(qū)動器SD分別輸出。此外，控制電路CNT對共通電極CE施加共同電位(VCOM)。柵極驅(qū)動器GD對各柵極布線GL供給掃描信號。源極驅(qū)動器SD對各源極布線SL供給圖像信號。與同一柵極布線GL連接的開關(guān)元件SW根據(jù)向各柵極布線GL供給的掃描信號而被切換為導通狀態(tài)或非導通狀態(tài)。開關(guān)元件SW為導通狀態(tài)時向源極布線SL供給的圖像信號經(jīng)由開關(guān)元件SW被供給到像素電極PE。此時，對應于像素電極PE的電位與共通電極CE的電位之間的電位差而形成電場。液晶層中包含的液晶分子的取向方向通過在像素電極PE與共通電極CE之間形成的電場而被控制。寫入到各像素PX的圖像信號在到下一圖像信號被寫入為止的期間，由像素電極PE與共通電極CE之間的電容保持。
[0017]接著，參照圖2及圖3，對半導體裝置的制造方法進行說明。另外，所謂這里的半導體裝置，相當于構(gòu)成上述開關(guān)元件SW或周邊電路的薄膜晶體管的至少一部分、具備該薄膜晶體管的基板、具備該基板的顯示面板、或者具備該顯示面板的顯示裝置。
[0018]首先，如圖2的(A)所示，在絕緣基板10之上形成半導體層SC。該半導體層SC例如能夠通過以下方法形成。即，在通過等離子CVD(chemical vapor deposit1n)在絕緣基板10之上形成非晶硅膜后，對該非晶硅膜照射準分子激光從而形成多晶硅膜。然后，將多晶硅膜通過光刻工序形成圖案。由此，形成圖示的島狀的半導體層SC。另外，雖未圖示，但在絕緣基板10與半導體層SC之間形成內(nèi)涂層。內(nèi)涂層例如由硅氮化物(SiN)以及硅氧化物(S1)形成。
[0019]接著，如圖2的(B)所示，在半導體層SC之上形成第I絕緣膜11。該第I絕緣膜11例如通過等離子CVD在絕緣基板10以及半導體層SC之上堆積以TEOS(Tetra-Ethyl-Ortho-Silicate)為材料的硅氧化物而形成。另外，用于形成第I絕緣膜11的材料不限于TEOS。
[0020]然后，在第I絕緣膜11之上形成金屬層Ml。該金屬層Ml例如通過濺射將金屬材料進行堆積而形成。作為用于形成金屬層Ml的金屬材料，能夠應用鉬、鎢、鈦、鋁、銀等。在一例中，金屬層Ml由鉬媽合金(MoW)形成。
[0021]然后，在金屬層Ml之上，形成膜厚不同的第I抗蝕劑Rl以及第2抗蝕劑R2。在圖示的例子中，第I抗蝕劑Rl具有第I膜厚Tl，第2抗蝕劑R2具有比第I膜厚Tl厚的第2膜厚T2。此外，第I抗蝕劑Rl從第2抗蝕劑R2離開。這樣的第I抗蝕劑Rl以及第2抗蝕劑R2例如能夠通過以下方法形成。即，在金屬層Ml之上將抗蝕劑材料成膜之后，經(jīng)由局部地透射率不同的光掩模進行曝光。作為抗蝕劑材料，可以應用所曝光的部分被去除的所謂正型的抗蝕劑材料。光掩模中，與第I抗蝕劑Rl對應的區(qū)域的第I透射率高于與第2抗蝕劑R2對應的區(qū)域的第2透射率。第2透射率例如大致為零。另外，與第I抗蝕劑Rl以及第2抗蝕劑R2的周邊對應的區(qū)域的光掩模的第3透射率高于第I透射率。通過對經(jīng)由這樣的光掩模而被曝光后的抗蝕劑材料進行顯影、清洗，形成第I膜厚Tl的第I抗蝕劑Rl以及第2膜厚T2的第2抗蝕劑R2。
[0022]接著，如圖2的(C)所示，在金屬層Ml形成第I部分Mll以及第2部分M12。第I部分Mll從第2部分M12離開。第I部分Ml I以及第2部分M12通過將從第I抗蝕劑Rl以及第2抗蝕劑R2露出的金屬層Ml去除而形成。金屬層Ml的去除例如能夠應用利用將金屬層Ml溶解的溶液的濕法刻蝕、或者利用反應離子氣體或等離子氣體的干法刻蝕。另外，在去除金屬層Ml時，還會有第I抗蝕劑Rl以及第2抗蝕劑R2的一部分被去除而它們縮小的情況。在圖示的例子中，在將金屬層Ml去除后，第I抗蝕劑Rl具有比第I膜厚Tl薄的第3膜厚T3，第2抗蝕劑R2具有比第2膜厚T2薄的第4膜厚T4。另外，關(guān)于第I抗蝕劑R1，還會有隨著金屬層Ml的去除而被完全去除的情況，該情況下第3膜厚T3成為零。
[0023]然后，以第I部分Mll以及第2部分M12為掩模，向半導體層SC注入雜質(zhì)。注入的雜質(zhì)例如是作為N型雜質(zhì)的磷(P)。由此，在半導體層SC，形成被注入了雜質(zhì)的區(qū)域Al?A3。另外，關(guān)于半導體層SC中的與第I部分Mll對置的區(qū)域A4、以及與第2部分M12對置的區(qū)域A5，幾乎沒有被注入雜質(zhì)。此外，在圖示的截面中，區(qū)域A5具有與第2部分M12同等的長度LI。
[0024]接著，如圖2的(D)所示，將第I部分Mll去除，并且使第2部分M12縮小而形成柵極電極GE。第I部分Mll的去除例如能夠應用干法刻蝕。此時，第I部分Mll不被第I抗蝕劑Rl覆蓋，或者被極薄的第I抗蝕劑Rl覆蓋，另一方面，第2部分M12被比第I抗蝕劑Rl厚的第4膜厚T4的第2抗蝕劑R2覆蓋。因此，在以將第I部分Mll完全去除的條件進行了刻蝕的情況下，第2部分M12雖然縮小，但不會被完全去除。這樣形成的柵極電極GE的邊緣的位置比第2部分M12的邊緣的位置后退。即，柵極電極GE的長度L2比圖2的(C)中示出的長度LI短。換言之，柵極電極GE位于區(qū)域A5與區(qū)域A2的邊界B1、以及區(qū)域A5與區(qū)域A3的邊界B2的內(nèi)側(cè)。此外，形成了這樣的柵極電極GE后的第2抗蝕劑R2具有比第4膜厚T4薄的第5膜厚T5。
[0025]接著，在將第2抗蝕劑R2去除后，如圖2的(E)所示，以柵極電極GE為掩模，向半導體層SC注入雜質(zhì)。注入的雜質(zhì)例如是作為N型雜質(zhì)的磷(P)。此時，雜質(zhì)以相比于參照圖2的(C)說明過的第一次雜質(zhì)注入工序而言成為低濃度的條件被注入。由此，在半導體層SC，形成被注入了雜質(zhì)的區(qū)域All?A16。區(qū)域All?A13分別與上述的區(qū)域Al?A3對應。這些區(qū)域All?A13均被注入了兩次雜質(zhì)，區(qū)域All?A13中的雜質(zhì)濃度是同等的。區(qū)域A14與上述的區(qū)域A4對應。區(qū)域A15及A16分別與上述的區(qū)域A5的一部分對應。區(qū)域A15形成在區(qū)域A12與區(qū)域A17之間，區(qū)域A16形成在區(qū)域A13與區(qū)域A17之間。區(qū)域A14?A16均以低濃度被注入了一次雜質(zhì)，區(qū)域A14?A16中的雜質(zhì)濃度是同等的。區(qū)域A14?A16中的雜質(zhì)濃度低于區(qū)域All?A13中的雜質(zhì)濃度。這樣形成的區(qū)域All?A16相當于雜質(zhì)區(qū)域。另外，區(qū)域A15及A16相當于LDD(Lightly-Doped-Drain)區(qū)域。關(guān)于半導體層SC中的與柵極電極GE對置的區(qū)域A17，幾乎沒有被注入雜質(zhì)。這樣的區(qū)域A17相當于溝道區(qū)域。
[0026]在圖示的例子中，半導體層SC中，與柵極電極GE對置的溝道區(qū)域是區(qū)域A17，與溝道區(qū)域鄰接的第I雜質(zhì)區(qū)域是區(qū)域A15，與第I雜質(zhì)區(qū)域鄰接的第2雜質(zhì)區(qū)域是區(qū)域A12，與第2雜質(zhì)區(qū)域鄰接的第3雜質(zhì)區(qū)域是區(qū)域A14。此外，區(qū)域A14的長度1^11比區(qū)域415的長度1^12長。另外，區(qū)域A16也與區(qū)域A15同樣地具有長度L12。
[0027]接著，如圖3的(A)所示，形成將柵極電極GE以及第I絕緣膜11覆蓋的第2絕緣膜12。進而，在第2絕緣膜12之上，形成第3絕緣膜13。第2絕緣膜12例如通過等離子CVD在第I絕緣膜11之上堆積硅氮化物而形成。第3絕緣膜13例如通過等離子CVD在第2絕緣膜12之上堆積硅氧化物而形成。另外，用于形成第2絕緣膜12以及第3絕緣膜13的材料不限于上述的例子。
[0028]然后，在第3絕緣膜13之上，形成規(guī)定的圖案的抗蝕劑Rll。
[0029]接著，如圖3的(B)所示，以抗蝕劑R11為掩模將第I?第3絕緣膜11?13去除，形成接觸孔CHl?CH3。接觸孔CHl將第I?第3絕緣膜11?13—直貫通至半導體層SC的區(qū)域All。接觸孔CH2將第2?第3絕緣膜12?13—直貫通至柵極電極GE。接觸孔CH3將第I?第3絕緣膜11?13—直貫通至半導體層SC的區(qū)域A13。
[0030]然后，將抗蝕劑RlI去除。
[0031]接著，如圖3的(C)所示，在第3絕緣膜13之上形成金屬層M2。金屬層M2還填充在接觸孔CHl?CH3中。
[0032]然后，在金屬層M2之上，形成規(guī)定的圖案的抗蝕劑R21?R23?？刮g劑R21形成在與接觸孔CHl對置的區(qū)域，抗蝕劑R22形成在與接觸孔CH2對置的區(qū)域，抗蝕劑R23形成在與接觸孔CH3對置的區(qū)域。
[0033]接著，如圖3的(D)所示，在金屬層M2形成電極El?E3。電極El?E3相互離開。這些電極El?E3通過將從抗蝕劑R21?R23露出的金屬層M2去除而形成。電極El與區(qū)域All連接，電極E2與柵極電極GE連接，電極E3與區(qū)±|^A13連接。
[0034]然后，將抗蝕劑R21?R23去除。由此，形成薄膜晶體管TFTl。
[0035]根據(jù)上述的本實施方式，在從形成島狀的半導體層SC開始到形成高濃度的雜質(zhì)區(qū)域即區(qū)域All?A13以及低濃度的雜質(zhì)區(qū)域即區(qū)域A14?A16為止的期間中使用的光掩模(在多個區(qū)域中透射率不同的半色調(diào)掩模)是僅I個。因此，本實施方式的制造方法相比于分別準備用于形成高濃度的雜質(zhì)區(qū)域的光掩模及用于形成柵極電極GE的光掩模等的制造方法，能夠削減光刻工序的次數(shù)，能夠提高生產(chǎn)性。此外，能夠削減要準備的光掩模的個數(shù)，能夠降低制造成本。
[0036]此外，通過將相互離開的第I抗蝕劑Rl以及第2抗蝕劑R2(或者，金屬層Ml的第I部分Mll以及第2部分M12)形成為所希望的形狀并注入雜質(zhì)，將第I抗蝕劑Rl以及第I部分Mll完全去除并且形成柵極電極GE后注入雜質(zhì)，從而能夠夾著高濃度的雜質(zhì)區(qū)域(例如區(qū)域A12)將低濃度的雜質(zhì)區(qū)域(例如區(qū)域A14)以自由的圖案形成。即，能夠僅通過I個光掩模形成自由度高的圖案的半導體層SC。
[0037]此外，第I抗蝕劑Rl以及第2抗蝕劑R2由于相互離開，所以與應用第I抗蝕劑Rl以及第2抗蝕劑R2相連的圖案的抗蝕劑的制造方法相比，抗蝕劑的膜厚及形狀不易產(chǎn)生偏差，能夠抑制加工精度的降低。
[0038]此外，在將金屬層Ml的第I部分Mll去除并且形成柵極電極GE的干法刻蝕的工序中，通過抑制刻蝕氣體中的離子的加速，能夠抑制第I絕緣膜11的削減。另外，即使是應用這樣的刻蝕條件的情況，也確認到在形成所希望的形狀的柵極電極GE的過程中，能夠完全去除第I部分Ml I。
[0039]圖4是表示本實施方式的薄膜晶體管TFTl中的半導體層SC、以及比較例的薄膜晶體管TFT2中的半導體層SC2的一例的平面圖。
[0040]如圖中的(A)所示，薄膜晶體管TFTl的半導體層SC具備高濃度的雜質(zhì)區(qū)域即區(qū)域八11?413、低濃度的雜質(zhì)區(qū)域即區(qū)域414?416、以及溝道區(qū)域即區(qū)域417。區(qū)域414?416相比于區(qū)域All?A13雜質(zhì)濃度較低，從而是高電阻。即，薄膜晶體管TFTl相對于柵極電極GE在一端側(cè)在低電阻的區(qū)域All及A12之間具有高電阻的區(qū)域A14。這樣的區(qū)域A14例如作為保護電阻體發(fā)揮功能，保護薄膜晶體管TFTl或者與薄膜晶體管TFTl連接的布線及其他電路元件等不受靜電影響。關(guān)于能夠成為這樣的保護電阻體的區(qū)域A14，通過應用本實施方式的制造方法，能夠根據(jù)需要的規(guī)格自由地設(shè)定其長度。此外，夾著柵極電極GE位于兩側(cè)的區(qū)域A15及A16能夠作為LDD區(qū)域發(fā)揮功能。
[0041]圖中的(B)所示的薄膜晶體管TFT2的半導體層SC2具備高濃度的雜質(zhì)區(qū)域即區(qū)域A21?A22、低濃度的雜質(zhì)區(qū)域即區(qū)域A23?A24、以及溝道區(qū)域即區(qū)域A25。關(guān)于該薄膜晶體管TFT2，相對于柵極電極GE位于一端側(cè)的區(qū)域A21，與區(qū)域All?A13同樣地是低電阻的區(qū)域。因此，在薄膜晶體管TFT2中，若欲使得具有作為與薄膜晶體管TFTl同樣的保護電阻體的功能，則需要擴大區(qū)域A21的全長。即，薄膜晶體管TFT2的設(shè)置面積也相比于薄膜晶體管TFTl的設(shè)置面積而擴大。
[0042]換言之，根據(jù)本實施方式，能夠以小的設(shè)置面積形成具備保護電阻體的功能的薄膜晶體管TFTl，能夠?qū)崿F(xiàn)像素的高精細化以及周邊電路的小型化。
[0043]如以上說明的那樣，根據(jù)本實施方式，能夠提供能夠提高生產(chǎn)性的半導體裝置的制造方法。
[0044]對本發(fā)明的幾個實施方式進行了說明，但這些實施方式是作為例子提示的，并不意欲限定發(fā)明的范圍。這些新的實施方式能夠以其他各種各樣的方式實施，在不脫離發(fā)明主旨的范圍內(nèi)，能夠進行各種省略、替換、變更。這些實施方式及其變形包含在發(fā)明的范圍及主旨中，并且包含在權(quán)利要求所記載的發(fā)明及其同等范圍內(nèi)。
【主權(quán)項】
1.一種半導體裝置的制造方法，其特征在于， 在基板上形成半導體層， 在上述半導體層上形成第I絕緣膜， 在上述第I絕緣膜上形成金屬層， 在上述金屬層形成第I部分以及第2部分， 以上述第I部分以及上述第2部分為掩模，向上述半導體層注入雜質(zhì)， 將上述第I部分去除，并且使上述第2部分縮小而形成柵極電極， 以上述柵極電極為掩模，向上述半導體層注入雜質(zhì)。2.如權(quán)利要求1所述的半導體裝置的制造方法，其特征在于， 在上述半導體層，形成與上述柵極電極對置的溝道區(qū)域、與上述溝道區(qū)域鄰接的第I雜質(zhì)區(qū)域、與上述第I雜質(zhì)區(qū)域鄰接的第2雜質(zhì)區(qū)域、以及與上述第2雜質(zhì)區(qū)域鄰接的第3雜質(zhì)區(qū)域， 上述第I雜質(zhì)區(qū)域具有與上述第3雜質(zhì)區(qū)域同等的雜質(zhì)濃度， 上述第2雜質(zhì)區(qū)域具有比上述第I雜質(zhì)區(qū)域高的雜質(zhì)濃度。3.如權(quán)利要求2所述的半導體裝置的制造方法，其特征在于， 上述第3雜質(zhì)區(qū)域的長度比上述第I雜質(zhì)區(qū)域的長度長。4.如權(quán)利要求1所述的半導體裝置的制造方法，其特征在于， 在形成上述第I部分以及上述第2部分時，在上述金屬層上形成第I膜厚的第I抗蝕劑以及比第I膜厚厚的第2膜厚的第2抗蝕劑。5.如權(quán)利要求4所述的半導體裝置的制造方法，其特征在于， 通過去除從上述第I抗蝕劑以及上述第2抗蝕劑露出的上述金屬層而形成上述第I部分以及上述第2部分。6.如權(quán)利要求5所述的半導體裝置的制造方法，其特征在于， 在去除了上述金屬層之后，上述第I抗蝕劑具有比上述第I膜厚薄的第3膜厚，上述第2抗蝕劑具有比上述第2膜厚薄的第4膜厚。7.如權(quán)利要求6所述的半導體裝置的制造方法，其特征在于， 上述第3膜厚是零。8.如權(quán)利要求6所述的半導體裝置的制造方法，其特征在于， 在形成上述柵極電極時，將上述第I部分完全去除，形成了上述柵極電極之后的上述第2抗蝕劑具有比上述第4膜厚薄的第5膜厚。9.如權(quán)利要求8所述的半導體裝置的制造方法，其特征在于， 進一步去除上述第2抗蝕劑。10.如權(quán)利要求9所述的半導體裝置的制造方法，其特征在于， 進一步形成將上述柵極電極以及上述第I絕緣膜覆蓋的第2絕緣膜。
【文檔編號】H01L21/336GK105977158SQ201610136076
【公開日】2016年9月28日
【申請日】2016年3月10日
【發(fā)明人】河村真, 河村真一
【申請人】株式會社日本顯示器