用于鰭式場(chǎng)效應(yīng)晶體管的源極/漏極區(qū)及其形成方法
【專利摘要】一種用于形成半導(dǎo)體器件的方法包括：形成從半導(dǎo)體襯底向上延伸的鰭和在鰭的部分的側(cè)壁上形成犧牲層。該方法還包括在犧牲層上方形成間隔件層和經(jīng)過犧牲層的底面使鰭的部分凹進(jìn)。凹進(jìn)形成設(shè)置在間隔件層的側(cè)壁部分之間的溝槽。去除犧牲層的至少部分以及在溝槽中形成源極/漏極區(qū)。本發(fā)明實(shí)施例涉及用于鰭式場(chǎng)效應(yīng)晶體管的源極/漏極區(qū)及其形成方法。
【專利說明】
用于鰭式場(chǎng)效應(yīng)晶體管的源極/漏極區(qū)及其形成方法
技術(shù)領(lǐng)域
[0001]本發(fā)明實(shí)施例涉及用于鰭式場(chǎng)效應(yīng)晶體管的源極/漏極區(qū)及其形成方法?！颈尘凹夹g(shù)】
[0002]半導(dǎo)體器件用于大量的電子器件中，諸如計(jì)算機(jī)、手機(jī)等。半導(dǎo)體器件包括通過在半導(dǎo)體晶圓上方沉積多種類型的材料薄膜以及圖案化材料薄膜以形成集成電路而在半導(dǎo)體晶圓上形成的集成電路。集成電路通常包括場(chǎng)效應(yīng)晶體管(FET)。
[0003]通常，平面FET已用于集成電路。然而，隨著現(xiàn)代半導(dǎo)體處理的增加密度和降低覆蓋區(qū)的需求，當(dāng)尺寸減小時(shí)，平面FET可以通常發(fā)生問題。這些問題中的一些包括亞閾值擺幅退化，明顯的漏致勢(shì)皇降低(DIBL)，器件特性的波動(dòng)以及泄漏。已經(jīng)對(duì)鰭式場(chǎng)效應(yīng)晶體管 (finFET)進(jìn)行了研究以克服這些問題中的一些。
[0004]在典型的finFET中，在襯底上方形成垂直鰭結(jié)構(gòu)。這種垂直鰭結(jié)構(gòu)用于在橫向方向上形成源極/漏極區(qū)和在鰭中形成溝道區(qū)。在形成FinFET的垂直方向上，在鰭的溝道區(qū)上方形成柵極。隨后，可以在finFET上方形成層間電介質(zhì)(ILD)和多個(gè)互連層。
【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種半導(dǎo)體器件，包括:鰭，從半導(dǎo)體襯底向上延伸；柵極堆疊件，設(shè)置在所述鰭的頂面和側(cè)壁上；第一源極/漏極區(qū)，位于所述半導(dǎo)體襯底上方并且鄰近所述柵極堆疊件；以及第一源極/漏極間隔件，位于所述第一源極/漏極區(qū)的側(cè)壁上，其中，所述第一源極/漏極區(qū)的部分在所述第一源極/漏極間隔件的底面下方延伸。
[0006]根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種用于形成半導(dǎo)體器件的方法，所述方法包括:形成從半導(dǎo)體襯底向上延伸的鰭；在所述鰭的部分的側(cè)壁上形成犧牲層；在所述犧牲層上方形成間隔件層；使所述鰭的所述部分凹進(jìn)經(jīng)過所述犧牲層的底面，其中，所述凹進(jìn)形成設(shè)置在所述間隔件層的側(cè)壁部分之間的溝槽；去除所述犧牲層的至少部分；以及在所述溝槽中形成源極/漏極區(qū)。
[0007]根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種用于形成半導(dǎo)體器件的方法，所述方法包括:形成第一半導(dǎo)體鰭；形成多個(gè)側(cè)壁間隔件，其中，所述第一半導(dǎo)體鰭設(shè)置在所述多個(gè)側(cè)壁間隔件的第一鄰近的側(cè)壁間隔件之間；在所述多個(gè)側(cè)壁間隔件的底面下方形成開口；在所述多個(gè)側(cè)壁間隔件的所述第一鄰近的側(cè)壁間隔件之間形成第一溝槽；以及在所述第一半導(dǎo)體鰭上方的所述第一溝槽中外延地生長(zhǎng)第一源極/漏極區(qū)，其中，外延地生長(zhǎng)所述第一源極/漏極區(qū)包括使前體穿過所述開口流入所述第一溝槽內(nèi)?！靖綀D說明】
[0008]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實(shí)施例。 應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對(duì)各種部件沒有按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。
[0009]圖1是三維圖中的鰭式場(chǎng)效應(yīng)晶體管(finFET)的實(shí)例。
[0010]圖2至圖17C示出了根據(jù)一些實(shí)施例的制造finFET的中間階段的截面圖和三維視圖。
[0011]圖18示出了根據(jù)一些實(shí)施例的用于制造finFET的方法的流程圖。【具體實(shí)施方式】
[0012]以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0013]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語，以便于描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。
[0014]各種實(shí)施例包括鰭上的犧牲層的形成以用于改進(jìn)源極/漏極外延。隨著FinFET 器件的尺寸不斷減小，具有相對(duì)較高的縱橫比的鰭的器件用于改進(jìn)驅(qū)動(dòng)電流。此外，在鰭上形成側(cè)壁間隔件以限定源極/漏極外延區(qū)，以及以降低源極/漏極外延短路以用于密集器件區(qū)。然而，這些鰭的高縱橫比(通過側(cè)壁間隔件的存在而組成)可導(dǎo)致在源極/漏極外延期間，特別是在源極/漏極區(qū)的底部中，形成不期望的空隙。
[0015]在各個(gè)實(shí)施例中，在形成源極/漏側(cè)壁間隔件之前，可以在鰭上形成犧牲層。隨后，在犧牲層上形成側(cè)壁間隔件。值得注意的是，犧牲層可以設(shè)置在側(cè)壁間隔件的底部和下面的器件部件(例如，STI區(qū)和/或襯底，鰭從襯底延伸)之間。使鰭的位于側(cè)壁間隔件之間的部分凹進(jìn)，并且去除犧牲層?？梢詫?shí)施外延工藝以在側(cè)壁間隔件之間生長(zhǎng)源極/漏極區(qū)。由于在側(cè)壁間隔件和下面的器件部件之間形成犧牲層，所以在去除犧牲層之后，在側(cè)壁間隔件下方形成開口。在外延期間，前體可以從鄰近的側(cè)壁間隔件的頂部區(qū)域和底部區(qū)域 (例如，穿過開口)流動(dòng)。因此，源極/漏極區(qū)可以在側(cè)壁間隔件之間多方位地生長(zhǎng)，這有利地降低了形成空隙的風(fēng)險(xiǎn)。在所產(chǎn)生的結(jié)構(gòu)中，源極/漏極區(qū)的部分可以設(shè)置在側(cè)壁間隔件下方。
[0016]圖1示出了三維圖中的finFET 30的實(shí)例。finFET 30包括位于襯底32上的鰭 36。襯底32包括隔離區(qū)38,以及鰭36突出在鄰近的隔離區(qū)38之上并且從鄰近的隔離區(qū) 38之間突出。柵極電介質(zhì)40沿著鰭36的側(cè)壁并且位于鰭36的頂面上方，并且柵電極42 在柵極電介質(zhì)40上方。鰭36的被柵極電介質(zhì)40/柵電極42覆蓋的部分可以稱為finFET 30的溝道區(qū)。源極/漏極區(qū)44和46設(shè)置在鰭36的相對(duì)于柵極電介質(zhì)40和柵電極42的相對(duì)兩側(cè)中。圖1進(jìn)一步示出了在后續(xù)圖中使用的參考截面。截面A-A橫跨finFET 30的溝道、柵極電介質(zhì)40和柵電極42。截面B-B橫跨finFET 30的源極/漏極區(qū)44或46。截面C-C垂直于截面A-A并且沿著鰭36的縱軸并且在例如源極/漏極區(qū)44和46之間的電流流動(dòng)的方向上。為了清楚，后續(xù)附圖參考這些參考截面。
[0017]圖2至圖17C是根據(jù)各個(gè)實(shí)施例的在制造finFET的各個(gè)中間階段的截面和三維視圖，并且圖18是在圖2至圖17C中示出的工藝的工藝流程。圖2至圖9示出了在圖1 中示出的參考截面A-A，除了多個(gè)finFET和/或具有多個(gè)鰭的finFET。在圖10A至圖17C 中，以字符“A”結(jié)尾的圖被示出為沿著類似的截面A-A ;以字符“B”結(jié)尾的圖被示出為沿著類似的截面B-B ;并且以字符“C”結(jié)尾的圖被示出為沿著類似的截面C-C。此外，在示例性 finFET的三維視圖中示出以字符“D”結(jié)尾的圖。
[0018]圖2至圖4示出了從襯底向上延伸的半導(dǎo)體鰭的形成。首先參考圖2,示出了具有基底襯底層104的晶圓100。基底襯底層104可以是摻雜的(例如，摻雜有p型或n型摻雜劑)或未摻雜的半導(dǎo)體襯底，諸如塊狀半導(dǎo)體，絕緣體上半導(dǎo)體(SOI)襯底等。通常地， SOI襯底包括形成在絕緣層上的半導(dǎo)體材料的層。例如，絕緣體層可以是埋氧(BOX)層、氧化硅層等。在通常為硅襯底或玻璃襯底的襯底上提供絕緣層。也可使用諸如多層襯底或梯度襯底的其他襯底。在一些實(shí)施例中，襯底層104的半導(dǎo)體材料可以包括硅(Si);鍺(Ge); 化合物半導(dǎo)體，包括碳化硅，砷化鎵，磷化鎵，磷化銦，砷化銦和/或銻化銦；合金半導(dǎo)體，包括 SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GalnP 和 / 或 GalnAsP ;或它們的組合。
[0019]進(jìn)一步如圖2所示，抗穿通(APT)摻雜劑可以注入在由箭頭105所指示的基底襯底層104中。在一些實(shí)施例中，可以注入APT摻雜劑以防止在所產(chǎn)生的器件中源極/漏極穿通。注入的APT的類型可以取決于是否n型或p型是所期望的。例如，對(duì)于n型器件，可以注入硼，而對(duì)于P型器件，可以注入磷或砷。例如，在基底襯底層104中注入的APT摻雜劑的濃度可以為約1 X 10ls/cm3至約3X 10 19/cm3。
[0020]接下來參考圖3,可以在基底襯底層104上方任選地形成額外的襯底層106/108。 在一些實(shí)施例中，可以實(shí)施外延以形成各個(gè)襯底層106和108?？梢允褂萌魏魏线m的外延工藝，諸如通過金屬有機(jī)(M0)化學(xué)汽相沉積(CVD)、分子束外延(MBE)、液相外延法(LPE)、汽相外延(VPE)、選擇性外延生長(zhǎng)(SEG)、它們的組合等。
[0021]襯底層106和108設(shè)置在基底襯底層104上方，其中，襯底層108設(shè)置在襯底層 106上方。在一些實(shí)施例中，襯底層106可以包括SiGe，而襯底層108包括基本上純Si。在隨后的工藝步驟中，可以將襯底層106氧化，并且可以在襯底層108中形成器件的溝道區(qū)。 在這樣的實(shí)施例中，襯底層106可以作為襯底層108的未摻雜的溝道區(qū)和在基底襯底層104 中注入的APT摻雜劑之間的阻擋層。已經(jīng)觀察到，在氧化的SiGe層上形成未摻雜的溝道， 可以實(shí)現(xiàn)改進(jìn)的迀移率和器件性能。在實(shí)施例中，例如，襯底層106的厚度T1為約5nm至約20nm。因此，如圖2所示，示例性襯底102可以包括半導(dǎo)體材料的多個(gè)層104,106和108。 在其他實(shí)施例中，可以省略襯底層106和108。
[0022]如圖3進(jìn)一步所示，可以在襯底102上方設(shè)置硬掩模110。硬掩模110可以包括一種或多種氧化物(例如，氧化硅)和/或氮化物(例如，氮化硅)層，以防止在圖案化期間損壞下面的襯底102?？梢允褂弥T如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)、高密度等離子體CVD(HDP-CVD)、物理汽相沉積(PVD)等的任何合適的沉積工藝來形成硬掩模110。
[0023]圖4示出了襯底102的圖案化以形成設(shè)置在鄰近的溝槽114之間的鰭116。在實(shí)施例中，可以在硬掩模110上方毯式沉積光刻膠層(未示出)。然后通過使用光掩模將光刻膠暴露于光來圖案化光刻膠。然后，取決于使用的是正性光刻膠還是負(fù)性光刻膠來去除光刻膠的曝光部分或未曝光部分。然后，光刻膠的圖案可以轉(zhuǎn)印至硬掩模11〇(例如，使用合適的蝕刻工藝)。隨后，在蝕刻工藝期間，將硬掩模110用作圖案化掩模，圖案化溝槽114至下面的襯底102內(nèi)。襯底102的蝕刻可以包括可接受的蝕刻工藝，諸如反應(yīng)離子蝕刻(RIE)、 中性束蝕刻(NBE)等或它們的組合。蝕刻可以是各向異性的。隨后，例如，在灰化和/或濕剝離工藝中去除光刻膠。因此，在晶圓100中形成鰭116。鰭116從相鄰溝槽114之間的基底襯底層104向上延伸。
[0024]圖5示出了施加于晶圓100的任選的氧化工藝。在這樣的實(shí)施例中，例如，可以氧化襯底層106以提供包括氧化硅鍺的半導(dǎo)體氧化物層106’?？梢允褂萌魏魏线m的氧化工藝，諸如以比襯底層104或108的其他半導(dǎo)體材料(例如，塊狀Si)更高的速率選擇性地氧化襯底層106內(nèi)的Ge的濕氧化工藝。在一些示例實(shí)施例中，濕氧化工藝可包括:將晶圓100 維持在約400°C和約600°C的溫度下，同時(shí)對(duì)維持在約lAtm的壓力下的晶圓100供應(yīng)純水蒸氣并且持續(xù)時(shí)間在約30分鐘和約1小時(shí)之間。也可以使用其他合適的氧化工藝。
[0025]氧化工藝可以充分氧化襯底層106’。在一些實(shí)施例中，由于氧化，在襯底層106’ 的頂面和/或底面處可以形成基本上純Ge (不單獨(dú)示出)的殘留層。在隨后的工藝步驟中， 溝道區(qū)可以形成在鰭116的位于半導(dǎo)體氧化物層106’上方的部分中，從而增強(qiáng)迀移率和器件性能。氧化工藝可以進(jìn)一步部分地氧化襯底層104和108,從而導(dǎo)致包括例如S1的半導(dǎo)體氧化物區(qū)108A和104A的形成。隨后，例如，可以通過合適的蝕刻工藝去除半導(dǎo)體氧化物區(qū)108A和104A。該蝕刻也可以部分地蝕刻半導(dǎo)體氧化物層106’的側(cè)壁。在圖6中示出了所產(chǎn)生的結(jié)構(gòu)。
[0026]接下來參考圖7,可以以諸如氧化硅等的介電材料填充溝槽114。在一些實(shí)施例中，可以使用硅烷(SiH4)和氧氣(02)作為反應(yīng)前驅(qū)體，使用高密度等離子體(HDP)CVD工藝形成所產(chǎn)生的STI區(qū)域126。在其他實(shí)施例中，可以使用次大氣壓CVD(SACVD)工藝或高縱橫比工藝(HARP)來形成STI區(qū)域126,其中，工藝氣體可以包括正硅酸乙酯(TE0S)和臭氧(03)。在又其他實(shí)施例中，可以使用旋涂介電(S0D)工藝來形成STI區(qū)域126,電介質(zhì)諸如氫倍半硅氧烷(HSQ)或甲基硅氧烷(MSQ)。可以實(shí)施退火(或其他合適的工藝)來固化 STI區(qū)域126的材料?？墒褂闷渌に嚭筒牧稀？梢允褂没瘜W(xué)機(jī)械拋光(CMP)或其他回蝕刻工藝以使STI區(qū)域126的頂面與鰭116的頂面齊平。在CMP/回蝕刻期間或使用其他合適的工藝也可以去除硬掩模110。
[0027]此外，在一些實(shí)施例中，在用介電材料填充溝槽114之前，STI區(qū)域126可以包括形成在溝槽114的側(cè)壁和底面上的共形襯墊(未示出)。在一些實(shí)施例中，襯墊可以包括半導(dǎo)體(例如，硅)氮化物、半導(dǎo)體(例如，硅)氧化物、熱半導(dǎo)體(例如，硅)氧化物、半導(dǎo)體(例如，硅)氮氧化物、聚合物電介質(zhì)、它們的組合等。襯墊的形成可以包括任何合適的方法，諸如原子層沉積(ALD)、CVD、高密度等離子體(HDP)CVD、物理汽相沉積(PVD)等。在這樣的實(shí)施例中，襯墊可以防止(或至少減少)半導(dǎo)體材料在STI區(qū)域126的退火期間從鰭116(例如，Si和/或Ge)至周圍的STI區(qū)域126內(nèi)的擴(kuò)散。
[0028]接下來，在圖8中，凹進(jìn)STI區(qū)域126,從而使得半導(dǎo)體層108的頂部高于STI區(qū)域 126的頂面。STI區(qū)域126的凹進(jìn)可以包括化學(xué)蝕刻工藝，例如，在具有等離子體或者不具有等離子體的情況下，使用氨(NH3)與氫氟酸(HF)或者三氟化氮(NF3)的組合作為反應(yīng)溶液。當(dāng)將HF用作反應(yīng)溶液時(shí)，HF的稀釋比可以在約1:50到約1:100之間。在凹進(jìn)之后， 暴露鰭116中的半導(dǎo)體層108的頂面和側(cè)壁。因此，在鰭116中形成溝道區(qū)120(例如，沿著截面A-A的半導(dǎo)體層108的暴露部分)。在完成的finFET結(jié)構(gòu)中，柵極包裹環(huán)繞和覆蓋這樣的溝道區(qū)120(參見例如圖1和圖17A)的側(cè)壁。在一些實(shí)施例中，溝道區(qū)120可以設(shè)置在半導(dǎo)體氧化物層106’上，并且由于APT摻雜劑僅僅注入至基底襯底層104中，所以溝道區(qū)120可以基本上不含任何摻雜劑?？梢允褂闽?16和溝道區(qū)120的其他配置。
[0029]圖9以及圖10A和10B示出了在溝道區(qū)120的頂面和偵^壁上形成柵極堆疊件140。 如上所述，圖9和圖10A示出了沿著截面A-A(例如，橫跨鰭116的溝道區(qū))截取的晶圓100， 而圖10B示出了沿著截面B-B (例如，橫跨鰭116的源極/漏極區(qū))截取的晶圓100。柵極堆疊件140的形成開始于圖9中，其中，在鰭116的頂面和側(cè)壁上沉積共形偽氧化物142。 在一些實(shí)施例中，偽氧化物142可以形成在鰭116的溝道區(qū)120和源極/漏極區(qū)上方。
[0030]接下來，如圖10A所示，在偽氧化物142上方形成偽柵極144。例如，偽柵極144可以包括多晶硅，但是也可以使用諸如金屬硅化物、金屬氮化物等的材料。柵極堆疊件140也可以具有基本上垂直于半導(dǎo)體鰭116(例如，參見圖1)的縱向的縱向。
[0031]然后，在偽柵極144上方形成硬掩模146。例如，硬掩模146可以包括氮化硅或氧化硅。在一些實(shí)施例中，硬掩模146可以是包括，例如，氮化物層和氧化物層的多層。在一些實(shí)施例中，柵極堆疊件140可以橫跨在多個(gè)半導(dǎo)體鰭116和/或STI區(qū)域126上方。可以圖案化硬掩模146以暴露出鰭116的源極/漏極區(qū)(例如，參見圖10B)同時(shí)覆蓋溝道區(qū) 120。例如，可以使用光刻和蝕刻的組合來完成硬掩模146的圖案化。如通過圖10A和10B 進(jìn)一步示出的，實(shí)施蝕刻以蝕刻?hào)艠O堆疊件140的未被硬掩模146覆蓋的部分。在蝕刻之后，硬掩模146和柵極堆疊件140可以仍然保留在鰭116的溝道區(qū)120 (見圖10A)上，同時(shí)暴露出鰭116的源極/漏極區(qū)(見圖10B)。
[0032]圖11A至圖11C示出了犧牲層150和間隔件層152在鰭116、柵極堆疊件140和硬掩模146上的形成。在各個(gè)實(shí)施例中，可以選擇犧牲層150和間隔件層152的材料，從而使得可以選擇性地去除犧牲層150而不會(huì)顯著地去除間隔件層152。例如，在實(shí)施例中，間隔件層152是氧化物(例如，S1)同時(shí)間隔件層152包括S1CN。包括低k介電材料的其他介電材料也可以用于犧牲層150和/或間隔件層152。例如，間隔件層152也可包括氮化物、SiCN等。犧牲層150和間隔件層152可以是使用諸如CVD、PECVD等的任何合適的方法形成的共形層。間隔件層152和犧牲層150覆蓋硬掩模146的頂面(例如，見圖11A)、鰭 116的源極/漏極部分的頂面和側(cè)壁(例如，見圖11B)、隔離層126的頂面(例如，見圖11B 至圖11C)和柵極堆疊件140的側(cè)壁(例如，見圖11C)。犧牲層150設(shè)置在間隔件層152的底面上并且將間隔件層152與下面的器件部件(例如，STI區(qū)域126)分隔開。在一些實(shí)施例中，例如，犧牲層150的厚度T2為約2nm至約10nm，并且間隔件層152的厚度T3為從約 3nm 至約 12nm。
[0033]接下來，例如，在圖12A至圖12D中，可以使用回蝕刻工藝，經(jīng)過STI區(qū)域126的頂面，使鰭116的未被硬掩模146覆蓋的部分(例如，鰭116的源極/漏極區(qū))凹進(jìn)。作為凹進(jìn)的部分，去除間隔件層152和犧牲層150的頂部以暴露出鰭116?？梢詮挠惭谀?46的頂面進(jìn)一步去除間隔件層152和犧牲層150。在暴露出鰭116之后，對(duì)鰭116進(jìn)行凹進(jìn)。在一些實(shí)施例中，凹進(jìn)可以去除半導(dǎo)體氧化物層106’和暴露出基底襯底層104。在蝕刻之后，鰭 116的暴露部分的頂面低于犧牲層150和間隔件層152。硬掩模146防止在源極/漏極回蝕刻期間的鰭116的柵極結(jié)構(gòu)140或溝道區(qū)120的蝕刻。
[0034]在所產(chǎn)生的結(jié)構(gòu)中，從蝕刻的間隔件層152形成間隔件154(標(biāo)記為154A和 154B)。在隨后的工藝步驟中，間隔件154可以用作側(cè)壁間隔件以限定所產(chǎn)生的器件的柵極以及用于限定源極/漏極外延區(qū)。在器件的源極/漏極區(qū)中的相鄰源極/漏極間隔件 154A之間相應(yīng)地形成溝槽160 (例如，見圖12B)。此外，柵極堆疊件140可以設(shè)置在柵極間隔件154B之間(例如，見圖12C)。因?yàn)殚g隔件層152最初地形成為單個(gè)共形層，因此間隔件154A可以平滑地連接至間隔件154B，而在它們之間沒有形成界面(例如，見圖12D的三維視圖)。犧牲層150可以設(shè)置在間隔件154A/154B的底面下方，并且犧牲層150將間隔件154A/154B與下面的器件層分隔開。溝槽156位于偽柵極堆疊件140的相對(duì)兩側(cè)上(例如，見圖12C)。
[0035]圖13A至圖13D示出了使用任何合適的工藝選擇性去除犧牲層150的位于源極/ 漏極側(cè)壁間隔件154A的側(cè)壁和底面上的部分。例如，在實(shí)施例中，使用將HF作為反應(yīng)化學(xué)物質(zhì)的濕蝕刻工藝去除犧牲層150的部分。在一些實(shí)施例中，HF的稀釋比可以為約1:100。 在另一個(gè)實(shí)施例中，在原位預(yù)清洗工藝中去除犧牲層150的部分(例如，SiCoNi蝕刻以去除半導(dǎo)體襯底102中的原生氧化物層)以用于溝槽160中的源極/漏極區(qū)的外延(例如，見圖14A至圖14D)。在這樣的實(shí)施例中，相同的外延工具可以去除犧牲層150的部分以及在溝槽160中生長(zhǎng)源極/漏極區(qū)。可在室溫下實(shí)施犧牲層150的去除。在一些實(shí)施例中，犧牲層150的位于柵極間隔件154的側(cè)壁和底面上的部分可以仍然保留(例如，見圖13C和圖13D)。在這樣的實(shí)施例中，在去除(例如，蝕刻)犧牲層150的位于源極/漏極側(cè)壁間隔件154A的側(cè)壁和底面上的部分期間，犧牲層150的仍然保留的部分受到間隔件154B的保護(hù)。
[0036]間隔件154A連接至柵極間隔件154B并且由柵極間隔件154B結(jié)構(gòu)支撐(例如，見圖13D)。因此，犧牲層150的去除形成了位于間隔件154A和下面的器件部件之間的開口 158,下面的器件部件諸如STI區(qū)域126(例如，見圖13B和圖13D)。開口 158連接至溝槽 160。在外延期間，開口 158允許前體在間隔件154A下方流動(dòng)并且在溝槽160中生長(zhǎng)源極/漏極區(qū)。
[0037]在圖14A至圖14D中，通過在溝槽160中選擇性地生長(zhǎng)半導(dǎo)體材料而形成外延區(qū) 162。在一些實(shí)施例中，外延區(qū)162包括硅、鍺(沒有硅)、硅鍺、磷化硅、硅鍺硼等。硬掩模 146和間隔件154B可以掩蔽晶圓100的區(qū)域以限定用于在襯底層104上(例如，僅在鰭116 的暴露部分上)形成外延區(qū)162的區(qū)域。在外延期間，開口 158(見圖13B和13D)可以允許前體直接流入溝槽160的底部?jī)?nèi)。因此，可以從多個(gè)方向(例如，從頂部區(qū)域和底部區(qū)域) 用前體填充溝槽160,從而降低外延區(qū)162中的空隙的形成。在一些實(shí)施例中，使用的前體的類型取決于是否形成NM0S或PM0S器件。例如，對(duì)于NM0S器件而言，可以使用氣相硅、磷或它們的組合，而對(duì)于PM0S器件，可以使用氣相硅、鍺、硼或它們的組合。
[0038]在用外延區(qū)162填充溝槽160之后，源極/漏極區(qū)的進(jìn)一步外延生長(zhǎng)引起外延區(qū) 162水平地?cái)U(kuò)展，并且可以開始形成小平面。在外延步驟之后，在PM0S器件中可以將p型雜質(zhì)(例如，硼或BF2)注入外延區(qū)162或者在NM0S器件中可以將n型雜質(zhì)(例如，磷或砷)注入外延區(qū)162,以形成源極/漏極區(qū)，源極/漏極區(qū)也使用參考標(biāo)號(hào)162以被示出。可選地，當(dāng)生長(zhǎng)外延區(qū)162時(shí)可以原位摻雜p型或n型雜質(zhì)以形成源極/漏極區(qū)。
[0039]在所產(chǎn)生的器件中，源極/漏極區(qū)162位于柵極堆疊件140的相對(duì)兩側(cè)上并且沿著柵極堆疊件140的側(cè)壁進(jìn)一步向上延伸(見圖14C和14D)。此外，因?yàn)橥ㄟ^開口 158實(shí)施外延，所以源極/漏極區(qū)域162的至少部分可以設(shè)置在源極/漏極側(cè)壁間隔件154A下方 (例如，見圖14B)。源極/漏極區(qū)162的這些部分可以設(shè)置在源極/漏極側(cè)壁間隔件154A 和下面的STI區(qū)域126之間。在一些實(shí)施例中，源極/漏極區(qū)域162的高度H1為約30nm 至約80nm，并且源極/漏極區(qū)162的位于間隔件154A之間的寬度W1為約8nm至約16nm。 在一些實(shí)施例中，源極/漏極區(qū)域162的位于間隔件154A和STI區(qū)域126之間的部分的厚度T4可以為約2nm至約10nm。
[0040]圖14E和圖14D示出了根據(jù)其他實(shí)施例的源極/漏極區(qū)162的截面圖。圖14E和圖14D示出了可以沿著圖1的截面B-B截取。在通過圖14E示出的實(shí)施例中，外延工藝可以合并源極/漏極區(qū)162的底部。例如，源極/漏極區(qū)162的位于間隔件154A下方的部分可以橫向延伸并且合并。這些合并的部分162A可以設(shè)置在STI區(qū)域126上并且覆蓋STI區(qū)域126。在通過圖14F示出的實(shí)施例中，外延工藝可以進(jìn)一步使合并的區(qū)域162A沿著STI 區(qū)域126上方的間隔件154A的側(cè)壁向上生長(zhǎng)。在這樣的實(shí)施例中，合并的區(qū)域162A的高度H2可以小于間隔件154A的高度H3的約一半。在一些實(shí)施例中，高度H2可以小于高度 H3的約三分之一。
[0041]圖15A至圖15C示出了在形成層間電介質(zhì)164之后的晶圓100。ILD 164可以包括使用例如可流動(dòng)化學(xué)汽相沉積(FCVD)形成的可流動(dòng)氧化物?？梢詫?shí)施CMP (或其他合適的平坦化工藝)以使ILD 164的頂面、柵極堆疊件140的頂面和柵極間隔件154B的頂面彼此平齊。各個(gè)中介層166 (例如，緩沖層和/或蝕刻停止層)可以設(shè)置在ILD層164與源極 /漏極區(qū)162之間，柵極堆疊件140和/或柵極間隔件154B之間。
[0042]圖16A至圖16C示出了在暴露鰭116的溝道區(qū)120之后的晶圓100的各個(gè)視圖。 暴露溝道區(qū)120可以包括例如使用蝕刻工藝從溝道區(qū)120的側(cè)壁和頂面去除柵極堆疊件 140 (包括硬掩模146、偽柵極144和偽氧化物142)。柵極堆疊件140的去除可以限定柵極間隔件154B(見圖16C)之間的溝槽168。硬掩模(未示出)可以用于在去除柵極堆疊件 140期間掩蔽ILD 164和源極/漏極區(qū)162。因此，可以在不圖案化ILD 164或源極/漏極區(qū)162的情況下去除柵極堆疊件140。也可以去除犧牲層的剩余部分(例如，設(shè)置在柵極間隔件154B的側(cè)壁上以及下方的部分)。
[0043]接下來，參考圖17A至圖17B，在溝槽168中形成柵極堆疊件170。例如，在溝槽168 中，將柵極電介質(zhì)172形成為共形層。柵極電介質(zhì)172可進(jìn)一步形成在柵極間隔件154B (例如，見圖17C)下方。柵極電介質(zhì)172可以覆蓋溝道區(qū)120的頂面和側(cè)壁(見圖17A)。根據(jù)一些實(shí)施例，柵極電介質(zhì)172包括氧化硅、氮化硅或它們的多層。在可選實(shí)施例中，柵極電介質(zhì)172包括高k介電材料。在這樣的實(shí)施例中，柵極電介質(zhì)172可以具有大于約7.0 的k值，并且可以包括金屬氧化物或鉿(Hf)、鋁(A1)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦 (Ti)、鉛(Pb)、它們的組合的硅酸鹽等。柵極電介質(zhì)172的形成方法可以包括分子束沉積 (MBD)、ALD、等離子體增強(qiáng)CVD (PECVD)等。
[0044]接下來，通過用導(dǎo)電材料填充溝槽168的剩余部分而在柵極電介質(zhì)172上方形成導(dǎo)電柵電極174。柵電極174可以包括含金屬材料，諸如氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭(TaC)、鈷(Co)、釕(Ru)、鋁(A1)、它們的組合，它們的多層等。柵極電介質(zhì)172和柵電極174的形成可以充滿溝槽160并且覆蓋ILD 164的頂面。隨后，可以實(shí)施平坦化(例如， CMP)以去除柵極電介質(zhì)172和柵電極174的過量部分。所產(chǎn)生的柵極電介質(zhì)172和柵電極 174的剩余部分形成位于所得到的FinFET的溝道區(qū)120上方的柵極堆疊件170。在實(shí)施例中，例如，溝道區(qū)120的寬度W2為約6nm至約12nm和溝道區(qū)120的高度H4為約30nm至約 80nm。然后可以使用任何合適的工藝在ILD 164中形成例如，包括鎳(Ni)、鎢(W)等的諸如源極/漏極接觸件(未示出)的額外的部件以與源極/漏極區(qū)162電連接。
[0045]圖18示出了根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件(例如，F(xiàn)inFET)的示例性工藝流程200。工藝200開始于步驟202,在步驟202中，形成從半導(dǎo)體襯底(例如，襯底102) 向上延伸的鰭(例如，鰭116)。在步驟204中，在鰭的溝道區(qū)(例如，溝道區(qū)域120)的頂面和側(cè)壁上方形成偽柵極堆疊件(例如，柵極堆疊件140)。在步驟206中，在鰭的暴露部分上形成犧牲層(例如，犧牲層150)。犧牲層可以進(jìn)一步形成在偽柵極堆疊件的頂面和側(cè)壁上方。
[0046]該工藝?yán)^續(xù)步驟208,在犧牲層上方形成間隔件層(例如，間隔件層152)。間隔件層可以設(shè)置在犧牲層的側(cè)壁上，并且犧牲層的部分可以在間隔件層的底面下方延伸。在步驟210中，通過去除間隔件層和犧牲層的頂部暴露出該鰭。去除間隔件層的頂部進(jìn)一步限定了位于鰭的部分的側(cè)壁上的側(cè)壁間隔件(例如，間隔件154A)和位于偽柵極堆疊件的側(cè)壁上的柵極間隔件(例如，間隔件154B)。
[0047]接下來，在步驟212中，通過經(jīng)過犧牲層的底面使鰭凹進(jìn)來限定位于側(cè)壁間隔件之間的溝槽(例如，溝槽160)。在步驟214中，去除犧牲層的至少部分。側(cè)壁間隔件連接至柵極間隔件并且由柵極間隔件結(jié)構(gòu)支撐，并且去除犧牲層的部分限定了位于側(cè)壁間隔件下方的開口(例如，開口 158)。開口可以連接至溝槽。在步驟216中，在溝槽中外延地生長(zhǎng)源極/漏極區(qū)(例如，源極/漏極區(qū)162)。源極/漏極區(qū)的外延可以包括使前體流入側(cè)壁間隔件之間的溝槽內(nèi)以及穿過開口。因此，外延生長(zhǎng)可以從多個(gè)方向觸發(fā)，從而減少了在所產(chǎn)生的源極/漏極區(qū)中的空隙。
[0048]各個(gè)實(shí)施例包括在鰭上形成犧牲層和間隔件層以改進(jìn)源極/漏極外延。在形成間隔件層之前，可以在鰭上形成犧牲層。值得注意的是，犧牲層可以設(shè)置在側(cè)壁間隔件的底部和下面的器件部件(例如，鄰近鰭設(shè)置的STI區(qū)域)之間。犧牲層的去除可以在間隔件層下方(例如，在間隔件層和下面的STI區(qū)域之間)形成開口。使鰭的位于側(cè)壁間隔件之間的部分凹進(jìn)，并且去除犧牲層的至少部分。可以實(shí)施外延工藝以在側(cè)壁間隔件之間生長(zhǎng)源極/漏極區(qū)。在外延期間，前體可以從鄰近的側(cè)壁間隔件的頂部區(qū)域和底部區(qū)域(例如，穿過開口)流動(dòng)。因此，源極/漏極區(qū)可以在側(cè)壁間隔件之間多方位地生長(zhǎng)，這有利地降低了即使在相對(duì)較高的縱橫比的鰭中形成空隙的風(fēng)險(xiǎn)。
[0049]根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體器件包括鰭和柵極堆疊件，鰭從半導(dǎo)體襯底向上延伸，柵極堆疊件設(shè)置在鰭的頂面和側(cè)壁上。該器件還包括第一源極/漏極區(qū)以及第一源極 /漏極間隔件，第一源極/漏極區(qū)位于半導(dǎo)體襯底上方并且鄰近柵極堆疊件，第一源極/漏極間隔件位于第一源極/漏極區(qū)的側(cè)壁上。第一源極/漏極區(qū)的部分在第一源極/漏極間隔件的底面下方延伸。
[0050]根據(jù)另一個(gè)實(shí)施例，一種用于形成半導(dǎo)體器件的方法包括:形成從半導(dǎo)體襯底向上延伸的鰭和在鰭的部分的側(cè)壁上形成犧牲層。該方法還包括在犧牲層上方形成間隔件層和經(jīng)過犧牲層的底面使鰭的部分凹進(jìn)。凹進(jìn)形成設(shè)置在間隔件層的側(cè)壁部分之間的溝槽。 去除犧牲層的至少部分以及在溝槽中形成源極/漏極區(qū)。
[0051]根據(jù)又一實(shí)施例，一種用于形成半導(dǎo)體器件的方法包括:形成半導(dǎo)體鰭和形成多個(gè)側(cè)壁間隔件。半導(dǎo)體鰭設(shè)置在多個(gè)側(cè)壁間隔件的鄰近的側(cè)壁間隔件之間。在多個(gè)側(cè)壁間隔件的底面下方形成開口和在多個(gè)側(cè)壁間隔件的第一鄰近的側(cè)壁間隔件之間形成第一溝槽。該方法還包括在第一半導(dǎo)體鰭上方的第一溝槽中外延地生長(zhǎng)第一源極/漏極區(qū)，其中， 外延地生長(zhǎng)第一源極/漏極區(qū)包括使前體穿過開口流入第一溝槽內(nèi)。
[0052]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種半導(dǎo)體器件，包括:鰭，從半導(dǎo)體襯底向上延伸；柵極堆疊件，設(shè)置在所述鰭的頂面和側(cè)壁上；第一源極/漏極區(qū)，位于所述半導(dǎo)體襯底上方并且鄰近所述柵極堆疊件；以及第一源極/漏極間隔件，位于所述第一源極/漏極區(qū)的側(cè)壁上，其中，所述第一源極/漏極區(qū)的部分在所述第一源極/漏極間隔件的底面下方延伸。
[0053]在上述半導(dǎo)體器件中，還包括:第二源極/漏極區(qū)，位于所述半導(dǎo)體襯底上方并且鄰近所述柵極堆疊件，其中，所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)設(shè)置在所述柵極堆疊件的相同側(cè)上；以及第二源極/漏極間隔件，位于所述第二源極/漏極區(qū)的側(cè)壁上， 其中，所述第二源極/漏極區(qū)的部分在所述第二源極/漏極間隔件的底面下方延伸。
[0054]在上述半導(dǎo)體器件中，還包括外延區(qū)，所述外延區(qū)將所述第一源極/漏極區(qū)連接至所述第二源極/漏極區(qū)。
[0055]在上述半導(dǎo)體器件中，所述外延區(qū)設(shè)置在淺溝槽隔離(STI)區(qū)上方，并且所述外延區(qū)接觸所述淺溝槽隔離(STI)區(qū)的頂面，其中，所述STI區(qū)設(shè)置在所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)之間。
[0056]在上述半導(dǎo)體器件中，所述外延區(qū)沿著所述第一源極/漏極間隔件的側(cè)壁和所述第二源極/漏極間隔件的側(cè)壁向上延伸。
[0057]在上述半導(dǎo)體器件中，還包括:柵極間隔件，位于所述柵極堆疊件的側(cè)壁上，其中， 所述第一源極/漏極間隔件連接至所述柵極間隔件，并且其中，在所述第一源極/漏極間隔件和所述柵極間隔件之間沒有形成界面。
[0058]在上述半導(dǎo)體器件中，所述柵極堆疊件包括:柵極電介質(zhì)，其中，所述柵極電介質(zhì)的部分設(shè)置在所述柵極間隔件的底面下方；以及
[0059]柵電極，位于所述柵極電介質(zhì)上方。
[0060]根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種用于形成半導(dǎo)體器件的方法，所述方法包括:形成從半導(dǎo)體襯底向上延伸的鰭；在所述鰭的部分的側(cè)壁上形成犧牲層；在所述犧牲層上方形成間隔件層；使所述鰭的所述部分凹進(jìn)經(jīng)過所述犧牲層的底面，其中，所述凹進(jìn)形成設(shè)置在所述間隔件層的側(cè)壁部分之間的溝槽；去除所述犧牲層的至少部分；以及在所述溝槽中形成源極/漏極區(qū)。
[0061]在上述方法中，在所述溝槽中形成所述源極/漏極區(qū)包括外延地生長(zhǎng)所述源極/ 漏極區(qū)。
[0062]在上述方法中，去除所述犧牲層的所述至少部分限定了位于所述間隔件層下方的開口，并且其中，外延地生長(zhǎng)所述源極/漏極區(qū)包括使前體穿過所述開口流入所述溝槽內(nèi)。
[0063]在上述方法中，所述鰭鄰近淺溝槽隔離(STI)區(qū)設(shè)置，其中，去除所述犧牲層的所述至少部分在所述間隔件層的底面和所述STI區(qū)之間形成所述開口。
[0064]在上述方法中，還包括:在所述鰭的溝道區(qū)的側(cè)壁和頂面上方形成柵極堆疊件，其中，形成所述犧牲層和所述間隔件層包括在所述柵極堆疊件的側(cè)壁上形成所述犧牲層和所述間隔件層。
[0065]在上述方法中，形成所述犧牲層包括在所述鰭的所述部分的頂面和側(cè)壁上沉積所述犧牲層，其中，形成所述間隔件層包括在所述犧牲層的頂面和側(cè)壁上沉積所述間隔件層， 并且其中，使所述鰭的所述部分凹進(jìn)包括通過去除所述犧牲層的頂部和所述間隔件層的頂部來暴露所述鰭的所述部分。
[0066]根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種用于形成半導(dǎo)體器件的方法，所述方法包括:形成第一半導(dǎo)體鰭；形成多個(gè)側(cè)壁間隔件，其中，所述第一半導(dǎo)體鰭設(shè)置在所述多個(gè)側(cè)壁間隔件的第一鄰近的側(cè)壁間隔件之間；在所述多個(gè)側(cè)壁間隔件的底面下方形成開口；在所述多個(gè)側(cè)壁間隔件的所述第一鄰近的側(cè)壁間隔件之間形成第一溝槽；以及在所述第一半導(dǎo)體鰭上方的所述第一溝槽中外延地生長(zhǎng)第一源極/漏極區(qū)，其中，外延地生長(zhǎng)所述第一源極/漏極區(qū)包括使前體穿過所述開口流入所述第一溝槽內(nèi)。
[0067]在上述方法中，所述的在所述多個(gè)側(cè)壁間隔件的底面下方形成開口包括:在所述多個(gè)側(cè)壁間隔件和所述第一半導(dǎo)體鰭之間形成犧牲層，其中，所述犧牲層在所述多個(gè)側(cè)壁間隔件的所述底面下方延伸；以及去除所述犧牲層的至少部分。
[0068]在上述方法中，外延地生長(zhǎng)所述第一源極/漏極區(qū)進(jìn)一步包括:使所述前體流入位于所述多個(gè)側(cè)壁間隔件的所述第一鄰近的側(cè)壁間隔件之間的所述第一溝槽內(nèi)。
[0069]在上述方法中，還包括:形成第二半導(dǎo)體鰭，其中，所述第二半導(dǎo)體鰭設(shè)置在所述多個(gè)側(cè)壁間隔件的第二鄰近的側(cè)壁間隔件之間；限定位于所述多個(gè)側(cè)壁間隔件的所述第二鄰近的側(cè)壁間隔件之間的第二溝槽；在所述第二半導(dǎo)體鰭上方的所述第二溝槽中外延地生長(zhǎng)第二源極/漏極區(qū)，其中，外延地生長(zhǎng)所述第二源極/漏極區(qū)包括:使前體穿過所述開口流入所述第二溝槽內(nèi)；以及形成外延區(qū)，所述外延區(qū)連接所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)。
[0070]在上述方法中，所述外延區(qū)沿著所述多個(gè)側(cè)壁間隔件的側(cè)壁向上延伸。
[0071]在上述方法中，形成所述第一溝槽包括使所述第一半導(dǎo)體鰭凹進(jìn)經(jīng)過淺溝槽隔離 (STI)區(qū)的頂面。
[0072]在上述方法中，還包括:在所述第一半導(dǎo)體鰭的部分的頂面和側(cè)壁上形成柵極堆疊件；以及在所述柵極堆疊件的側(cè)壁上形成柵極間隔件，其中，當(dāng)在所述多個(gè)側(cè)壁間隔件的所述底面下方形成開口時(shí)，所述多個(gè)側(cè)壁間隔件連接至所述柵極間隔件并且由所述柵極間隔件結(jié)構(gòu)支撐。
[0073] 上面概述了若干實(shí)施例的部件、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括:鰭，從半導(dǎo)體襯底向上延伸；柵極堆疊件，設(shè)置在所述鰭的頂面和側(cè)壁上；第一源極/漏極區(qū)，位于所述半導(dǎo)體襯底上方并且鄰近所述柵極堆疊件；以及 第一源極/漏極間隔件，位于所述第一源極/漏極區(qū)的側(cè)壁上，其中，所述第一源極/ 漏極區(qū)的部分在所述第一源極/漏極間隔件的底面下方延伸。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括:第二源極/漏極區(qū)，位于所述半導(dǎo)體襯底上方并且鄰近所述柵極堆疊件，其中，所述第 一源極/漏極區(qū)和所述第二源極/漏極區(qū)設(shè)置在所述柵極堆疊件的相同側(cè)上；以及第二源極/漏極間隔件，位于所述第二源極/漏極區(qū)的側(cè)壁上，其中，所述第二源極/ 漏極區(qū)的部分在所述第二源極/漏極間隔件的底面下方延伸。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括外延區(qū)，所述外延區(qū)將所述第一源極/漏 極區(qū)連接至所述第二源極/漏極區(qū)。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述外延區(qū)設(shè)置在淺溝槽隔離(STI)區(qū)上 方，并且所述外延區(qū)接觸所述淺溝槽隔離(STI)區(qū)的頂面，其中，所述STI區(qū)設(shè)置在所述第 一源極/漏極區(qū)和所述第二源極/漏極區(qū)之間。5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述外延區(qū)沿著所述第一源極/漏極間隔 件的側(cè)壁和所述第二源極/漏極間隔件的側(cè)壁向上延伸。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括:柵極間隔件，位于所述柵極堆疊件的側(cè)壁上，其中，所述第一源極/漏極間隔件連接至 所述柵極間隔件，并且其中，在所述第一源極/漏極間隔件和所述柵極間隔件之間沒有形 成界面。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述柵極堆疊件包括:柵極電介質(zhì)，其中，所述柵極電介質(zhì)的部分設(shè)置在所述柵極間隔件的底面下方；以及 柵電極，位于所述柵極電介質(zhì)上方。8.—種用于形成半導(dǎo)體器件的方法，所述方法包括:形成從半導(dǎo)體襯底向上延伸的鰭；在所述鰭的部分的側(cè)壁上形成犧牲層；在所述犧牲層上方形成間隔件層；使所述鰭的所述部分凹進(jìn)經(jīng)過所述犧牲層的底面，其中，所述凹進(jìn)形成設(shè)置在所述間 隔件層的側(cè)壁部分之間的溝槽；去除所述犧牲層的至少部分；以及 在所述溝槽中形成源極/漏極區(qū)。9.根據(jù)權(quán)利要求8所述的方法，其中，在所述溝槽中形成所述源極/漏極區(qū)包括外延地 生長(zhǎng)所述源極/漏極區(qū)。10.—種用于形成半導(dǎo)體器件的方法，所述方法包括:形成第一半導(dǎo)體鰭；形成多個(gè)側(cè)壁間隔件，其中，所述第一半導(dǎo)體鰭設(shè)置在所述多個(gè)側(cè)壁間隔件的第一鄰 近的側(cè)壁間隔件之間；在所述多個(gè)側(cè)壁間隔件的底面下方形成開口；在所述多個(gè)側(cè)壁間隔件的所述第一鄰近的側(cè)壁間隔件之間形成第一溝槽；以及 在所述第一半導(dǎo)體鰭上方的所述第一溝槽中外延地生長(zhǎng)第一源極/漏極區(qū)，其中，夕卜 延地生長(zhǎng)所述第一源極/漏極區(qū)包括使前體穿過所述開口流入所述第一溝槽內(nèi)。
【文檔編號(hào)】H01L29/06GK105977284SQ201510770595
【公開日】2016年9月28日
【申請(qǐng)日】2015年11月12日
【發(fā)明人】江國(guó)誠(chéng), 劉繼文
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司