具有半導(dǎo)體芯片端子的dc-dc轉(zhuǎn)換器的制造方法
【專利摘要】在所描述實例中，一種電力供應(yīng)系統(tǒng)(200)具有QFN引線框架，所述QFN引線框架具有引線及墊(201)。面向電路板的墊表面具有凹入的部分，所述凹入部分具有深度(270)及適于并排附接同步FET(210)半導(dǎo)體芯片及控制FET(220)半導(dǎo)體芯片的輪廓。所述控制FET(220)的輸入端子(220a)及所述同步FET(210)的接地輸出端子(210a)與所述墊(201)切換節(jié)點端子的未凹入部分共面，使得所有端子可直接附接到電路板的觸點。驅(qū)動器與控制件芯片垂直堆疊到相對墊表面且囊封在封裝化合物中。
【專利說明】具有半導(dǎo)體芯片端子的DC-DC轉(zhuǎn)換器
[0001]本發(fā)明一般來說涉及半導(dǎo)體裝置及工藝，且更特定來說，涉及薄經(jīng)封裝同步降壓轉(zhuǎn)換器的結(jié)構(gòu)及制作方法。
【背景技術(shù)】
[0002]在受歡迎電力供應(yīng)電路系列當(dāng)中具有用于將一個DC電壓轉(zhuǎn)換為另一DC電壓的電力切換裝置。特定來說，具有兩個電力MOS場效應(yīng)晶體管(FET)的電力塊適于新興的電力遞送要求，所述兩個電力MOSFET串聯(lián)連接且通過共同切換節(jié)點而耦合在一起。此組合件也稱作半橋。當(dāng)添加有調(diào)節(jié)驅(qū)動器與控制器時，所述組合件被稱為供電級，或更常見地，所述組合件被稱為同步降壓轉(zhuǎn)換器。在同步降壓轉(zhuǎn)換器中，控制FET芯片(其也稱作高側(cè)切換器)連接在供應(yīng)電壓Vin與LC輸出濾波器之間，且同步(sync)FET芯片(其也稱作低側(cè)切換器)連接在LC輸出濾波器與接地電位之間。控制FET芯片的柵極及同步FET芯片的柵極連接到半導(dǎo)體芯片，所述半導(dǎo)體芯片包含用于轉(zhuǎn)換器的驅(qū)動器及控制器的電路。所述芯片也連接到接地電位。
[0003]對于許多現(xiàn)在的電力切換裝置，電力MOSFET的芯片及驅(qū)動器與控制器IC的芯片水平地并排組裝為個別組件。每一芯片通常附接到金屬引線框架的矩形形狀墊或正方形形狀墊。所述墊由作為輸入/輸出端子的引線環(huán)繞。在其它電力切換裝置中，電力MOSFET芯片及驅(qū)動器與控制器IC水平地并排組裝在單個引線框架墊上，所述引線框架墊又在全部四個側(cè)上由用作裝置輸出端子的引線環(huán)繞。所述引線是常見形狀的而不具有懸臂延伸部，且是以四方扁平無引線(QFN)或小輪廓無引線(SON)裝置的方式而布置。從芯片到引線的電連接可由接合線提供，所述接合線將顯著寄生電感引入(由于接合線的長度及電阻)到電力電路中。
[0004]在一些最近引入的先進組裝中，夾子替代了許多連接線。這些夾子較寬且由厚金屬制成，且因此引入最小寄生電感。每一組合件通常封裝在塑料囊封中，且采用經(jīng)封裝組件作為用于電力供應(yīng)系統(tǒng)的板組合件的離散構(gòu)建塊。
[0005]在其它最近引入的方案中，控制FET芯片及同步FET芯片彼此上下垂直地組裝為引線框架墊上方的堆疊?？刂艶ET芯片或同步FET芯片(兩者中具有物理上較大面積的一者)附接到引線框架墊。夾子提供到切換節(jié)點及堆疊頂部的連接。不管物理大小如何，由于考慮到工作循環(huán)及傳導(dǎo)損失，因此與控制FET芯片的作用區(qū)相比，同步FET芯片需要較大作用區(qū)。當(dāng)同步芯片及控制芯片兩者均經(jīng)組裝源極向下時，將較大(物理上及作用區(qū)兩者均較大)同步芯片組裝到引線框架墊上，且較小(物理上及作用區(qū)兩者均較小)控制芯片使其源極系接到同步芯片的漏極，從而形成切換節(jié)點，且將較小控制芯片的漏極連接到輸入供應(yīng)器Vin。將第一夾子連接到兩個芯片之間的切換節(jié)點。將堆疊頂部上的經(jīng)伸長第二夾子系接到輸入供應(yīng)器VIN。所述墊處于接地電位且用作操作上所產(chǎn)生熱量的散熱器(spreader)。驅(qū)動器與控制件IC芯片接近芯片堆疊及夾子而水平地并排組裝且通過接合線與FET柵極及引線框架引線連接。由于夾子及線接合的形式及材料，因此夾子及線接合具有電阻及電感，所述電阻及電感促成系統(tǒng)的寄生效應(yīng)。
[0006]圖1A中展示典型轉(zhuǎn)換器(通常標示為100)?？刂芃OS場效應(yīng)晶體管(FET)IlO堆疊于同步(sync)MOSFET 120上。此實例性模塊的控制FET芯片110相對于同步FET芯片120具有較小面積。QFN金屬引線框架具有矩形扁平墊101，矩形扁平墊101用作輸出端子且被指定為封裝的散熱器。引線102a及102b沿墊的兩個相對側(cè)以線性方式定位。FET芯片的堆疊是依據(jù)所謂的源極向下配置而實現(xiàn)。同步FET 120的源極通過焊料層121而焊接到引線框架墊101。低側(cè)夾子140(其通過焊料層122焊接到同步FET 120的漏極上)通過焊料層111而附接控制FET110的源極。因此，低側(cè)夾子140用作轉(zhuǎn)換器的切換節(jié)點端子。高側(cè)夾子160通過焊料層112而連接到控制FET 110的漏極。高側(cè)夾子160附接到引線框架的引線102b，因此，高側(cè)夾子160連接到輸入供應(yīng)器VIN。低側(cè)夾子140與高側(cè)夾子160是成套放置的。驅(qū)動器與控制器芯片130通過焊料層132而附接到墊101。線133提供芯片端子與FET柵極端子(110b、120b、120d)的連接。圖1的轉(zhuǎn)換器具有1.5mm的高度191以及擁有6mm的長度192及5mm的寬度193的矩形占用面積。在具有較小芯片的其它已知轉(zhuǎn)換器中，可將驅(qū)動器芯片放置在第二夾子的頂部中以節(jié)省板面積，但接合線不得不過度的長，使得在囊封工藝期間存在線彎曲(wire sweep)及電短路的顯著風(fēng)險。圖1B展示沿標記為1B-1B的假想線的剖面。
[0007]在另一最近引入的電力系統(tǒng)中，驅(qū)動器與控制件芯片被包含在垂直堆疊中在第二夾子的頂部上。此組合件結(jié)構(gòu)節(jié)省引線框架墊及印刷電路板的有效面積，但具有極長下坡式接合線的風(fēng)險，且因此在囊封工藝期間具有線彎曲及后續(xù)電短路的風(fēng)險。

【發(fā)明內(nèi)容】

[0008]在所描述實例中，DC-DC轉(zhuǎn)換器使用具有引線及墊的QFN引線框架。面向電路板的墊表面具有凹入的部分，所述凹入部分具有深度及適于并排附接同步FET芯片及控制FET芯片的輪廓。所述控制FET的輸入端子及所述同步FET的接地輸出端子與所述墊的未凹入部分共面，所述墊是系接到切換節(jié)點端子。由于所述共面性，因此所有端子可直接且同時附接到電路板的觸點。所述直接附接顯著減小熱電阻且改進到電路板的散熱片的熱耗散。因此，增強(超過IMHz)轉(zhuǎn)換器的操作頻率。驅(qū)動器與控制件芯片垂直地堆疊到相對墊表面且囊封在封裝化合物中。
[0009]在制作電力供應(yīng)系統(tǒng)的方法的所描述實例中，QFN引線框架的墊具有第一表面及第二表面。已預(yù)先壓印所述第一墊表面以具有凹入的部分，所述凹入部分具有深度及適于附接半導(dǎo)體芯片的輪廓。驅(qū)動器與控制件芯片被附接到所述第二墊表面、被線接合到相應(yīng)引線且被囊封在封裝化合物中，所述封裝化合物使所述第一墊表面不囊封。第一 FET芯片(同步FET芯片)以其漏極端子附接到所述第一墊表面的所述凹入部分，使得所述第一 FET芯片的源極端子及柵極端子與所述第一墊表面的未凹入部分共面。同樣，第二 FET芯片(控制FET芯片)以其源極端子附接到所述第一墊表面的所述凹入部分，使得所述第二 FET芯片的漏極端子及柵極端子與所述第一墊表面的所述未凹入部分共面。
【附圖說明】
[0010]圖1A是常規(guī)經(jīng)封裝DC-DC同步降壓轉(zhuǎn)換器的透視俯視圖，其中驅(qū)動器與控制器芯片鄰近于引線框架墊上的經(jīng)垂直堆疊FET芯片及兩個夾子而組裝。
[0011]圖1B是圖1A的常規(guī)經(jīng)封裝經(jīng)堆疊FET芯片及夾子的橫截面。
[0012]圖2A是根據(jù)實例性實施例的經(jīng)封裝DC-DC同步降壓轉(zhuǎn)換器的透視俯視圖，其中驅(qū)動器與控制器芯片附接到引線框架墊的頂側(cè)且封裝化合物囊封芯片及線接合。
[0013]圖2B是圖2A的DC-DC轉(zhuǎn)換器的透視仰視圖，其中兩個鄰近FET芯片附接到引線框架墊的底側(cè)且共面的FET端子不囊封以可附接到電路板。
[0014]圖3是圖2A及2B的經(jīng)封裝轉(zhuǎn)換器的橫截面，其中鄰近FET芯片的端子附接到電路板的相應(yīng)觸點。
[0015]圖4顯示圖2A及2B的同步降壓轉(zhuǎn)換器的電路圖，其識別因免除夾子而產(chǎn)生的電寄生效應(yīng)的消除。
[0016]圖5是經(jīng)沖壓且經(jīng)壓印引線框架的透視仰視圖，其展示相對于引線凹入的墊部分及其余墊部分。
[0017]圖6是在芯片已附接到引線框架墊的頂側(cè)之后將驅(qū)動器與控制件芯片的端子線接合到相應(yīng)引線的透視俯視圖。
[0018]圖7是在囊封驅(qū)動器與控制件芯片之后的引線框架的透視仰視圖，其顯示引線框架墊的經(jīng)預(yù)先壓印凹部部分。
[0019]圖8是圖7在沉積用于附接同步FET芯片及控制FET芯片的粘合劑聚合物層之后的透視仰視圖。
【具體實施方式】
[0020]第US14/173,147號申請案描述相關(guān)標的物且特此以引用的方式并入。
[0021 ]
【申請人】認識到，在新應(yīng)用(例如汽車產(chǎn)品)中采用DC-DC轉(zhuǎn)換器的持續(xù)趨勢加速了朝向小型化、較低電力、較高頻率及經(jīng)減小成本的長期推進。此趨勢的征兆為推動減小轉(zhuǎn)換器的高度及減小電寄生效應(yīng)。
[0022]
【申請人】進一步認識到，當(dāng)可消除常規(guī)轉(zhuǎn)換器中所使用的金屬夾子而不消除所述夾子的功能時，可實現(xiàn)減小DC-DC轉(zhuǎn)換器的高度的階梯功能改進。當(dāng)
【申請人】發(fā)現(xiàn)一種用以通過將同步FET芯片及控制FET芯片并排組裝在引線框架墊的經(jīng)預(yù)先壓印凹部中來消除兩個夾子同時保有夾子的功能的方法時，
【申請人】解決了在減小電寄生電阻及電感的同時減小產(chǎn)品的高度的問題。作為意料之外的益處，結(jié)果證明:直接附接電路板的FET端子的新能力不僅減小轉(zhuǎn)換器的寄生效應(yīng)而且大體上增加從作用轉(zhuǎn)換器操作到電路板的散熱片中的熱耗散。因此，轉(zhuǎn)換器的電力輸送及操作頻率得以改進。
[0023]圖2A及2B是作為實例性實施例的電力供應(yīng)模塊(通常標示為200)的透視圖，圖2A為俯視圖，圖2B為仰視圖。出于解釋原因，模塊200展示為具有透明囊封290。優(yōu)選實際囊封使用適于傳遞模塑技術(shù)的黑色環(huán)氧樹脂制劑。圖2A及2B的實例性模塊具有介于0.7mm到0.8mm的范圍內(nèi)的厚度291以及擁有4.8mm的模塊長度292及3.0mm的寬度293的矩形占用面積。其它墊可為正方形形狀的。
[0024]經(jīng)由透明囊封可見通常適于四方扁平無引線(QFN)類型模塊及小輪廓無引線(SON)類型模塊的金屬引線框架。所述引線框架包含矩形墊201以及引線202及203。圖2B中可見的墊表面是第一表面201a，及圖2A中可見的墊表面是第二表面201b。引線框架優(yōu)選地由銅或銅合金制成。替代金屬選擇包含鋁、鐵鎳合金及Kovar?。引線框架的兩個表面可經(jīng)制備以例如通過粗糙表面而促進環(huán)氧樹脂粘合劑附接。當(dāng)其它實施例可使用焊料作為附接物時，引線框架表面制備可包含錫層或者鎳、鈀及金的鍍敷層序列。此外，至少一個表面可具有金屬層，所述金屬層經(jīng)沉積以例如通過銀鍍敷層而增強導(dǎo)熱性。用于圖2A及2B中所展示的實例性實施例的開始金屬的優(yōu)選厚度介于0.2mm到0.4mm的范圍內(nèi)，但其它實施例可使用較厚或較薄引線框架金屬。從低成本及批量處理的角度來看，優(yōu)選地以薄片金屬開始并通過沖壓或蝕刻將引線框架制作為條帶，且在囊封工藝之后通過對所述條帶進行修整而將用于模塊的引線框架單個化。將墊201電系接到電力供應(yīng)系統(tǒng)的切換節(jié)點端子Vsw。
[0025]如圖2B中所展示，第一墊表面201a具有部分201c，部分201c相對于部分201d偏離一階梯270。此外，部分201c具有適于附接半導(dǎo)體芯片的輪廓(長度271及寬度272)。在引線框架的制作工藝期間優(yōu)選地通過壓印而實現(xiàn)使墊偏離的工藝?；蛘?，可使用蝕刻工藝。舉例來說，可執(zhí)行化學(xué)蝕刻工藝，使得僅不受氧化金屬或極薄金層保護的那些表面(例如銅或鋁)被侵蝕。
[0026]在圖2B的實例中，兩個半導(dǎo)體場效應(yīng)晶體管(FET)的芯片被附接到引線框架墊的凹入部分201c。第一芯片210為漏極向下FET，其表示同步降壓轉(zhuǎn)換器的同步FET(低側(cè)FET)。第二芯片220為源極向下FET，其表示同步降壓轉(zhuǎn)換器的控制FET(高側(cè)FET)。
[0027]圖2B展示同步FET(低側(cè)FET)芯片210，其中FET芯片的漏極端子附接到第一墊表面201a的凹入部分201c。在此說明中，同步芯片210被稱為第一FET芯片。對于圖2B中所展示的實施例，第一芯片210具有?3.5X2.84mm的大小及?0.1mm的厚度。對于其它實施例，芯片大小及芯片厚度可具有顯著較大或較小值。優(yōu)選地通過傳導(dǎo)性粘合劑(環(huán)氧樹脂)層211而實現(xiàn)附接，傳導(dǎo)性粘合劑(環(huán)氧樹脂)層211可被聚合(被固化)；而替代方案為z軸傳導(dǎo)性聚合物。粘合劑層的優(yōu)選厚度為至少25μπι。傳導(dǎo)性粘合劑提供高導(dǎo)熱性以用于散熱，這是因為傳導(dǎo)性粘合劑填充有金屬(優(yōu)選地，銀)粒子。優(yōu)選地，傳導(dǎo)性粘合劑對于裝置200的所有附接工藝均相同，使得可同時針對所有附接通過單個工藝而執(zhí)行聚合工藝。在附接之后，源極端子210a及柵極端子210b與第一墊表面的未凹入部分的表面201a共面。在翻動成品裝置之后，源極端子210a可用于被附接(通過焊料或傳導(dǎo)性粘合劑)到電路板上的接地輸出端子V0UT(PGND)。此附接動作還將同步FET柵極端子210b系接到板上的相應(yīng)端子。
[0028]鄰近于第一FET芯片210，圖2B展示控制FET(高側(cè)FET)芯片220，其中FET芯片的源極端子附接到第一墊表面201a的凹入部分201c。在此說明中，控制FET芯片220被稱為第二FET芯片。對于圖2B中所展示的實施例，第二芯片220具有?2.5X1.8mm的大小及0.1mm的厚度。對于其它實施例，芯片大小及芯片厚度可具有顯著較大或較小值。優(yōu)選地通過傳導(dǎo)性粘合劑(環(huán)氧樹脂)層221而實現(xiàn)附接，傳導(dǎo)性粘合劑(環(huán)氧樹脂)層221可被聚合(被固化)；而替代方案為z軸傳導(dǎo)性聚合物。粘合劑層的優(yōu)選厚度為至少25μπι。傳導(dǎo)性粘合劑提供高導(dǎo)熱性以用于散熱，這是因為傳導(dǎo)性粘合劑填充有金屬(優(yōu)選地，銀)粒子。在附接之后，漏極端子220a及柵極端子220b與第一墊表面的未凹入部分的表面201a共面。在翻動成品裝置之后，漏極端子220a可用于被附接(通過焊料或傳導(dǎo)性粘合劑)到電路板上的輸入端子Vin。此附接動作還將控制FET柵極端子210b系接到板上的相應(yīng)端子。
[0029]如圖2A中所展示，集成電路(IC)芯片230被附接到引線框架墊201的第二表面201b，從而為電力供應(yīng)系統(tǒng)提供驅(qū)動器與控制器功能。芯片230優(yōu)選地通過?25μπι厚度的傳導(dǎo)性粘合劑(環(huán)氧樹脂)層231而附接到墊201的第二表面201b，傳導(dǎo)性粘合劑(環(huán)氧樹脂)層231可被聚合(被固化)；而替代方案為z軸傳導(dǎo)性聚合物。傳導(dǎo)性粘合劑提供高導(dǎo)熱性以用于將熱量從芯片230散布到墊201，這是因為傳導(dǎo)性粘合劑填充有金屬(優(yōu)選地，銀)粒子。芯片230可為矩形且可為0.2mm厚，或芯片230可為正方形形狀的。其它實施例可具有較小或較大且較厚或較薄的芯片。如圖2A中所展示，芯片230的端子線接合到相應(yīng)引線203。接合線233的優(yōu)選直徑為?25μπι，但可較小或較大。此接合配置暗指所謂的下坡式接合操作，下坡式接合操作在模塑操作期間需要謹慎以避免線彎曲以及線與芯片230的相關(guān)觸及，但圖2Α中的接合由于經(jīng)伸長線及小高度差而實際上僅具有低風(fēng)險。
[0030]圖3展示關(guān)于其中轉(zhuǎn)換器的薄度非常寶貴或其中必須使轉(zhuǎn)換器的冷卻最大化以用于實現(xiàn)高操作頻率的應(yīng)用的實例性實施例的技術(shù)優(yōu)點。在此實施例中，驅(qū)動器與控制器芯片如圖2Α中組裝于引線框架的頂部上，且封裝的高度介于0.7mm到0.8mm的范圍內(nèi)。低側(cè)FET210及高側(cè)FET 220兩者均附接到引線框架墊的凹入部分的表面201a。在墊對面的FET端子210a及220a與墊表面的未凹入部分的表面201a共面。端子210a及220a是暴露的，因此端子210a及220a可易于分別附接到電路板(PC板)300的墊310及320。同時，墊的未凹入部分及引線附接到板300的墊301?？赏ㄟ^傳導(dǎo)性聚合物或通過焊料而執(zhí)行附接。如圖3指示，這些板墊中的至少幾個板墊經(jīng)擴展為散熱器或被連接到PC板中的散熱片。FET端子到電路(PC)板的直接附接以及PC板中的散熱器及散熱片的有效冷卻允許良好冷卻，且因此允許FET的低結(jié)溫度以及轉(zhuǎn)換器的高效率及高頻率操作(IMHz及IMHz以上)。
[0031]根據(jù)圖2A及2B而組裝同步降壓轉(zhuǎn)換器減小常規(guī)組合件中普遍的寄生電感。圖4具體說明相對于圖1中所展示的常規(guī)組合件的改進。電改進源自省略常規(guī)組合件的垂直堆疊中所需的兩個夾子。
[0032]通過消除高側(cè)夾子(在圖1A中標示為160)，高側(cè)FET210的漏極端子220a被直接安裝到板的Vin端子330上。高側(cè)夾子電阻被消除，且高側(cè)源極電阻幾乎可以忽略。因此，避免了來自所省略夾子的?0.5πιΩ的寄生電阻及?0.6nH的寄生電感。輸入端子Vin的寄生電阻及電感已實際上消失。
[0033]通過消除低側(cè)夾子(在圖1A中標示為140)，低側(cè)FET的源極端子210a被直接安裝到板的接地Vout端子310上。低側(cè)夾子電阻被消除，且低側(cè)源極電阻幾乎可以忽略。因此，避免了來自所省略夾子的?0.5ηιΩ的寄生電阻及?0.6ηΗ的寄生電感。輸出端子Vciut的寄生電阻及電感已實際上消失。
[0034]同時，墊的未凹入部分201a附接到板300的墊301。因此，引線框架的墊系接到切換節(jié)點端子Vsw(在圖4中標示為301)。連接的電阻及電感較小，例如分別為?0.2m Ω及?0.45nHy。優(yōu)選地，可使用相同附接材料(傳導(dǎo)性粘合劑或焊料)用于端子的附接。以相同方式，通過低電阻連接將引線203附接到板墊303。
[0035]另一實施例是制作電力供應(yīng)DC-DC轉(zhuǎn)換器系統(tǒng)的方法，其中組裝兩個半導(dǎo)體芯片，使得兩個芯片的端子可直接附接到電路板。與其它技術(shù)相比，所述芯片被嵌入引線框架墊的外部凹部中，所述引線框架墊還用作切換節(jié)點端子。以此方式，消除了常規(guī)兩個夾子，且減少了工藝步驟的數(shù)目，因此所述方法與其它技術(shù)相比為低成本的且產(chǎn)生具有小高度及小面積的裝置。
[0036]圖5、6及7展示組裝工藝流程的一些步驟。工藝流程在圖5中通過提供引線框架而開始，所述引線框架通常適用于QFN及SON裝置。圖5的視圖展示引線框架的第一表面201a。圖6中展示第二表面201b。圖5的實例性引線框架具有矩形墊201。對于其它裝置，引線框架可具有正方形形狀墊。墊201將系接到切換端子Vsw。引線框架優(yōu)選地由銅或銅合金制成;但替代金屬選擇包含鋁、鐵鎳合金及Kovar?。引線框架的兩個表面可經(jīng)制備以(例如)通過鎳、鈀及金的鍍敷層序列而促進焊料附接。引線框架金屬的開始厚度介于0.2mm到0.4mm的范圍內(nèi)。優(yōu)選地以薄片金屬開始并通過沖壓或蝕刻將引線框架制作為條帶，且在囊封工藝之后通過對所述條帶進行修整而將用于模塊的引線框架單個化。圖4的俯視圖展示第二表面201b。第一表面201a打算保持暴露在裝置封裝外部。
[0037]第一墊表面201a具有部分201c，部分201c相對于部分201d偏離一階梯270。若將部分201d的區(qū)域用作參考平面，則部分201c的區(qū)域相對于部分201d的區(qū)域顯現(xiàn)為凹入的。此夕卜，部分201c具有適于附接至少兩個半導(dǎo)體芯片的輪廓(長度271及寬度272)。在引線框架的制作工藝期間優(yōu)選地通過壓印技術(shù)而實現(xiàn)墊的偏離。階梯270可小于、等于或大于開始金屬厚度。選擇階梯270的高度，使得所述高度等于以下各項的和:將附接的半導(dǎo)體芯片的高度;及粘合劑附接層的高度。
[0038]或者，可使用蝕刻工藝。舉例來說，可執(zhí)行化學(xué)蝕刻工藝，使得僅不受氧化金屬或極薄金層保護的那些表面(例如銅或鋁)被侵蝕。對于一些應(yīng)用，所蝕刻階梯可約為墊厚度的一半。因此，具有此類凹部部分的引線框架有時被稱為半蝕刻或部分蝕刻的引線框架。
[0039]圖6是引線框架的第二表面201b的俯視圖。圖6展示將具有驅(qū)動器與控制器IC的芯片230附接到引線框架墊的第二表面201b以及通過接合線將芯片端子連接到相應(yīng)引線框架引線的工藝。對于附接工藝，優(yōu)選地采用?25μπι厚度的傳導(dǎo)性粘合劑(環(huán)氧樹脂)層231，傳導(dǎo)性粘合劑(環(huán)氧樹脂)層231可被聚合(被固化)；而替代方案為ζ軸傳導(dǎo)性聚合物。
[0040]在圖7(仰視圖)中所展示的下一工藝包含將驅(qū)動器與控制件芯片230囊封在封裝材料(優(yōu)選地模塑化合物290)中。圖7的仰視圖展示第一墊表面201a保持不囊封。此未囊封第一表面201a包含偏離部分201c，偏離部分201c距部分201d具有深度270且具有適于附接半導(dǎo)體芯片的橫向尺寸。
[0041]圖8展示下一工藝，即傳導(dǎo)性粘合劑(環(huán)氧樹脂)層211及221的施配或絲網(wǎng)印刷，傳導(dǎo)性粘合劑(環(huán)氧樹脂)層211及221可被聚合(被固化)。替代方案為ζ軸傳導(dǎo)性聚合物。優(yōu)選層厚度為?25μπι。選擇粘合劑，使得材料適于產(chǎn)品的所有附接接頭。因此，所有粘合劑層可在共同固化步驟期間同時經(jīng)歷經(jīng)升高溫度下的聚合工藝。
[0042]圖2Β中展示接下來工藝(FET芯片的附接)的結(jié)果。第一FET芯片210(其也稱作同步或低側(cè)FET)附接到粘合劑層211，且因此附接到第一墊表面201a的偏離部分201c上。低側(cè)FET具有漏極向下設(shè)計且以其漏極端子附接于粘合劑層上。源極端子及柵極端子背對墊表面201a。在附接之后，F(xiàn)ET芯片210的源極端子210a及柵極端子210b與部分201d的墊表面共面，且因此也與引線202及203共面。由于所述共面性，因此源極端子210a可附接(例如通過焊料或通過傳導(dǎo)性粘合劑)到充當(dāng)?shù)较到y(tǒng)的輸入Vqut的PC板端子。第一芯片到板的此直接附接具有以下優(yōu)點:消除寄生電阻及電感，且增強在系統(tǒng)操作期間從系統(tǒng)直接到板的散熱片中的熱耗散。
[0043]接下來，第二FET芯片220(其也稱作控制或高側(cè)FET)附接到粘合劑層221，且因此附接到第一墊表面201a的偏離部分201c上。高側(cè)FET具有源極向下設(shè)計且以其源極端子附接于粘合劑層上。漏極端子及柵極端子背對墊表面201a。在附接之后，F(xiàn)ET芯片220的漏極端子220a及柵極端子220b與部分201d的墊表面共面，且因此也與引線202及203共面。由于所述共面性，因此漏極端子220a可附接(例如通過焊料或通過傳導(dǎo)性粘合劑)到充當(dāng)?shù)较到y(tǒng)的輸入Vqut的PC板端子。第二芯片到板的此直接附接具有以下優(yōu)點:消除寄生電阻及電感，且增強在系統(tǒng)操作期間從系統(tǒng)直接到板的散熱片中的熱耗散。
[0044]裝置200的構(gòu)造及制作工藝流程提供以下機會:僅采用傳導(dǎo)性(金屬填充的)聚合化合物用于進行組裝，且同時使所有化合物層聚合。此外，當(dāng)FET的端子到電路板的直接附接也使用傳導(dǎo)性聚合物來執(zhí)行時，完全省略了使用鉛(Pb)用于焊料。
[0045]實例性實施例不僅適用于場效應(yīng)晶體管，而且適用于其它適合電力晶體管。
[0046]作為另一實例，通過將散熱器添加到封裝的頂部表面，可進一步擴展電力供應(yīng)模塊的高電流能力且進一步增強效率。在此配置中，所述模塊是雙重冷卻的且可將其熱量從兩側(cè)表面耗散到散熱片。
[0047]所描述實例不具有夾子且使芯片嵌入封裝的外部在引線框架的經(jīng)預(yù)先壓印凹部中。與電力供應(yīng)系統(tǒng)的常規(guī)結(jié)構(gòu)及制作方法相比，實例性實施例消除了兩個夾子而未放棄夾子的功能，借此節(jié)省經(jīng)組裝系統(tǒng)的高度。實例性實施例進一步:消除對應(yīng)夾子組裝步驟；及節(jié)省組裝工藝流程的時間及成本。通過將兩個FET芯片并排嵌入到經(jīng)部分薄化的引線框架墊中而進一步減小成品裝置的高度。由于組合件FET芯片的端子與引線框架墊端子共面，因此所有端子可同時且直接附接到電路板。通過避免熱電阻，到電路板中的散熱片的熱耗散得以顯著改進，從而將轉(zhuǎn)換器操作頻率增強超過IMHz。
[0048]在權(quán)利要求書的范圍內(nèi)，在所描述實施例中可做出若干修改，且其它實施例是可能的。
【主權(quán)項】
1.一種電力供應(yīng)系統(tǒng)，其包括: 四方扁平無引線QFN類型引線框架，其具有多個引線及墊，所述墊具有第一墊表面及第二墊表面，所述第一墊表面具有凹入部分及未凹入部分，所述凹入部分具有深度及適于附接多個半導(dǎo)體芯片的輪廓，所述墊能夠系接到所述系統(tǒng)的切換節(jié)點端子； 第一場效應(yīng)晶體管FET芯片，其具有所述第一 FET芯片的附接到所述第一墊表面的所述凹入部分的漏極端子，且進一步具有與所述第一墊表面的所述未凹入部分共面的所述第一FET芯片的源極端子及柵極端子，所述第一 FET芯片的所述源極端子能夠系接到作為所述系統(tǒng)的接地輸出端子的板端子;及 第二FET芯片，其具有所述第二FET芯片的附接到所述第一墊表面的所述凹入部分的源極端子，且進一步具有與所述第一墊表面的所述未凹入部分共面的所述第二 FET芯片的漏極端子及柵極端子，所述第二 FET芯片的所述漏極能夠系接到作為所述系統(tǒng)的輸入端子的板端子。2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其進一步包含附接到所述第二墊表面的驅(qū)動器與控制器芯片。3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述驅(qū)動器與控制器芯片具有多個端子，所述多個端子通過接合線系接到所述引線框架的相應(yīng)引線。4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其進一步包含封裝，所述封裝囊封所述驅(qū)動器與控制器芯片、所述線及所述墊的所述第二表面以及若干引線，但使所述第一墊表面及所述多個引線中的至少一些引線不囊封。5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一FET芯片包含漏極FET，所述漏極FET用作低側(cè)晶體管。6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述第二FET芯片包含源極向下FET，所述源極向下FET用作高側(cè)晶體管。7.一種制作電力供應(yīng)系統(tǒng)的方法，所述方法包括: 提供引線框架，所述引線框架具有引線及墊，所述墊具有第一表面及第二表面，所述第一表面具有凹入的部分，所述凹入部分具有深度及適于附接半導(dǎo)體芯片的輪廓； 將驅(qū)動器與控制件芯片附接在所述墊的所述第二表面上； 使用接合線將所述驅(qū)動器與控制件芯片的端子連接到相應(yīng)引線； 將所述驅(qū)動器與控制件芯片、所述接合線及所述第二墊表面囊封在封裝化合物中，而使所述第一墊表面不囊封； 接著使第一場效應(yīng)晶體管FET芯片以其漏極端子附接到所述第一墊表面的所述凹入部分，使得所述第一 FET芯片的源極端子及柵極端子與所述第一墊表面的未凹入部分共面;及使第二 FET芯片以其源極端子附接到所述第一墊表面的所述凹入部分，使得所述第二FET芯片的漏極端子及柵極端子與所述第一墊表面的所述未凹入部分共面。8.根據(jù)權(quán)利要求7所述的方法，其進一步包含以下工藝:將所述墊連接到所述系統(tǒng)的切換節(jié)點端子，將所述第一 FET芯片的所述源極端子連接到作為所述系統(tǒng)的接地輸出端子的板端子，及將所述第二 FET芯片的所述漏極連接到作為所述系統(tǒng)的輸入端子的板端子。9.根據(jù)權(quán)利要求7所述的方法，其中所述附接工藝采用選自包含傳導(dǎo)性粘合劑及具有z軸導(dǎo)體的聚合化合物的群組的附接材料。10.根據(jù)權(quán)利要求7所述的方法，其中所述引線框架具有四方扁平無引線QFN或小輪廓無引線SON類型的配置。
【文檔編號】H01L23/495GK105981170SQ201580007418
【公開日】2016年9月28日
【申請日】2015年2月5日
【發(fā)明人】奧斯瓦爾多·喬治·洛佩斯, 喬納森·阿爾梅里亞·努吉爾
【申請人】德州儀器公司