半導(dǎo)體器件及其制作方法
【專利摘要】本申請?zhí)峁┝艘环N半導(dǎo)體器件及其制作方法。其中，該制作方法包括：形成半導(dǎo)體基體，半導(dǎo)體基體包括柵極，形成于柵極的側(cè)壁上的側(cè)壁層，以及形成于柵極的上表面上的硬掩膜層；形成覆蓋側(cè)壁層和硬掩膜層的介質(zhì)層，并對介質(zhì)層進行等離子體灰化處理以形成鈍化預(yù)備層；以及進行刻蝕至去除位于柵極的上表面上的硬掩膜層和鈍化預(yù)備層，并將位于側(cè)壁層上的剩余鈍化預(yù)備層作為鈍化層。該制作方法通過對介質(zhì)層進行等離子體灰化處理以形成鈍化預(yù)備層，降低了在刻蝕去除位于柵極的上表面上的硬掩膜層和鈍化預(yù)備層的步驟中鈍化預(yù)備層被刻蝕掉的幾率，即降低了在半導(dǎo)體器件的制作過程中位于側(cè)壁層上的鈍化層被刻蝕掉的幾率。
【專利說明】
半導(dǎo)體器件及其制作方法
技術(shù)領(lǐng)域
[0001] 本申請涉及半導(dǎo)體集成電路的技術(shù)領(lǐng)域，具體而言，涉及一種半導(dǎo)體器件及其制 作方法。
【背景技術(shù)】
[0002] 在典型集成電路（1C)形成工藝中，所制備的半導(dǎo)體器件的基體表面對外界環(huán)境 很敏感，且外界環(huán)境中的雜質(zhì)等容易落在半導(dǎo)體器件上，從而影響半導(dǎo)體器件的可靠性和 穩(wěn)定性。因此，在不同的工藝步驟中需要在半導(dǎo)體器件的基體表面上形成鈍化層來保護內(nèi) 部半導(dǎo)體器件。
[0003] 鈍化層通常需要具有較高的機械強度和較低的刻蝕速率，現(xiàn)有技術(shù)中常見的鈍化 層的材料為半導(dǎo)體氧化物和/或半導(dǎo)體氮化物，例如二氧化硅（Si0 2)和/或氮化硅（SiN)， 且鈍化層通常通過離子體增強化學(xué)汽相沉積等工藝沉積形成。但是現(xiàn)有技術(shù)中沉積形成 的鈍化層容易在后續(xù)的刻蝕工藝中被刻蝕掉，從而使得半導(dǎo)體器件失去了鈍化層的保護作 用，最終導(dǎo)致半導(dǎo)體器件也受到損傷。
[0004] 現(xiàn)有半導(dǎo)體器件的制作方法通常包括以下步驟：首先，形成包括柵極10'，形成 于柵極KV的側(cè)壁上的側(cè)壁層20'，以及形成于柵極10'的上表面上的硬掩膜層30'的 半導(dǎo)體基體，其中，側(cè)壁層20'由SiOjl 210'和第一 SiN層220'組成，硬掩膜層30'通 常由第二SiN層310'和SiON層320'組成，其結(jié)構(gòu)如圖1所示；然后，在半導(dǎo)體基體的表 面形成Si0 2鈍化層40'，并在Si02鈍化層40'上覆蓋SiN鈍化層50'，形成如圖2所示的 基體結(jié)構(gòu)；最后，進行刻蝕至去除位于柵極1(V的上表面上的硬掩膜層30'、Si0 2鈍化層 40'和SiN鈍化層50'?，F(xiàn)有技術(shù)中通常采用Η3Ρ04等腐蝕劑刻蝕去除位于柵極10'的上 表面上的硬掩膜層3(V、Si0 2鈍化層4(V和SiN鈍化層5(V，然而該步驟中由于Η #04等 腐蝕劑具有高腐蝕性，使得位于側(cè)壁層2(V上的Si02鈍化層4(V和SiN鈍化層5(V也會 被刻蝕掉，從而使得半導(dǎo)體器件失去了 Si02鈍化層40'和SiN鈍化層50'對側(cè)壁層20' 的保護作用，導(dǎo)致側(cè)壁層20'也遭受氏?0 4等腐蝕劑的腐蝕，進而導(dǎo)致側(cè)壁層20'發(fā)發(fā)部分 脫落或全部脫落（如圖3所示）。針對上述問題，目前還沒有有效的解決方法。

【發(fā)明內(nèi)容】

[0005] 本申請的主要目的在于提供一種半導(dǎo)體器件及其制作方法，以降低在半導(dǎo)體器件 的制作過程中位于側(cè)壁層上的鈍化層被刻蝕掉的幾率。
[0006] 為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種半導(dǎo)體器件的制作方法， 該制作方法包括以下步驟：形成半導(dǎo)體基體，半導(dǎo)體基體包括柵極，形成于柵極的側(cè)壁上的 側(cè)壁層，以及形成于柵極的上表面上的硬掩膜層；形成覆蓋側(cè)壁層和硬掩膜層的介質(zhì)層，并 對介質(zhì)層進行等離子體灰化處理以形成鈍化預(yù)備層；以及進行刻蝕至去除位于柵極的上表 面上的硬掩膜層和鈍化預(yù)備層，并將位于側(cè)壁層上的剩余鈍化預(yù)備層作為鈍化層。
[0007] 進一步地，在形成鈍化預(yù)備層的步驟中，形成多層介質(zhì)層，并至少對一層介質(zhì)層進 行等離子體灰化處理。
[0008] 進一步地，形成鈍化預(yù)備層的步驟包括：形成覆蓋側(cè)壁層和硬掩膜層的氧化物介 質(zhì)層；對氧化物介質(zhì)層進行等離子體灰化處理以形成氧化物鈍化層；在氧化物鈍化層上形 成氮化物介質(zhì)層，且氧化物鈍化層和氮化物介質(zhì)層組成鈍化預(yù)備層。
[0009] 進一步地，在形成氧化物介質(zhì)層的步驟中，氧化物介質(zhì)層411的厚度為10~150A。
[0010] 進一步地，采用氧等離子體對氧化物介質(zhì)層進行等離子體灰化處理，灰化處理的 溫度為100°c~600°C，灰化處理的時間不小于2s。
[0011] 進一步地，刻蝕鈍化層和硬掩膜層的步驟包括：進行干法刻蝕至去除位于硬掩膜 層上的鈍化預(yù)備層，并去除覆蓋于氧化物鈍化層的側(cè)壁上的部分氮化物介質(zhì)層；進行濕法 刻蝕至去除硬掩膜層，并去除剩余的氮化物介質(zhì)層，且將位于側(cè)壁層上的氧化物鈍化層作 為鈍化層。
[0012] 進一步地，濕法刻蝕的腐蝕劑為Η3Ρ04溶液或摻有Si離子的Η 3P04混合溶液。
[0013] 進一步地，側(cè)壁層包括依次形成于柵極的側(cè)壁上的SiOjl和第一 SiN層，硬掩膜 層包括依次形成于柵極的上表面上的第二SiN層以及SiON層。
[0014] 根據(jù)本申請的另一方面，提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括：柵極；側(cè)壁 層，設(shè)置于柵極的側(cè)壁上；以及鈍化層，設(shè)置于側(cè)壁層上，且鈍化層通過對覆蓋在側(cè)壁層上 的介質(zhì)層進行等離子體灰化處理后獲得。
[0015] 進一步地，介質(zhì)層為氧化物介質(zhì)層，鈍化層通過對氧化物介質(zhì)層進行氧等離子體 灰化處理后獲得。
[0016] 進一步地，介質(zhì)層的材料為Si02，側(cè)壁層包括依次設(shè)置于柵極的側(cè)壁上的SiOjl 和第一 SiN層。
[0017] 進一步地，鈍化層40的厚度為1.0~15ΘΑ.。
[0018] 應(yīng)用本申請的技術(shù)方案，本申請通過形成覆蓋于柵極側(cè)壁上的側(cè)壁層，和形成覆 蓋于柵極的上表面的硬掩膜層，以及形成覆蓋于側(cè)壁層和硬掩膜層上的介質(zhì)層，并對介質(zhì) 層進行等離子體灰化處理以形成鈍化層，從而提高了鈍化預(yù)備層的致密性，并顯著降低了 鈍化預(yù)備層的刻蝕速率，進而降低了在刻蝕去除位于柵極的上表面上的硬掩膜層和鈍化預(yù) 備層的步驟中側(cè)壁層上的鈍化預(yù)備層被刻蝕掉的幾率，即降低了在半導(dǎo)體器件的制作過程 中位于側(cè)壁層上的鈍化層被刻蝕掉的幾率，進而保證了鈍化層對器件結(jié)構(gòu)的保護作用。
【附圖說明】
[0019] 構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示 意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當限定。在附圖中：
[0020] 圖1示出了在現(xiàn)有半導(dǎo)體器件的制作方法中，形成包括柵極，形成于柵極的側(cè)壁 上的側(cè)壁層，以及形成于柵極的上表面上的硬掩膜層的半導(dǎo)體基體后基體的剖面結(jié)構(gòu)示意 圖；
[0021] 圖2示出了在圖1所示的半導(dǎo)體基體的表面形成Si02鈍化層，以及在Si0 2鈍化層 上覆蓋SiN鈍化層后基體的剖面結(jié)構(gòu)示意圖；
[0022] 圖3示出了進行刻蝕至去除位于柵極的上表面上的硬掩膜層、SiOji化層和SiN 鈍化層后基體的剖面結(jié)構(gòu)示意圖；
[0023] 圖4示出了本申請實施方式所提供的半導(dǎo)體器件的制作方法的流程示意圖；
[0024] 圖5示出了在本申請實施方式所提供的半導(dǎo)體器件的制作方法中，形成包括柵 極，形成于柵極的側(cè)壁上的側(cè)壁層，以及形成于柵極的上表面上的硬掩膜層的半導(dǎo)體基體 后基體的剖面結(jié)構(gòu)示意圖；
[0025] 圖6示出了形成覆蓋圖5所示的側(cè)壁層和硬掩膜層的氧化物介質(zhì)層后基體的剖面 結(jié)構(gòu)示意圖；
[0026] 圖7示出了對圖6所示的氧化物介質(zhì)層進行等離子體灰化處理以形成氧化物鈍化 層后基體的剖面結(jié)構(gòu)示意圖；
[0027] 圖8示出了在圖7所示的氧化物鈍化層上形成氮化物介質(zhì)層，且氧化物鈍化層和 氮化物介質(zhì)層組成鈍化預(yù)備層后基體的剖面結(jié)構(gòu)示意圖；
[0028] 圖9示出了進行干法刻蝕至去除位于圖8所示的硬掩膜層上的鈍化預(yù)備層，并去 除位于柵極的側(cè)壁上的部分氮化物介質(zhì)層后基體的剖面結(jié)構(gòu)示意圖；以及
[0029] 圖10示出了進行濕法刻蝕至去除圖9所示的硬掩膜層，并去除剩余的氮化物鈍化 層，且將位于側(cè)壁層上的氧化物鈍化層作為鈍化層后基體的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0030] 需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相 互組合。下面將參考附圖并結(jié)合實施例來詳細說明本申請。
[0031] 需要注意的是，這里所使用的術(shù)語僅是為了描述【具體實施方式】，而非意圖限制根 據(jù)本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式 也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當理解的是，當在本說明書中使用術(shù)語"包含"和/或"包 括"時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0032] 為了便于描述，在這里可以使用空間相對術(shù)語，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用來描述如在圖中所示的一個器件或特征與其他器件或特 征的空間位置關(guān)系。應(yīng)當理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為"在其他器 件或構(gòu)造上方"或"在其他器件或構(gòu)造之上"的器件之后將被定位為"在其他器件或構(gòu)造下 方"或"在其他器件或構(gòu)造之下"。因而，示例性術(shù)語"在……上方"可以包括"在……上方" 和"在……下方"兩種方位。該器件也可以其他不同方式定位（旋轉(zhuǎn)90度或處于其他方 位），并且對這里所使用的空間相對描述作出相應(yīng)解釋。
[0033] 正如【背景技術(shù)】中所介紹的，在半導(dǎo)體器件的制作過程中位于側(cè)壁層上的鈍化層容 易被刻蝕掉。本申請的發(fā)明人針對上述問題進行研究，提出了一種半導(dǎo)體器件的制作方法。 如圖4所示，該制作方法包括：形成半導(dǎo)體基體，半導(dǎo)體基體包括柵極，形成于柵極的側(cè)壁 上的側(cè)壁層，以及形成于柵極的上表面上的硬掩膜層；形成覆蓋側(cè)壁層和硬掩膜層的介質(zhì) 層，并對介質(zhì)層進行等離子體灰化處理以形成鈍化預(yù)備層；以及進行刻蝕至去除位于柵極 的上表面上的硬掩膜層和鈍化預(yù)備層，并將位于側(cè)壁層上的剩余鈍化預(yù)備層作為以形成鈍 化層。
[0034] 上述制作方法通過形成覆蓋側(cè)壁層和硬掩膜層的介質(zhì)層，并對介質(zhì)層進行等離子 體灰化處理以形成鈍化預(yù)備層，從而提高了鈍化預(yù)備層的致密性，并顯著降低了鈍化預(yù)備 層的刻蝕速率，進而降低了在刻蝕去除位于柵極的上表面上的硬掩膜層和鈍化預(yù)備層的步 驟中鈍化預(yù)備層被刻蝕掉的幾率，即降低了在半導(dǎo)體器件的制作過程中位于側(cè)壁層上的鈍 化層被刻蝕掉的幾率。
[0035] 下面將更詳細地描述根據(jù)本申請?zhí)峁┑陌雽?dǎo)體器件的制作方法的示例性實施方 式。然而，這些示例性實施方式可以由多種不同的形式來實施，并且不應(yīng)當被解釋為只限于 這里所闡述的實施方式。應(yīng)當理解的是，提供這些實施方式是為了使得本申請的公開徹底 且完整，并且將這些示例性實施方式的構(gòu)思充分傳達給本領(lǐng)域普通技術(shù)人員，在附圖中，為 了清楚起見，擴大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的器件，因而將省 略對它們的描述。
[0036] 圖5至圖10示出了本申請?zhí)峁┑陌雽?dǎo)體器件的制作方法中，經(jīng)過各個步驟后得到 的基體的剖面結(jié)構(gòu)示意圖。下面將結(jié)合圖5至圖10,進一步說明本申請所提供的半導(dǎo)體器 件的制作方法。
[0037] 首先，形成半導(dǎo)體基體，半導(dǎo)體基體包括柵極10,形成于柵極10的側(cè)壁上的側(cè)壁 層20,以及形成于柵極10的上表面上的硬掩膜層30,進而形成如圖5所示的基體結(jié)構(gòu)。本 領(lǐng)域的技術(shù)人員可以根據(jù)本申請的教導(dǎo)設(shè)定側(cè)壁層20和硬掩膜層30的結(jié)構(gòu)組成。優(yōu)選地， 側(cè)壁層20包括依次形成于柵極10的側(cè)壁上的SiOjl 210和第一 SiN層220,硬掩膜層30 包括依次形成于柵極10的上表面上的第二SiN層310以及SiON層320。其中，形成上述側(cè) 壁層20的工藝可以為化學(xué)氣相沉積、熱氧化工藝或氮化處理等，且形成上述硬掩膜層30的 工藝可以為化學(xué)氣相沉積或氮化處理等。上述工藝為本領(lǐng)域現(xiàn)有技術(shù)，在此不再贅述。
[0038] 完成形成半導(dǎo)體基體（半導(dǎo)體基體包括柵極10,形成于柵極10的側(cè)壁上的側(cè)壁層 20,以及形成于柵極10的上表面上的硬掩膜層30)的步驟之后，形成覆蓋側(cè)壁層20和硬掩 膜層30的介質(zhì)層，并對介質(zhì)層進行等離子體灰化處理以形成鈍化預(yù)備層41。由于鈍化預(yù)備 層41是通過等離子體灰化處理形成的，從而鈍化預(yù)備層41的致密性得以提高，進而降低了 在刻蝕去除位于柵極的上表面上的硬掩膜層和鈍化預(yù)備層的步驟中側(cè)壁上的鈍化預(yù)備層 被刻蝕掉的幾率。
[0039] 在一種優(yōu)選的實施方式中，可以形成多層介質(zhì)層，并至少對一層介質(zhì)層進行等離 子體灰化處理。進一步地，形成鈍化預(yù)備層41的步驟可以包括：形成覆蓋側(cè)壁層20和硬掩 膜層30的氧化物介質(zhì)層411，進而形成如圖6所示的基體結(jié)構(gòu)；對氧化物介質(zhì)層411進行 等離子體灰化處理以形成氧化物鈍化層410,進而形成如圖7所示的基體結(jié)構(gòu)；在氧化物鈍 化層410上形成氮化物介質(zhì)層420,且氧化物鈍化層410和氮化物介質(zhì)層420組成鈍化預(yù)備 層41，進而形成如圖8所示的基體結(jié)構(gòu)。
[0040] 在上述優(yōu)選的實施方式中，氧化物介質(zhì)層411的厚度本領(lǐng)域的技術(shù)人員可以根據(jù) 實際工藝需求進行設(shè)定，優(yōu)選地，氧化物介質(zhì)層411的厚度為10~150A,在上述優(yōu)選的厚度范 圍內(nèi)，由于氧化物介質(zhì)層411的厚度大于現(xiàn)有技術(shù)中氧化物介質(zhì)層411的厚度，從而減小了 刻蝕工藝對氧化物介質(zhì)層411的影響。同時，本領(lǐng)域的技術(shù)人員也可以根據(jù)實際工藝需求 選擇合適的工等離子體灰化處理的工藝參數(shù)，優(yōu)選地，采用氧等離子體對氧化物介質(zhì)層411 進行等離子體灰化處理，灰化處理的溫度為100°C~600°C，灰化處理的時間不小于2s，在 上述優(yōu)選的工藝參數(shù)范圍內(nèi)，氧等離子體能夠?qū)ρ趸锝橘|(zhì)層411進行充分的灰化處理， 相當于對氧化物介質(zhì)層411進一步進行氧化，從而能夠大幅度的提高氧化物介質(zhì)層411的 致密性。
[0041] 完成形成覆蓋側(cè)壁層20和硬掩膜層30的介質(zhì)層，并對介質(zhì)層進行等離子體灰化 處理以形成鈍化預(yù)備層41的步驟之后，進行刻蝕至去除位于柵極10的上表面上的部分鈍 化預(yù)備層41和硬掩膜層30以形成鈍化層40。由于鈍化層40中的氧化物鈍化層410是通 過等離子體灰化處理形成的，從而大幅度提高了氧化物介質(zhì)層411的致密性，進而使刻蝕 工藝不會去除側(cè)壁層上的全部的鈍化層40,殘留的覆蓋于側(cè)壁層20的鈍化層40能夠?qū)ζ?件結(jié)構(gòu)起到保護作用。
[0042] 在一種優(yōu)選的實施方式中，刻蝕鈍化預(yù)備層41和硬掩膜層30的步驟可以包括：進 行干法刻蝕至去除位于硬掩膜層30上的鈍化預(yù)備層41，并去除位于側(cè)壁層20的側(cè)壁上的 部分氮化物介質(zhì)層420鈍化層40,進而形成如圖9所示的基體結(jié)構(gòu)；進行濕法刻蝕至去除 硬掩膜層30,并去除剩余的氮化物介質(zhì)層420,且將位于側(cè)壁層20上的氧化物鈍化層410 作為鈍化層40,進而形成如圖10所示的基體結(jié)構(gòu)。
[0043] 在上述優(yōu)選的實施方式中，本領(lǐng)域的技術(shù)人員可以根據(jù)實際工藝需求選擇合適的 濕法刻蝕腐蝕劑。優(yōu)選地，濕法刻蝕的腐蝕劑為Η 3Ρ04溶液或摻有Si離子的Η 3P04混合溶 液。進一步地，濕法刻蝕的腐蝕劑可以為摻有Si離子的H3POJg合溶液。應(yīng)用摻有Si離子 的Η 3Ρ04混合溶液可以避免腐蝕速率過快而導(dǎo)致的對硬掩膜層30、氮化物介質(zhì)層420的過 刻蝕。
[0044] 本申請還提供了一種半導(dǎo)體器件。如圖10所示，該半導(dǎo)體器件包括柵極10 ;側(cè)壁 層20,設(shè)置于柵極10的側(cè)壁上；以及鈍化層40,設(shè)置于側(cè)壁層20上，且鈍化層40通過對覆 蓋在側(cè)壁層20上的介質(zhì)層進行等離子體灰化處理后獲得。
[0045] 上述半導(dǎo)體器件中由于設(shè)置有鈍化層40,且鈍化層40通過對覆蓋在側(cè)壁層20上 的介質(zhì)層進行等離子體灰化處理后獲得，從而使鈍化層40具有較高的致密性，在刻蝕工藝 中不易被刻蝕掉，進而保證了半導(dǎo)體器件中的鈍化層40對器件結(jié)構(gòu)的保護作用。
[0046] 在本申請上述的半導(dǎo)體器件中，優(yōu)選地，介質(zhì)層為氧化物介質(zhì)層，進一步地，介質(zhì) 層的材料為Si0 2，且鈍化層40是通過對氧化物介質(zhì)層進行氧等離子體灰化處理后獲得的。 其中，氧等離子體對氧化物介質(zhì)層進行灰化處理，相當于對氧化物介質(zhì)層411進一步進行 氧化，從而提高了氧化物介質(zhì)層411的致密性。
[0047] 在本申請上述的半導(dǎo)體器件中，優(yōu)選地，介質(zhì)層的材料為Si02，側(cè)壁層20包括依次 設(shè)置于柵極10的側(cè)壁上的SiOjl 210和第一 SiN層220 ;鈍化層40的厚度為10~1501。由 于上述鈍化層40是通過對介質(zhì)層進行等離子體灰化處理后獲得的，因此具有較大的致密 性，在刻蝕后形成的半導(dǎo)體器件中鈍化層40的厚度也不會發(fā)發(fā)較大的變化，從而保證了一 定的厚度的鈍化層40覆蓋于側(cè)壁層20,進而保證了鈍化層40對器件結(jié)構(gòu)的保護作用。
[0048] 從以上的描述中，可以看出，本申請上述的實施例實現(xiàn)了如下技術(shù)效果：本申請通 過形成覆蓋側(cè)壁層和硬掩膜層的介質(zhì)層，并對介質(zhì)層進行等離子體灰化處理以形成鈍化預(yù) 備層，從而提高了鈍化預(yù)備層的致密性，并顯著降低了鈍化預(yù)備層的刻蝕速率，進而降低了 在刻蝕去除位于柵極的上表面上的硬掩膜層和鈍化預(yù)備層的步驟中覆蓋在側(cè)壁層上的鈍 化預(yù)備層被刻蝕掉的幾率，即降低了在半導(dǎo)體器件的制作過程中位于側(cè)壁層上的鈍化層被 刻蝕掉的幾率。
[0049] 以上僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領(lǐng)域的技術(shù)人 員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、 等同替換、改進等，均應(yīng)包含在本申請的保護范圍之內(nèi)。
【主權(quán)項】
1. 一種半導(dǎo)體器件的制作方法，其特征在于，所述制作方法包括W下步驟： 形成半導(dǎo)體基體，所述半導(dǎo)體基體包括柵極，形成于所述柵極的側(cè)壁上的側(cè)壁層，W及 形成于所述柵極的上表面上的硬掩膜層； 形成覆蓋所述側(cè)壁層和硬掩膜層的介質(zhì)層，并對所述介質(zhì)層進行等離子體灰化處理W 形成純化預(yù)備層；W及 進行刻蝕至去除位于所述柵極的上表面上的所述硬掩膜層和所述純化預(yù)備層，并將位 于所述側(cè)壁層上的剩余所述純化預(yù)備層作為純化層。2. 根據(jù)權(quán)利要求1所述的制作方法，其特征在于，在形成所述純化預(yù)備層的步驟中，形 成多層所述介質(zhì)層，并至少對一層所述介質(zhì)層進行所述等離子體灰化處理。3. 根據(jù)權(quán)利要求2所述的制作方法，其特征在于，形成所述純化預(yù)備層的步驟包括： 形成覆蓋所述側(cè)壁層和硬掩膜層的氧化物介質(zhì)層； 對所述氧化物介質(zhì)層進行所述等離子體灰化處理W形成氧化物純化層； 在所述氧化物純化層上形成氮化物介質(zhì)層，且所述氧化物純化層和所述氮化物介質(zhì)層 組成所述純化預(yù)備層。4. 根據(jù)權(quán)利要求3所述的制作方法，其特征在于，在形成所述氧化物介質(zhì)層的步驟中， 所述氧化物介質(zhì)層的厚度為10~150A。5. 根據(jù)權(quán)利要求3所述的制作方法，其特征在于，采用氧等離子體對所述氧化物介質(zhì) 層進行所述等離子體灰化處理，灰化處理的溫度為100°C~600°C，灰化處理的時間不小于 2s〇6. 根據(jù)權(quán)利要求3所述的制作方法，其特征在于，刻蝕所述純化預(yù)備層和所述硬掩膜 層的步驟包括： 進行干法刻蝕至去除位于所述硬掩膜層上的所述純化預(yù)備層，并去除覆蓋于所述氧化 物純化層的側(cè)壁上的部分所述氮化物介質(zhì)層； 進行濕法刻蝕至去除所述硬掩膜層，并去除剩余的所述氮化物介質(zhì)層，且將位于所述 側(cè)壁層上的所述氧化物純化層作為純化層。7. 根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述濕法刻蝕的腐蝕劑為H 3PO4溶液 或滲有Si離子的H3PO4混合溶液。8. 根據(jù)權(quán)利要求1至7中任一項所述的制作方法，其特征在于，所述側(cè)壁層包括依次形 成于所述柵極的側(cè)壁上的Si〇2層和第一 SiN層，所述硬掩膜層包括依次形成于所述柵極的 上表面上的第二SiN層化及SiON層。9. 一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件包括： 柵極； 側(cè)壁層，設(shè)置于所述柵極的側(cè)壁上；W及 純化層，設(shè)置于所述側(cè)壁層上，且所述純化層通過對覆蓋在所述側(cè)壁層上的介質(zhì)層進 行等離子體灰化處理后獲得。10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述介質(zhì)層為氧化物介質(zhì)層，所 述純化層通過對所述氧化物介質(zhì)層進行氧等離子體灰化處理后獲得。11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，所述介質(zhì)層的材料為SiO 2,所述 側(cè)壁層包括依次設(shè)置于所述柵極的側(cè)壁上的Si〇2層和第一 SiN層。12.根據(jù)權(quán)利要求10至11中任一項所述的半導(dǎo)體器件，其特征在于，所述純化層的厚 度為10~150A。
【文檔編號】H01L29/423GK105990111SQ201510044141
【公開日】2016年10月5日
【申請日】2015年1月28日
【發(fā)明人】謝志勇
【申請人】中芯國際集成電路制造(上海)有限公司