一種半導體器件及其制備方法、電子裝置的制造方法
【專利摘要】本發(fā)明涉及一種半導體器件及其制備方法、電子裝置。所述方法包括步驟S1：提供半導體襯底，在所述半導體襯底上形成有鰭片以及環(huán)繞所述鰭片的柵極；步驟S2：在所述柵極的兩側(cè)、沿所述鰭片延伸的方向執(zhí)行口袋區(qū)離子注入，以調(diào)節(jié)所述半導體器件的閾值電壓，其中所述口袋區(qū)離子注入的方向為沿水平面向下傾斜10-20°。本發(fā)明所述方法在形成環(huán)繞鰭片的柵極之后、在所述柵極形成間隙壁之前執(zhí)行口袋區(qū)離子注入，其中，所述口袋區(qū)離子注入與晶圓缺口(wafer notch)之間扭曲角度為90°即所述口袋區(qū)離子注入方向與鰭片延伸方向平行，并且口袋區(qū)離子注入方向為沿水平面向下傾斜10-20°，通過橫向擴散來摻雜溝道區(qū)，以用來調(diào)節(jié)器件的閾值電壓，同時不會影響器件的性能。
【專利說明】
一種半導體器件及其制備方法、電子裝置
技術領域
[0001]本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種半導體器件及其制備方法、電子
目.0
【背景技術】
[0002]隨著半導體技術的不斷發(fā)展，為了提高器件的性能，需要不斷縮小集成電路器件的尺寸，隨著CMOS器件尺寸的不斷縮小，促進了三維設計如鰭片場效應晶體管(FinFET)的發(fā)展。
[0003]相對于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低短溝道效應等方面具有更加優(yōu)越的性能；平面柵極結構設置于所述溝道上方，而在FinFET中所述柵極環(huán)繞所述鰭片設置，因此能從三個面來控制靜電，在靜電控制方面的性能也更突出。
[0004]現(xiàn)有技術通常采用以下工藝步驟形成FinFET的鰭片:首先，在襯底上形成硬掩膜層；接著，圖案化所述硬掩膜層，形成用于蝕刻襯底以在其上形成鰭片的多個彼此隔離的掩膜；接著，蝕刻襯底以在其上形成多個鰭片；接著，沉積形成多個鰭片之間的隔離結構；最后，蝕刻去除所述硬掩膜層。
[0005]目前多閾值電壓(mult1-Vt)對于3D FINFET來說是一個非常大的挑戰(zhàn)，雖然通過對金屬柵極的離子注入來調(diào)節(jié)功函可以為多閾值電壓(mult1-Vt)提供解決方案，但是工藝集成問題成為主要挑戰(zhàn)；現(xiàn)有技術中通常通過閾值電壓離子注入的方法來調(diào)節(jié)閾值電壓，但是由于摻雜損失問題，所述FINFET器件閾值電壓對于離子注入劑量的靈敏度相對于平面器件小很多。
[0006]為了提高半導體器件的性能和良率，需要對器件的制備方法作進一步的改進，以便消除上述問題。

【發(fā)明內(nèi)容】

[0007]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0008]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種半導體器件的制備方法，包括:
[0009]步驟S1:提供半導體襯底，在所述半導體襯底上形成有鰭片以及環(huán)繞所述鰭片的柵極；
[0010]步驟S2:在所述柵極的兩側(cè)、沿所述鰭片延伸的方向執(zhí)行口袋區(qū)離子注入，以調(diào)節(jié)所述半導體器件的閾值電壓，其中所述口袋區(qū)離子注入的方向為沿水平面向下傾斜10-20。 。
[0011]可選地，在所述步驟SI中在所述半導體襯底上還形成有隔離材料層，所述隔離材料層位于相鄰的兩個所述鰭片之間并且部分覆蓋所述鰭片，所述柵極位于所述隔離材料層上。
[0012]可選地，所述步驟SI包括:
[0013]步驟Sll:提供半導體襯底并圖案化，以形成相互間隔的鰭片；
[0014]步驟S12:沉積隔離材料層，以覆蓋所述鰭片；
[0015]步驟S13:回蝕刻所述隔離材料層，以露出部分所述鰭片，形成具有目標高度的鰭片。
[0016]可選地，所述步驟SI還進一步包括:
[0017]步驟S14:在所述隔離材料層上形成柵極材料層，以覆蓋所述鰭片；
[0018]步驟S15:圖案化所述柵極材料層，以形成環(huán)繞所述鰭片的所述柵極。
[0019]可選地，在所述步驟S15中，形成所述柵極之后，所述柵極兩側(cè)的露出的所述鰭片形成源漏。
[0020]可選地，在所述步驟S2之后還進一步包括在所述柵極的側(cè)壁上形成間隙壁的步驟。
[0021]可選地，在所述步驟S2中，在所述口袋區(qū)離子注入步驟之后，注入的離子沿與鰭片延伸方向相垂直的方向擴散同時向下擴散。
[0022]本發(fā)明還提供了一種上述的方法制備得到的半導體器件。
[0023]本發(fā)明還提供了一種電子裝置，包括上述的半導體器件。
[0024]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種半導體器件及其制備方法，所述方法在形成環(huán)繞鰭片的柵極之后、在所述柵極形成間隙壁之前執(zhí)行口袋區(qū)離子注入，其中，所述口袋區(qū)離子注入與晶圓缺口(wafer notch)之間扭曲角度為90 °即所述口袋區(qū)離子注入方向與鰭片延伸方向平行，并且口袋區(qū)離子注入方向為沿水平面向下傾斜10-20°，由于所述離子的橫向擴散與所述鰭片的寬度具有相同的數(shù)量級，因此可以通過橫向擴散來摻雜溝道區(qū)，以用來調(diào)節(jié)器件的閾值電壓，同時不會影響器件的性能，但是如果所述扭曲角度為0°，則會降低器件的性能，導致更嚴重的泄露。
【附圖說明】
[0025]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0026]圖1a-1d為本發(fā)明的實施方式中所述半導體器件的制備過程示意圖；
[0027]圖2為本發(fā)明一【具體實施方式】中所述半導體器件的工藝流程圖。
【具體實施方式】
[0028]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0029]應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0030]應當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至IJ”或“耦合至IJ”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印斆靼?，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0031]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0032]在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0033]實施例1
[0034]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種半導體器件的制備方法，下面結合附圖對所述方法做進一步的說明。其中，圖1a-1d為本發(fā)明的實施方式中所述半導體器件的制備過程示意圖。
[0035]首先，執(zhí)行步驟201，提供半導體襯底101，所述半導體襯底上形成若干相互間隔的鰭片。
[0036]如圖1a所示，在該步驟中所述半導體襯底101可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。
[0037]接著在所述半導體襯底101上形成墊氧化物層(Pad oxide) 102，其中所述墊氧化物層(Pad oxide)的形成方法可以通過沉積的方法形成，例如化學氣相沉積、原子層沉積等方法，還可以通過熱氧化所述半導體襯底的表面形成，在此不再贅述。
[0038]進一步，在該步驟中還可以進一步包含執(zhí)行離子注入的步驟，以在所述半導體襯底中形成阱，其中注入的離子種類以及注入方法可以為本領域中常用的方法，在此不一一贅述。
[0039]接著在半導體襯底101上形成多個鰭片103，鰭片的寬度全部相同，或者鰭片分為具有不同寬度的多個鰭片組。
[0040]具體的形成方法包括:在半導體襯底101上形成硬掩膜層(圖中未示出)，形成所述硬掩膜層可以采用本領域技術人員所熟習的各種適宜的工藝，例如化學氣相沉積工藝，所述硬掩膜層可以為自下而上層疊的氧化物層和氮化硅層；圖案化所述硬掩膜層，形成用于蝕刻半導體襯底101以在其上形成鰭片的多個彼此隔離的掩膜，在一個實施例中，采用自對準雙圖案(SADP)工藝實施所述圖案化過程；蝕刻半導體襯底101以在其上形成鰭片結構。
[0041]可選地，形成襯墊氧化物層，以覆蓋半導體襯底101的表面、鰭片結構的側(cè)壁以及所述硬掩膜層的側(cè)壁和頂部。在一個實施例中，采用現(xiàn)場蒸汽生成工藝(ISSG)形成襯墊氧化物層。
[0042]可選地，在該步驟中還可以形成覆蓋襯墊氧化物層保護層，以后續(xù)實施的工藝對鰭片結構的高度和特征尺寸造成損失。在一個實施例中，采用具有可流動性的化學氣相沉積工藝(FCVD)形成保護層，保護層的材料可以為氮化硅。
[0043]執(zhí)行步驟202，沉積隔離材料層102，以覆蓋所述鰭片結構。
[0044]具體地，如圖1c所示，沉積隔離材料層102，以完全填充鰭片結構之間的間隙。在一個實施例中，采用具有可流動性的化學氣相沉積工藝實施所述沉積。隔離材料層102的材料可以選擇氧化物，例如HARP。
[0045]執(zhí)行步驟203，回蝕刻所述隔離材料層102，至所述鰭片的目標高度。
[0046]具體地，如圖1d所示，回蝕刻所述隔離材料層102，以露出部分所述鰭片，進而形成具有特定高度的鰭片。作為示例，實施高溫退火，以使隔離材料層102致密化，所述高溫退火的溫度可以為700°C -1OOO0C ;執(zhí)行化學機械研磨，直至露出所述硬掩膜層的頂部；去除所述硬掩膜層中的氮化硅層，在一個實施例中，采用濕法蝕刻去除氮化硅層，所述濕法蝕刻的腐蝕液為稀釋的氫氟酸；去除所述硬掩膜層中的氧化物層和部分隔離材料層102，以露出鰭片結構的部分，進而形成具有特定高度的鰭片結構，在一個實施例中，采用SiCoNi蝕刻實施該去除，所述SiCoNi蝕刻的蝕刻氣體主要有順3和NF 3o
[0047]可選地，在該步驟中還可以在露出的鰭片結構的表面形成薄層氧化物，以利于后續(xù)實施阱區(qū)注入和溝道停止注入。在一個實施例中，采用現(xiàn)場蒸汽生成工藝形成該薄層氧化物。
[0048]執(zhí)行步驟204，在所述隔離材料層上形成柵極材料層104，以覆蓋所述鰭片。
[0049]具體地，如圖1b所示，在該步驟中所述柵極材料層可以選用本領域常用的半導體材料，例如可以選用多晶硅等，并不局限于某一種，在此不再一一列舉。
[0050]所述柵極材料層的沉積方法可以選用化學氣相沉積或者原子層沉積等方法。
[0051]執(zhí)行步驟205，圖案化所述柵極材料層，以形成環(huán)繞所述鰭片的所述柵極104 '。
[0052]如圖1c和Id所示，在該步驟中圖案化所述柵極材料層的方法可以為常規(guī)方法，例如在所述柵極材料層形成光刻膠層，然后曝光顯影，以形成開口，然后以所述光刻膠層為掩膜蝕刻所述柵極材料層，以形成環(huán)繞柵極。
[0053]可選地，在該步驟中形成所述環(huán)繞柵極之后露出柵極兩側(cè)的部分鰭片，以作為源漏極，如圖1d所示。
[0054]執(zhí)行步驟206，在所述柵極的兩側(cè)、沿所述鰭片延伸的方向執(zhí)行口袋區(qū)離子注入，以調(diào)節(jié)所述半導體器件的閾值電壓，其中所述口袋區(qū)離子注入的方向為沿水平面向下傾斜10-20。 。
[0055]具體地，如圖1d所示，其中口袋區(qū)離子注入的方向如圖中實線箭頭所示，離子注入方向與晶圓缺口(wafer notch)之間扭曲角度為90°即所述口袋區(qū)離子注入方向與鰭片延伸方向平行，并且口袋區(qū)離子注入方向為沿水平面向下傾斜10-20°，同時在所述口袋區(qū)離子注入步驟之后，注入的離子沿與鰭片延伸方向垂直的方向擴散同時向下擴散，如虛線箭頭所示。由于所述離子的橫向擴散與所述鰭片的寬度具有相同的數(shù)量級，因此可以通過橫向擴散來摻雜溝道區(qū)，以用來調(diào)節(jié)器件的閾值電壓，同時不會影響器件的性能，但是如果所述扭曲角度為0°，則會降低器件的性能，導致更嚴重的泄露。
[0056]可選地，在該步驟中對于NMOS器件離子注入種類可以為B、BF2S In，對于PMOS器件可以為As或P，離子注入的劑量以及能量可以選用本領域常用的操作參數(shù)。
[0057]執(zhí)行步驟207，在所述柵極的側(cè)壁上形成間隙壁。
[0058]具體地，所述間隙壁可以使用氮化硅、碳化硅、氮氧化硅或其組合的材料?？梢栽谝r底上沉積第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁，所述間隙壁可以具有10-30匪的厚度。
[0059]至此，完成了本發(fā)明實施例的半導體器件的制備過程的介紹。在上述步驟之后，還可以包括其他相關步驟，此處不再贅述。并且，除了上述步驟之外，本實施例的制備方法還可以在上述各個步驟之中或不同的步驟之間包括其他步驟，這些步驟均可以通過現(xiàn)有技術中的各種工藝來實現(xiàn)，此處不再贅述。
[0060]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種半導體器件及其制備方法，所述方法在形成環(huán)繞鰭片的柵極之后、在所述柵極形成間隙壁之前執(zhí)行口袋區(qū)離子注入，其中，所述口袋區(qū)離子注入與晶圓缺口(wafer notch)之間扭曲角度為90 °即所述口袋區(qū)離子注入方向與鰭片延伸方向平行，并且口袋區(qū)離子注入方向為沿水平面向下傾斜10-20°，由于所述離子的橫向擴散與所述鰭片的寬度具有相同的數(shù)量級，因此可以通過橫向擴散來摻雜溝道區(qū)，以用來調(diào)節(jié)器件的閾值電壓，同時不會影響器件的性能，但是如果所述扭曲角度為0°，則會降低器件的性能，導致更嚴重的泄露。
[0061]圖2為本發(fā)明一【具體實施方式】中所述半導體器件的工藝流程圖，包括以下步驟:
[0062]步驟S1:提供半導體襯底，在所述半導體襯底上形成有鰭片以及環(huán)繞所述鰭片的柵極；
[0063]步驟S2:在所述柵極的兩側(cè)、沿所述鰭片延伸的方向執(zhí)行口袋區(qū)離子注入，以調(diào)節(jié)所述半導體器件的閾值電壓，其中所述口袋區(qū)離子注入的方向為沿水平面向下傾斜10-20。 。
[0064]實施例2
[0065]本發(fā)明還提供了一種半導體器件，所述半導體器件選用實施例1所述的方法制備。所述半導體器件中由于所述離子的橫向擴散與所述鰭片的寬度具有相同的數(shù)量級，因此可以通過橫向擴散來摻雜溝道區(qū)，以用來調(diào)節(jié)器件的閾值電壓，同時不會影響器件的性能，但是如果所述扭曲角度為0°，則會降低器件的性能，導致更嚴重的泄露。
[0066]實施例3
[0067]本發(fā)明還提供了一種電子裝置，包括實施例2所述的半導體器件。其中，半導體器件為實施例2所述的半導體器件，或根據(jù)實施例1所述的制備方法得到的半導體器件。
[0068]本實施例的電子裝置，可以是手機、平板電腦、筆記本電腦、上網(wǎng)本、游戲機、電視機、V⑶、DVD、導航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設備，也可為任何包括所述半導體器件的中間產(chǎn)品。本發(fā)明實施例的電子裝置，由于使用了上述的半導體器件，因而具有更好的性能。
[0069]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【主權項】
1.一種半導體器件的制備方法，包括: 步驟S1:提供半導體襯底，在所述半導體襯底上形成有鰭片以及環(huán)繞所述鰭片的柵極； 步驟S2:在所述柵極的兩側(cè)、沿所述鰭片延伸的方向執(zhí)行口袋區(qū)離子注入，以調(diào)節(jié)所述半導體器件的閾值電壓，其中所述口袋區(qū)離子注入的方向為沿水平面向下傾斜10-20°。2.根據(jù)權利要求1所述的方法，其特征在于，在所述步驟SI中在所述半導體襯底上還形成有隔離材料層，所述隔離材料層位于相鄰的兩個所述鰭片之間并且部分覆蓋所述鰭片，所述柵極位于所述隔離材料層上。3.根據(jù)權利要求1所述的方法，其特征在于，所述步驟SI包括: 步驟Sll:提供半導體襯底并圖案化，以形成相互間隔的鰭片； 步驟S12:沉積隔離材料層，以覆蓋所述鰭片； 步驟S13:回蝕刻所述隔離材料層，以露出部分所述鰭片，形成具有目標高度的鰭片。4.根據(jù)權利要求3所述的方法，其特征在于，所述步驟SI還進一步包括: 步驟S14:在所述隔離材料層上形成柵極材料層，以覆蓋所述鰭片； 步驟S15:圖案化所述柵極材料層，以形成環(huán)繞所述鰭片的所述柵極。5.根據(jù)權利要求4所述的方法，其特征在于，在所述步驟S15中，形成所述柵極之后，所述柵極兩側(cè)的露出的所述鰭片形成源漏。6.根據(jù)權利要求1所述的方法，其特征在于，在所述步驟S2之后還進一步包括在所述柵極的側(cè)壁上形成間隙壁的步驟。7.根據(jù)權利要求1所述的方法，其特征在于，在所述步驟S2中，在所述口袋區(qū)離子注入步驟之后，注入的離子沿與鰭片延伸方向相垂直的方向擴散同時向下擴散。8.—種權利要求1至7之一所述的方法制備得到的半導體器件。9.一種電子裝置，包括權利要求8所述的半導體器件。
【文檔編號】H01L21/336GK105990151SQ201510095433
【公開日】2016年10月5日
【申請日】2015年3月4日
【發(fā)明人】周飛
【申請人】中芯國際集成電路制造(上海)有限公司