芯片通孔連接缺陷的檢測方法
【專利摘要】本申請?zhí)峁┝艘环N芯片通孔連接缺陷的檢測方法。該芯片包括襯底、有源結(jié)構(gòu)、通孔和金屬互連結(jié)構(gòu)，該襯底設(shè)置有相互分離的隔離槽；有源結(jié)構(gòu)設(shè)置在隔離槽之間的襯底中和襯底上；通孔設(shè)置在有源結(jié)構(gòu)上；金屬互連結(jié)構(gòu)具有依次遠(yuǎn)離襯底的第一金屬層和互連金屬層，第一金屬層通過通孔與有源結(jié)構(gòu)連接，互連金屬層通過互連介質(zhì)層與第一金屬層連接，芯片通孔連接缺陷的檢測方法包括：步驟S1.減薄襯底使隔離槽裸露；步驟S2.將第一金屬層電性接地；以及步驟S3.采用PVC技術(shù)對通孔連接進(jìn)行檢測。該檢測方法無需對第一金屬層減薄就可以全面地檢測出有源結(jié)構(gòu)與通孔的連接缺陷，使得后續(xù)的第一金屬層與通孔的連接缺陷的定位檢測可以順利進(jìn)行。
【專利說明】
芯片通孔連接缺陷的檢測方法
技術(shù)領(lǐng)域
[0001]本申請涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體而言，涉及一種芯片通孔連接缺陷的檢測方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路內(nèi)包含的晶體管越來越多，互連線的層數(shù)也從以前的三四層增加到九層甚至十層，因此將這些晶體管和互連線連接在一起的接觸孔、以及將不同金屬層上的互連線連接在一起的通孔的數(shù)目急劇增加，任何一個通孔的失效都可能導(dǎo)致集成電路的功能無法達(dá)到預(yù)定要求。特別地，連接有源區(qū)和第一金屬層的通孔的連接失效會引起短路、斷路等現(xiàn)象，是引起集成電路失效的一個主要原因。因此，尋找一種可以檢測通孔與有源區(qū)、通孔與第一金屬層的早期連接缺陷的方法對于解決集成電路的失效問題以及對于提高產(chǎn)率、改善工藝技術(shù)的可靠性和穩(wěn)定性是非常重要的。
[0003]以下將以圖1所示的芯片為例對現(xiàn)有技術(shù)中的檢測方法進(jìn)行說明，該芯片包括:襯底100’、有源結(jié)構(gòu)102’、介質(zhì)層200’、通孔201’和金屬互連結(jié)構(gòu)300’，襯底100’包含相互分離的隔離槽101’ ；有源結(jié)構(gòu)102’設(shè)置在隔離槽101’之間的襯底100’中和襯底100’上，包括第一有源結(jié)構(gòu)1021’、第二有源結(jié)構(gòu)1022’、第三有源結(jié)構(gòu)1023’ ；介質(zhì)層200’設(shè)置在襯底100’上；通孔201’設(shè)置在介質(zhì)層200’中；金屬互連結(jié)構(gòu)300’具有依次遠(yuǎn)離襯底100’的第一金屬層301’和互連金屬層302’，第一金屬層301’通過通孔201’與有源結(jié)構(gòu)102’連接，互連金屬層302’通過互連介質(zhì)層303’的互連通孔304’與第一金屬層連接301’，具體各通孔201’與第一金屬層301’以及各有源結(jié)構(gòu)102’的對應(yīng)連接關(guān)系見圖1。
[0004]目前常規(guī)采用電壓襯度像技術(shù)(Passive Voltage Contrast，PVC)判斷通孔的連接缺陷，首先利用PVC技術(shù)對第一金屬層301’與通孔201’的連接缺陷進(jìn)行檢測，然后利用PVC技術(shù)對有源結(jié)構(gòu)102’與通孔201’的連接缺陷進(jìn)行檢測，其中，對第一金屬層301’與通孔201’的連接缺陷進(jìn)行檢測的具體方法包括:步驟SI’，正面剝離圖1所示結(jié)構(gòu)的金屬互連結(jié)構(gòu)300’，使第一金屬層301’裸露形成如圖2所示的結(jié)構(gòu)；步驟S2’，使襯底100’電性接地；步驟S3’，利用電壓襯度像技術(shù)判斷第一金屬層301’與通孔201’是否存在連接缺陷。
[0005]圖2所示的結(jié)構(gòu)中的通孔201’包括第一通孔2011’、第二通孔2012’、第三通孔2013’、第四通孔2014’、第五通孔2015’，使用上述檢測方法可以檢測出圖2中的第一金屬層301’與第一通孔2011’的連接或第一金屬層301’與第五通孔2016’的連接出現(xiàn)斷路缺陷，例如當(dāng)連接第一金屬層301’與有源結(jié)構(gòu)102’的第一通孔2011’存在斷路缺陷時，將襯底100’電性接地，由于第一金屬層301’未與有源結(jié)構(gòu)102’電性連接，其表面電勢不等于有源結(jié)構(gòu)102’的電勢，即不等于0V，當(dāng)電子束轟擊第一金屬層301’表面時，第一金屬層301’表面會產(chǎn)生二次電子，留下正電荷，二次電子受到第一金屬層301’表面正電荷形成的正電場的影響返回到第一金屬層301’的表面，形成暗襯度，即得到的對應(yīng)位置的二次電子圖像顯示為黑暗；其它未出現(xiàn)連接缺陷的第一金屬層301’的電勢與有源結(jié)構(gòu)102’的電勢相同，均等于OV，當(dāng)電子束對第一金屬層301’表面進(jìn)行轟擊時，第一金屬層301’表面產(chǎn)生二次電子和正電荷，由于第一金屬層301’與有源結(jié)構(gòu)102’連通，因此產(chǎn)生的正電荷被導(dǎo)出，二次電子逸出被二次電子檢測器收集，形成亮襯度，對應(yīng)的二次電子圖像顯示明亮。由此可判斷出第一通孔2011’存在連接缺陷，同理上述步驟也可以檢測出第五通孔2016’的連接缺陷。
[0006]當(dāng)與有源結(jié)構(gòu)102’連接的第二通孔2012’出現(xiàn)斷路時，第一金屬層301’通過第三通孔2013’仍與有源結(jié)構(gòu)102’連接，所以第一金屬層301’的電勢與有源結(jié)構(gòu)102’的表面電勢相同，當(dāng)?shù)谝唤饘賹?01’接地時，兩者均等于0V。當(dāng)電子束對第一金屬層301’表面進(jìn)行轟擊時，第一金屬層301’表面產(chǎn)生二次電子和正電荷，由于第一金屬層301’與有源結(jié)構(gòu)102’連通，因此所產(chǎn)生的正電荷被導(dǎo)出，二次電子逸出被二次電子檢測器收集，形成亮襯度，對應(yīng)位置的二次電子圖像顯示為明亮，因此根據(jù)二次電子圖形的明暗程度即可判斷有源結(jié)構(gòu)102’與第一金屬層301’不存在連接缺陷，但實(shí)際是有源結(jié)構(gòu)102’與第一金屬層301’之間的第二通孔2012’的連接存在缺陷，由此說明上述檢測方法不能全面檢測出第一金屬層301’與通孔的連接缺陷，
[0007]然后對有源結(jié)構(gòu)102’與通孔201’的連接缺陷進(jìn)行檢測，具體步驟是:S4’，正面剝離圖2所示的第一金屬層301’，使通孔201’裸露，形成如圖3所示的結(jié)構(gòu)；然后，使襯底100’電性接地；最后利用電壓襯度像(Passive Voltage Contrast，PVC)技術(shù)判斷有源結(jié)構(gòu)102’與通孔201’的連接是否存在缺陷，檢測的原理與第一金屬層301’與通孔201’連接缺陷的檢測原理相同，此處不再贅述。此種方法可以全面檢測出有源結(jié)構(gòu)102’與通孔201’的連接缺陷。
[0008]上述檢測通孔缺陷的方法不能全面地檢測出第一金屬層301’與通孔201’的連接缺陷，并且只能通過再剝離第一金屬層301’檢測出有源結(jié)構(gòu)102’與通孔201’的連接缺陷。這樣不僅會造成第一金屬層301’與通孔201’連接缺陷的漏檢，而且會破壞第一金屬層301’，使得不能再對第一金屬層301’與通孔201’的通孔連接缺陷進(jìn)行定位檢測。
[0009]目前為了全面地檢測第一金屬層301’與通孔201’的連接缺陷，只能采用封裝定位技術(shù)，但是這時的檢測不利于生產(chǎn)中產(chǎn)品的良率的提升以及生產(chǎn)成本的控制。

【發(fā)明內(nèi)容】

[0010]本申請旨在提供一種芯片通孔連接缺陷的檢測方法，以解決現(xiàn)有技術(shù)中不能全面檢測通孔的連接缺陷的問題。
[0011]為了實(shí)現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種芯片通孔連接缺陷的檢測方法，上述芯片包括:襯底，設(shè)置有相互分離的隔離槽；有源結(jié)構(gòu)，設(shè)置在上述隔離槽之間的上述襯底中和上述襯底上；通孔，設(shè)置在上述有源結(jié)構(gòu)上；金屬互連結(jié)構(gòu)，具有依次遠(yuǎn)離上述襯底的第一金屬層和互連金屬層，上述第一金屬層通過上述通孔與上述有源結(jié)構(gòu)連接，上述檢測方法包括:步驟SI，減薄上述襯底使上述隔離槽裸露；步驟S2，將上述第一金屬層電性電性接地；以及步驟S3，采用PVC技術(shù)對上述通孔是否存在連接缺陷進(jìn)行檢測。
[0012]進(jìn)一步地，上述步驟SI包括:步驟S11，采用化學(xué)機(jī)械研磨對上述襯底進(jìn)行減??；以及步驟S12，采用氫氧化鉀溶液對上述步驟Sll減薄后的上述襯底進(jìn)行腐蝕。
[0013]進(jìn)一步地，上述芯片還包括焊盤，上述焊盤與上述第一金屬層電性連接，上述焊盤電性接地。
[0014]進(jìn)一步地，上述步驟S2包括:步驟S21，在上述芯片中設(shè)置通槽，使上述金屬互連結(jié)構(gòu)的第一金屬層或至少一層互連金屬層的金屬裸露；步驟S22，在上述通槽中填充導(dǎo)電材料；以及步驟S23，使上述導(dǎo)電材料電性接地。
[0015]進(jìn)一步地，上述步驟S21采用FIB設(shè)置上述通槽。
[0016]進(jìn)一步地，上述步驟S2包括:步驟S21’，將上述金屬互連結(jié)構(gòu)固定在導(dǎo)電體上；步驟S22’，在上述芯片中設(shè)置通槽，上述通槽延伸至上述導(dǎo)電體；步驟S23’，在上述通槽中填充導(dǎo)電材料；以及步驟S24’，使上述導(dǎo)電體電性接地。
[0017]進(jìn)一步地，上述步驟S21’的上述固定采用粘結(jié)劑實(shí)施。
[0018]進(jìn)一步地，上述步驟S21’采用FIB設(shè)置上述通槽。
[0019]進(jìn)一步地，上述步驟S3包括:S31，對上述有源結(jié)構(gòu)表面進(jìn)行電子束掃描，得到二次電子圖像；以及S32，根據(jù)上述二次電子圖像的亮度差異，判斷上述芯片是否存在上述通孔連接缺陷。
[0020]進(jìn)一步地，上述電子束掃描所采用的加速電場的電壓為0.5KV?2KV。
[0021]應(yīng)用本申請的技術(shù)方案，通過減薄襯底使隔離槽裸露，同時使有源結(jié)構(gòu)裸露并且相鄰的有源結(jié)構(gòu)不會通過襯底電性相連通，進(jìn)而使通孔連接缺陷檢測可以從有源結(jié)構(gòu)遠(yuǎn)離金屬互連結(jié)構(gòu)的表面實(shí)施，即從芯片的背面進(jìn)行檢測；將第一金屬層電性接地，使得第一金屬層和與其正常連接的有源結(jié)構(gòu)的電勢相等，當(dāng)通孔與第一金屬層、通孔與有源結(jié)構(gòu)的連接出現(xiàn)斷路缺陷時，有源結(jié)構(gòu)的電勢不等于0V，即與第一金屬層的電勢不同，電勢不同的有源結(jié)構(gòu)對二次電子的運(yùn)動方向的影響不同:電勢不等于OV的有源結(jié)構(gòu)表面產(chǎn)生二次電子后，其表面留下的正電荷形成正電場，使得二次電子返回有源結(jié)構(gòu)表面，形成暗襯度，對應(yīng)的二次電子圖像顯示黑暗；電勢等于OV的有源結(jié)構(gòu)表面產(chǎn)生二次電子后，由于有源結(jié)構(gòu)接地，所以正電荷被導(dǎo)出，二次電子逸出被二次電子檢測器收集，形成亮襯度，對應(yīng)的二次電子圖像顯示明亮。根據(jù)PVC得到的二次電子圖像中的有源結(jié)構(gòu)的明暗程度不同，能夠在早期檢測中全面地檢測出第一金屬層與通孔的連接缺陷或有源結(jié)構(gòu)與通孔的連接缺陷，并且該方法無需對第一金屬層減薄來檢測有源結(jié)構(gòu)與通孔的連接缺陷，因此沒有破壞第一金屬層，使得后續(xù)的對第一金屬層與通孔的連接缺陷定位檢測可以順利進(jìn)行。
【附圖說明】
[0022]構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進(jìn)一步理解，本申請的示意性實(shí)施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中:
[0023]圖1示出了待檢測芯片的剖面結(jié)構(gòu)示意圖；
[0024]圖2示出了現(xiàn)有技術(shù)中檢測圖1所示的芯片的第一金屬層與通孔連接缺陷的檢測結(jié)構(gòu)剖面示意圖；
[0025]圖3出了現(xiàn)有技術(shù)中檢測圖1所示的芯片的有源結(jié)構(gòu)與通孔連接缺陷的檢測結(jié)構(gòu)剖面示意圖；
[0026]圖4示出了本申請一種優(yōu)選實(shí)施方式提供的芯片的結(jié)構(gòu)剖面圖；
[0027]圖5示出了本申請一種優(yōu)選實(shí)施方式的芯片通孔連接缺陷的檢測方法的流程示意圖；
[0028]圖6示出了對圖4所示的芯片的襯底減薄使隔離槽裸露后的芯片的剖面結(jié)構(gòu)示意圖；
[0029]圖7示出了在具有圖4結(jié)構(gòu)的芯片中設(shè)置焊盤后的芯片的剖面結(jié)構(gòu)示意圖；
[0030]圖8示出了在圖4所示的芯片中設(shè)置通槽并在通槽中填充導(dǎo)電材料后的芯片的剖面結(jié)構(gòu)示意圖；
[0031]圖9示出了將圖4所示的金屬互連結(jié)構(gòu)固定在硅片后形成的剖面結(jié)構(gòu)示意圖；
[0032]圖10示出了在圖9所示結(jié)構(gòu)中設(shè)置通槽并在通槽后填充導(dǎo)電材料后的結(jié)構(gòu)的剖面不意圖；以及
[0033]圖11示出了對圖6所示的有源結(jié)構(gòu)進(jìn)行電子掃描后得到的有源結(jié)構(gòu)的二次電子明暗不意圖。
【具體實(shí)施方式】
[0034]應(yīng)該指出，以下詳細(xì)說明都是例示性的，旨在對本申請?zhí)峁┻M(jìn)一步的說明。除非另有指明，本文使用的所有技術(shù)和科學(xué)術(shù)語具有與本申請所屬技術(shù)領(lǐng)域的普通技術(shù)人員通常理解的相同含義。
[0035]需要注意的是，這里所使用的術(shù)語僅是為了描述【具體實(shí)施方式】，而非意圖限制根據(jù)本申請的示例性實(shí)施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0036]為了便于描述，在這里可以使用空間相對術(shù)語，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關(guān)系。應(yīng)當(dāng)理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構(gòu)造上方”或“在其他器件或構(gòu)造之上”的器件之后將被定位為“在其他器件或構(gòu)造下方”或“在其他器件或構(gòu)造之下”。因而，示例性術(shù)語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述作出相應(yīng)解釋。
[0037]正如【背景技術(shù)】所介紹的，現(xiàn)有技術(shù)中在早期檢測通孔的連接缺陷時，只能檢測出有源結(jié)構(gòu)與通孔的連接缺陷，不能全面地檢測出第一金屬層與通孔的連接缺陷。另外，現(xiàn)有技術(shù)中在有源結(jié)構(gòu)與通孔的連接缺陷的檢測過程中將第一金屬層減薄，破壞了第一金屬層，使得后續(xù)不能定位檢測第一金屬層與通孔的連接缺陷。為了解決如上問題，本申請?zhí)岢隽艘环N芯片通孔連接缺陷的檢測方法。
[0038]在本申請的一種優(yōu)選方式中，提供了一種芯片通孔201連接缺陷的檢測方法，如圖4所示，該芯片包括襯底100、有源結(jié)構(gòu)102、通孔201和金屬互連結(jié)構(gòu)300，該襯底100設(shè)置有相互分咼的隔咼槽101 ;有源結(jié)構(gòu)102設(shè)置在隔咼槽101之間的襯底100中和襯底100上；通孔201設(shè)置在有源結(jié)構(gòu)102上；金屬互連結(jié)構(gòu)300具有依次遠(yuǎn)離襯底100的第一金屬層301和互連金屬層302，第一金屬層301通過通孔201與有源結(jié)構(gòu)102連接，互連金屬層302通過互連介質(zhì)層303與第一金屬層301連接，如圖5所示，芯片通孔201連接缺陷的檢測方法包括:步驟SI，減薄襯底100使隔離槽101裸露；步驟S2，將上述第一金屬層301電性接地；以及步驟S3，采用PVC技術(shù)對通孔201是否存在連接進(jìn)行檢測。
[0039]上述的檢測方法，通過減薄襯底100使隔離槽101裸露，同時使有源結(jié)構(gòu)102裸露并且相鄰的有源結(jié)構(gòu)102不會通過襯底100電性相連通，進(jìn)而使通孔201連接缺陷檢測可以從有源結(jié)構(gòu)102遠(yuǎn)離金屬互連結(jié)構(gòu)300的表面實(shí)施，即從芯片的背面進(jìn)行檢測；將第一金屬層301電性接地，使得第一金屬層301和與其正常連接的有源結(jié)構(gòu)102的電勢相等，當(dāng)通孔201與第一金屬層301、通孔201與有源結(jié)構(gòu)102的連接出現(xiàn)斷路缺陷時，有源結(jié)構(gòu)102的電勢不等于0V，即與第一金屬層301的電勢不同，電勢不同的有源結(jié)構(gòu)102對二次電子的運(yùn)動方向的影響不同:電勢不等于OV的有源結(jié)構(gòu)102表面產(chǎn)生二次電子后，其表面留下的正電荷形成正電場，使得二次電子返回有源結(jié)構(gòu)102表面，形成暗襯度，對應(yīng)的二次電子圖像顯示黑暗；電勢等于OV的有源結(jié)構(gòu)102表面產(chǎn)生二次電子后，由于有源結(jié)構(gòu)102接地，所以正電荷被導(dǎo)出，二次電子逸出被二次電子檢測器收集，形成亮襯度，對應(yīng)的二次電子圖像顯示明亮。根據(jù)PVC得到的二次電子圖像中的有源結(jié)構(gòu)102的明暗程度不同，能夠在早期檢測中全面地檢測出第一金屬層301與通孔201的連接缺陷或有源結(jié)構(gòu)102與通孔201的連接缺陷，并且該方法無需對第一金屬層301減薄來檢測有源結(jié)構(gòu)102與通孔201的連接缺陷，因此沒有破壞第一金屬層301，使得后續(xù)的對第一金屬層301與通孔201的連接缺陷定位檢測可以順利進(jìn)行。
[0040]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本申請的示例性實(shí)施方式。然而，這些示例性實(shí)施方式可以由多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施方式。應(yīng)當(dāng)理解的是，提供這些實(shí)施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實(shí)施方式的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員，在附圖中，為了清楚起見，擴(kuò)大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的器件，因而將省略對它們的描述。
[0041]以下將以圖4所示的芯片為例進(jìn)行通孔缺陷檢測，圖4所示的芯片包括:襯底100、有源結(jié)構(gòu)102、介質(zhì)層200、通孔201與金屬互連結(jié)構(gòu)300，該襯底100中包含相互分離的隔離槽101 ;有源結(jié)構(gòu)102設(shè)置在隔離槽101之間的襯底100中和襯底100上，包括有第一有源結(jié)構(gòu)1021、第二有源結(jié)構(gòu)1022與第三有源結(jié)構(gòu)1023 ;介質(zhì)層200設(shè)置在襯底100上；通孔201設(shè)置在介質(zhì)層200中；金屬互連結(jié)構(gòu)300具有依次遠(yuǎn)離襯底100的第一金屬層301和互連金屬層302，第一金屬層301通過通孔201與有源結(jié)構(gòu)102連接，互連金屬層302通過互連介質(zhì)層303的互連通孔304與第一金屬層301連接。
[0042]首先，執(zhí)行步驟SI，減薄圖4所示芯片的襯底100使隔離槽101裸露，同時有源結(jié)構(gòu)102裸露，倒置結(jié)構(gòu)，形成圖6所示的結(jié)構(gòu)，使得后續(xù)的檢測從裸露的隔離槽101、有源結(jié)構(gòu)102 —側(cè)的表面進(jìn)行。
[0043]現(xiàn)有技術(shù)中減薄芯片的方式有多種，比如化學(xué)機(jī)械研磨法、化學(xué)腐蝕法等，為了精確控制減薄襯底100的厚度，使上述隔離槽101和有源結(jié)構(gòu)102裸露，本申請優(yōu)選上述步驟SI包括:步驟S11，采用化學(xué)機(jī)械研磨對上述襯底100進(jìn)行減薄；以及步驟S12，采用氫氧化鉀溶液對上述化學(xué)機(jī)械研磨后的襯底100進(jìn)行腐蝕，上述步驟Sll的化學(xué)機(jī)械研磨只是對襯底100進(jìn)行粗略地減薄，為了精確控制被減薄的襯底100的厚度，采用步驟S12的氫氧化鉀溶液對襯底100進(jìn)行腐蝕。
[0044]然后，執(zhí)行步驟S2，將圖6所示結(jié)構(gòu)的第一金屬層301電性接地，使其電勢為0V，上述有源結(jié)構(gòu)102通過通孔201與上述第一金屬層301連接，因此當(dāng)通孔201連接不存在缺陷時，與通孔201連接的有源結(jié)構(gòu)102的電勢與第一金屬層301的電勢相當(dāng)均為0V，當(dāng)通孔201連接存在缺陷時，通孔201與有源結(jié)構(gòu)102之間不是電性連接，因此，有源結(jié)構(gòu)102的電勢與第一金屬層301的電勢不同。
[0045]上述將第一金屬層301電性接地的方式有很多種，比如利用導(dǎo)線引導(dǎo)接地，本申請一種優(yōu)選實(shí)施方式A為了以更簡捷的設(shè)置方式使第一金屬層301電性接地，優(yōu)選采用與第一金屬層301電性連接的焊盤400電性接地，比如圖7所示的芯片在圖6所示結(jié)構(gòu)的基礎(chǔ)上還包括焊盤400，通過焊盤介質(zhì)層401設(shè)置在上述金屬互連結(jié)構(gòu)300上，與金屬互連結(jié)構(gòu)300連接，因?yàn)楹副P400位于金屬互連結(jié)構(gòu)300的上方，一般裸露在外，且該焊盤400與第一金屬層301通過互連金屬層302連接，當(dāng)焊盤400電性接地時，金屬互連結(jié)構(gòu)300中的第一金屬層301與互連金屬層302也電性接地。
[0046]本申請一種優(yōu)選實(shí)施方式B，為了使第一金屬層301電性接地的方式不依賴于焊盤400，并且能夠使第一金屬層301準(zhǔn)確接地，優(yōu)選上述步驟S2包括:步驟S21，在圖4所示的芯片中設(shè)置通槽500，使金屬互連結(jié)構(gòu)300的第一金屬層301或至少一層互連金屬層302的金屬裸露；步驟S22，在通槽500中填充導(dǎo)電材料501，形成具有圖8所示剖面結(jié)構(gòu)的芯片；以及步驟S23，使導(dǎo)電材料501電性接地。當(dāng)設(shè)置通槽500時使至少一層互連金屬302層裸露，則通槽500中的導(dǎo)電材料501與互連金屬層302電性連接進(jìn)而導(dǎo)電材料501與第一金屬層301電性連接，當(dāng)導(dǎo)電材料501電性接地時，與其電性連接的第一金屬層301電性接地。
[0047]本申請一種優(yōu)選實(shí)施方式C，為了使第一金屬層301電性接地的實(shí)施方式更加簡單，并且能夠使第一金屬層301的電勢準(zhǔn)確為0V，優(yōu)選上述步驟S2包括:步驟S21’，將圖6所示的金屬互連結(jié)構(gòu)300固定在導(dǎo)電體600上，形成圖9所示的結(jié)構(gòu)；步驟S22’，在圖9所示的芯片中設(shè)置通槽500 ;步驟S23’，上述通槽500延伸至導(dǎo)電體600，在通槽500中填充導(dǎo)電材料501，形成圖10所示的結(jié)構(gòu)；以及步驟324’，使導(dǎo)電體600電性接地。進(jìn)行檢測時，該種實(shí)施方式中的導(dǎo)電體600與芯片連接，避免芯片沾污，對芯片起到保護(hù)作用。同樣，當(dāng)設(shè)置通槽500時使至少一層互連金屬層302裸露，則通槽500中的導(dǎo)電材料501與互連金屬層302電性連接進(jìn)而導(dǎo)電材料501與第一金屬層301電性連接，通過導(dǎo)電體600電性接地，使與其連接的通槽500中的導(dǎo)電材料501電性接地，進(jìn)而使第一金屬301的電勢為0V。
[0048]上述將金屬互連結(jié)構(gòu)300固定在導(dǎo)電體600上的方式有多種，例如機(jī)械固定，粘結(jié)劑固定。為了使金屬互連結(jié)構(gòu)300以較快捷的方式設(shè)置在導(dǎo)電體600上，提高通孔201連接缺陷的檢測效率。本申請優(yōu)選采用選粘結(jié)劑601將圖3所示的金屬互連結(jié)構(gòu)300粘結(jié)在導(dǎo)電體600上。
[0049]上述實(shí)施方式B和實(shí)施方式C中的通槽可以采用刻蝕或者離子轟擊的方式設(shè)置，為了實(shí)現(xiàn)通孔201缺陷的準(zhǔn)確檢測。優(yōu)選上述步驟S21和步驟S21’均采用FIB(聚焦離子束，F(xiàn)ocus 1n beam)技術(shù)設(shè)置通槽500，通過控制離子束的能量精確控制通槽500的深度以及通槽500的截面直徑，保證將金屬互連結(jié)構(gòu)300中的金屬裸露。
[0050]最后，執(zhí)行步驟S3，采用PVC技術(shù)對上述通孔201進(jìn)行失效分析。當(dāng)通孔201存在連接缺陷時，與其連接的有源結(jié)構(gòu)102的電勢不等于0V，使得該有源結(jié)構(gòu)102的二次電子的運(yùn)動方向不同于電勢為OV的有源結(jié)構(gòu)102的二次電子的運(yùn)動方向，采用PVC技術(shù)得到的有源結(jié)構(gòu)102的二次電子圖像的明暗程度不同，與通孔201的連接存在缺陷的有源結(jié)構(gòu)102顯示黑暗，從而檢測出存在通孔201的連接缺陷。
[0051]為了靈敏、精確地檢測出通孔201的連接缺陷，優(yōu)選上述步驟S3包括:S31，對圖6所示的有源結(jié)構(gòu)102的表面進(jìn)行電子束掃描，得到有源結(jié)構(gòu)102的二次電子明暗示意圖，如圖11所示；以及S32，根據(jù)圖11所示的二次電子明暗示意圖不同有源結(jié)構(gòu)102的亮度差，判斷芯片是否存在通孔201的連接缺陷。對有源結(jié)構(gòu)102表面進(jìn)行電子束掃描，使得有源結(jié)構(gòu)102表面產(chǎn)生二次電子，電勢不同的位置，二次電子的發(fā)射率不同，得到的二次電子圖像中的不同有源結(jié)構(gòu)102的明暗程度就有差別，例如圖11中，第一有源結(jié)構(gòu)1021、第二有源結(jié)構(gòu)1022顯示黑暗，有源結(jié)構(gòu)1023顯示明亮，進(jìn)而可判斷出第一有源結(jié)構(gòu)1021、第二有源結(jié)構(gòu)1022的電勢不等于有源結(jié)構(gòu)1023的電勢，即電勢不為0V，據(jù)此可判斷出芯片的通孔201是否存在連接缺陷。
[0052]上述采用電子束對通孔缺陷進(jìn)行掃描檢測時，如圖4所示的結(jié)構(gòu)中，其表面仍然保留有大量的介質(zhì)層，導(dǎo)電性較差，容易發(fā)生充、放電效應(yīng)，其表面電子與表面物質(zhì)相互作用的充電區(qū)會產(chǎn)生微小的電勢差，造成反射電子束散開，使所形成的二次電子成像的亮度降低，進(jìn)而損害分辨率；當(dāng)電子束能量較大時，所產(chǎn)生的電勢差會較大，進(jìn)而會嚴(yán)重影響二次電子成像的明暗程度。為了避免這種充、放電效應(yīng)，本申請優(yōu)選電子束掃描所采用的加速電場的電壓為0.5KV?2KV，進(jìn)而產(chǎn)生能量較小的電子束來進(jìn)行PVC分析。
[0053]從以上的描述中，可以看出，本申請上述的實(shí)施方式實(shí)現(xiàn)了如下技術(shù)效果:
[0054]上述的檢測方法，通過減薄襯底使隔離槽裸露，同時使有源結(jié)構(gòu)裸露并且相鄰的有源結(jié)構(gòu)不會通過襯底電性相連通，進(jìn)而使通孔連接缺陷檢測可以從有源結(jié)構(gòu)遠(yuǎn)離金屬互連結(jié)構(gòu)的表面實(shí)施，即從芯片的背面進(jìn)行檢測；將第一金屬層電性接地，使得第一金屬層和與其正常連接的有源結(jié)構(gòu)的電勢相等，當(dāng)通孔與第一金屬層、通孔與有源結(jié)構(gòu)的連接出現(xiàn)斷路缺陷時，有源結(jié)構(gòu)的電勢不等于0V，即與第一金屬層的電勢不同，電勢不同的有源結(jié)構(gòu)對二次電子的運(yùn)動軌跡的影響不同:電勢不等于OV的有源結(jié)構(gòu)表面產(chǎn)生二次電子后，其表面留下的正電荷形成正電場，使得二次電子返回有源結(jié)構(gòu)表面，形成暗襯度，對應(yīng)的二次電子圖像顯示黑暗；電勢等于OV的有源結(jié)構(gòu)表面產(chǎn)生二次電子后，由于有源結(jié)構(gòu)接地，所以正電荷被導(dǎo)出，二次電子逸出被二次電子檢測器收集，形成亮襯度，對應(yīng)的二次電子圖像顯不明殼。
[0055]根據(jù)PVC中的二次電子圖像中的有源結(jié)構(gòu)的明暗程度不同，能夠在早期檢測中全面地檢測出第一金屬層與通孔的連接缺陷或有源結(jié)構(gòu)與通孔的連接缺陷，并且該方法無需對第一金屬層減薄來檢測有源結(jié)構(gòu)與通孔的連接缺陷，因此沒有破壞第一金屬層，使得后續(xù)的對第一金屬層與通孔的連接缺陷定位檢測可以順利進(jìn)行。
[0056]以上所述僅為本申請的優(yōu)選實(shí)施例而已，并不用于限制本申請，對于本領(lǐng)域的技術(shù)人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種芯片通孔連接缺陷的檢測方法，所述芯片包括: 襯底，設(shè)置有相互分尚的隔尚槽； 有源結(jié)構(gòu)，設(shè)置在所述隔離槽之間的所述襯底中和所述襯底上； 通孔，設(shè)置在所述有源結(jié)構(gòu)上； 金屬互連結(jié)構(gòu)，具有依次遠(yuǎn)離所述襯底的第一金屬層和互連金屬層，所述第一金屬層通過所述通孔與所述有源結(jié)構(gòu)連接，其特征在于，所述檢測方法包括: 步驟Si，減薄所述襯底使所述隔離槽裸露； 步驟S2，將所述第一金屬層電性接地；以及 步驟S3，采用PVC技術(shù)對所述通孔是否存在連接缺陷進(jìn)行檢測。2.根據(jù)權(quán)利要求1所述的檢測方法，其特征在于，所述步驟SI包括: 步驟SI I，采用化學(xué)機(jī)械研磨對所述襯底進(jìn)行減薄；以及 步驟S12，采用氫氧化鉀溶液對所述步驟Sll減薄后的所述襯底進(jìn)行腐蝕。3.根據(jù)權(quán)利要求1所述的檢測方法，其特征在于，所述芯片還包括焊盤，所述焊盤與所述第一金屬層電性連接，所述焊盤電性接地。4.根據(jù)權(quán)利要求1所述的檢測方法，其特征在于，所述步驟S2包括: 步驟S21，在所述芯片中設(shè)置通槽，使所述金屬互連結(jié)構(gòu)的第一金屬層或至少一層互連金屬層的金屬裸露； 步驟S22，在所述通槽中填充導(dǎo)電材料；以及 步驟S23，使所述導(dǎo)電材料電性接地。5.根據(jù)權(quán)利要求4所述的檢測方法，其特征在于，所述步驟S21采用FIB設(shè)置所述通槽。6.根據(jù)權(quán)利要求1所述的檢測方法，其特征在于，所述步驟S2包括: 步驟S21’，將所述金屬互連結(jié)構(gòu)固定在導(dǎo)電體上； 步驟S22’，在所述芯片中設(shè)置通槽，所述通槽延伸至所述導(dǎo)電體； 步驟S23’，在所述通槽中填充導(dǎo)電材料；以及 步驟S24’，使所述導(dǎo)電體電性接地。7.根據(jù)權(quán)利要求6所述的檢測方法，其特征在于，所述步驟S21’的所述固定采用粘結(jié)劑實(shí)施。8.根據(jù)權(quán)利要求6所述的檢測方法，其特征在于，所述步驟S21’采用FIB設(shè)置所述通槽。9.根據(jù)權(quán)利要求1所述的檢測方法，其特征在于，所述步驟S3包括: S31，對所述有源結(jié)構(gòu)表面進(jìn)行電子束掃描，得到二次電子圖像；以及 S32，根據(jù)所述二次電子圖像的亮度差異，判斷所述芯片是否存在所述通孔連接缺陷。10.根據(jù)權(quán)利要求9所述的檢測方法，其特征在于，所述電子束掃描所采用的加速電場的電壓為0.5KV?2KV。
【文檔編號】H01L21/66GK105990169SQ201510044143
【公開日】2016年10月5日
【申請日】2015年1月28日
【發(fā)明人】楊梅
【申請人】中芯國際集成電路制造(上海)有限公司