半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體裝置的制造方法。本揭露內(nèi)容提供一種形成鰭式晶體管(FinFET)裝置的方法。此方法包含形成第一應(yīng)變釋放緩沖(SRB)堆疊于基板之上。第一SRB堆疊與基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于該第一SRB堆疊之中。此方法也包含形成圖案化介電層于第一SRB堆疊上。圖案化介電層包含延伸穿透其中的溝渠。此方法也包含于溝渠范圍內(nèi)形成第二SRB堆疊于第一SRB堆疊之上。第二SRB堆疊與基板間具有晶格不匹配，使得第二SRB堆疊的上部無螺旋狀差排缺陷。此外，于第一和第二SRB堆疊中配置緩沖層以提升電子絕緣性；于第二SRB堆疊中配置SLS層以提升困住螺旋狀差排缺陷于基板的上部的效果。
【專利說明】
半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域
[0001]本揭示內(nèi)容是有關(guān)于半導(dǎo)體集成電路領(lǐng)域，特別是有關(guān)于一種具有鰭片結(jié)構(gòu)的半導(dǎo)體集成電路及其制造方法。
【背景技術(shù)】
[0002]為了追求更高的裝置密度、更高的效能和更低的成本，半導(dǎo)體產(chǎn)業(yè)已經(jīng)進(jìn)步到納米節(jié)點(diǎn)的制程技術(shù)。在集成電路(IC)的演化中，功能性密度(即單位硅片面積上的內(nèi)連線裝置數(shù)量)已普遍增加，而幾何尺寸(即使用的制程所能制造出最小組件或線)已經(jīng)減小。尺寸減小制程一般而言借著提升生產(chǎn)效率并降低相關(guān)成本而提供益處;然而也提高處理和制造集成電路的復(fù)雜度。為了實(shí)現(xiàn)這些優(yōu)點(diǎn)，需要發(fā)展相關(guān)的集成電路制造技術(shù)。舉例來說，研究新的半導(dǎo)體材料，如化合物半導(dǎo)體，以補(bǔ)充或替換傳統(tǒng)的硅基板。而這些替代半導(dǎo)體材料通常具有優(yōu)異的電學(xué)性質(zhì)，但也伴隨著一堆新的挑戰(zhàn)。轉(zhuǎn)進(jìn)使用更困難的材料將驅(qū)動(dòng)新的制程技術(shù)。因此，雖然現(xiàn)存的半導(dǎo)體制程已大敷使用，仍未滿足各方面的需求。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種制造半導(dǎo)體裝置的方法，以去除螺旋狀差排缺陷。
[0004]本揭露內(nèi)容提供一種制造半導(dǎo)體裝置的方法。此方法包含形成第一應(yīng)變釋放緩沖(SRB)堆疊于基板上。SRB堆疊與基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于第一SRB堆疊之中。此方法還包含形成圖案化介電層于第一SRB堆疊之上。圖案化介電層包含延伸穿越其中的溝渠。此方法更包含于溝渠范圍之內(nèi)，形成第二SRB堆疊于第一SRB堆疊之上。第二 SRB堆疊與基板間具有晶格不匹配，使得第二 SRB堆疊的上部無螺旋狀差排缺陷。
[0005]在另一實(shí)施例中，提供一種包含形成SRB堆疊于基板上的方法。SRB堆疊與基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于SRB堆疊之中。此方法也包含形成半導(dǎo)體材料層于SRB堆疊之上。半導(dǎo)體材料層與基板間具有晶格不匹配且具有螺旋狀差排缺陷特征。半導(dǎo)體材料層具有比SRB堆疊還低的熔點(diǎn)。此方法還包含形成鰭片特征，使得半導(dǎo)體材料層成為鰭片特征的上部，而SRB堆疊成為鰭片特征的下部。并進(jìn)行退火制程以去除半導(dǎo)體材料層內(nèi)的螺旋狀差排缺陷特征。退火制程的溫度低于半導(dǎo)體材料層的熔點(diǎn)。
[0006]在又一實(shí)施例中，提供一種包含形成SRB堆疊于基板上的方法。SRB堆疊與基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于SRB堆疊之中。此方法也包含形成半導(dǎo)體材料層的鰭片特征于SRB堆疊之上。半導(dǎo)體材料層具有螺旋狀差排缺陷特征。此方法更包含去除部分位于鰭片特征下方的SRB堆疊，以形成SRB凹陷。并對具有SRB凹陷于其下方的鰭片特征進(jìn)行退火制程，以去除鰭片特征內(nèi)的螺旋狀差排缺陷。
[0007]本發(fā)明的制造方法藉由第二SRB堆疊與基板間具有晶格不匹配，使得第二 SRB堆疊的上部無螺旋狀差排缺陷;藉由于第一和第二 SRB堆疊中配置緩沖層以提升電子絕緣性;藉由于第二 SRB堆疊中配置SLS層以提升困住螺旋狀差排缺陷于基板的上部的效果。
【附圖說明】
[0008]當(dāng)讀到隨附附圖時(shí)，從以下詳細(xì)的敘述可充分了解本發(fā)明的各方面。值得注意的是，根據(jù)工業(yè)上的標(biāo)準(zhǔn)實(shí)務(wù)，各種特征不是按比例繪制。事實(shí)上，為了清楚的討論，各種特征的尺寸可任意增加或減少。
[0009]圖1是根據(jù)一些實(shí)施例，一種制造半導(dǎo)體裝置方法的示意流程圖；
[0010]圖2至圖SC是根據(jù)圖1的方法，各制造階段的半導(dǎo)體裝置的示意剖面圖；
[0011 ]圖9是根據(jù)一些實(shí)施例，另一種制造半導(dǎo)體裝置方法的示意流程圖；
[0012]圖10至圖15是根據(jù)圖9的方法，各制造階段的半導(dǎo)體裝置的示意剖面圖；
[0013]圖16是根據(jù)一些實(shí)施例，又另一種制造半導(dǎo)體裝置方法的示意流程圖；
[0014]圖17A是根據(jù)一些實(shí)施例，一種半導(dǎo)體裝置的示意上視圖；
[0015]圖178、18六、19六、2(^、21六是根據(jù)一些實(shí)施例，一種半導(dǎo)體裝置沿著圖17六的線八-八的示意剖面圖；
[0016]圖17(:、188、198、2(?、218是根據(jù)一些實(shí)施例，一種半導(dǎo)體裝置沿著圖17六的線8-8的示意剖面圖；
[0017]其中，符號說明
[0018]100方法715鰭片結(jié)構(gòu)
[0019]102、104、106、108、110、112 步驟71? 鰭片特征
[0020]200鰭式晶體管裝置720第三溝渠
[0021 ]210基板730高介電常數(shù)/金屬柵極(HK/MG)堆疊
[0022]220第一應(yīng)變釋放緩沖層堆疊1000方法
[0023]222應(yīng)變釋放緩沖層層1002、1004、1006、1008、1010、1012 步驟
[0024]224第一緩沖層1500半導(dǎo)體裝置
[0025]224L第一緩沖層224的下部2000方法
[0026]226缺陷2002、2004、2006、2008 步驟
[0027]226A缺陷3100隔離區(qū)域
[0028]226B缺陷3200鰭片特征
[0029]226F鰭片特征3200中的缺陷2263300虛擬柵極
[0030]310第一溝渠3310多晶硅層[0031 ]410介電層 3400源極/漏極特征
[0032]420第二溝渠3500層間介電(ILD)層
[0033]425溝渠壁3600柵極溝渠
[0034]500第二應(yīng)變釋放緩沖層堆疊3700應(yīng)變釋放緩沖層凹陷
[0035]500T第二應(yīng)變釋放緩沖層堆疊500的上部3800高介電常數(shù)/金屬柵極(HK/MG)
[0036]510第二緩沖層4005鰭式晶體管的前驅(qū)物
[0037]520應(yīng)力層超晶格(SLS)層4100半導(dǎo)體裝置
[0038]610第二半導(dǎo)體材料層A-A線A-A
[0039]620鰭片結(jié)構(gòu)B-B線B-B
[0040]630柵極H高度[0041 ] 710第三半導(dǎo)體材料層W寬度。
【具體實(shí)施方式】
[0042]以下的揭露內(nèi)容提供許多不同的實(shí)施例或?qū)嵗詫?shí)現(xiàn)本發(fā)明的不同特征。特定實(shí)例的組成及布局?jǐn)⑹鋈缦?，以簡化本發(fā)明。當(dāng)然這些僅是實(shí)例，并非用以限制。舉例而言，在敘述中，第一特征形成于第二特征上方或之上時(shí)，隨之而來可包含實(shí)施例，其中第一及第二特征形成以直接接觸;且亦可包含實(shí)施例，其中額外的特征可形成于第一及第二特征之間，因此第一及第二特征可不直接接觸。此外，本發(fā)明可在各實(shí)例中重復(fù)元件編號及/或文字。重復(fù)的目的在于簡化且明確，但不在其中決定介于所討論的多種實(shí)施例及/或組態(tài)之間的相對關(guān)系。
[0043]此外，空間上的相對用語，例如「在..之下」、「以下」、「下」、「上方」、「上」及其類，在此為了易于敘述可用以描述如圖所示的元件或特征對于其他元件或特征的相對關(guān)系。除了圖示所描繪的面向之外，空間上的相對用語意旨于圍繞所使用或操作的裝置的不同面向。要不然就是，設(shè)備可被導(dǎo)向(旋轉(zhuǎn)90度或于其他面向)，且在此所用的空間上的相對描述符號可據(jù)此同樣的被解讀。此外，「由…所制成」其意思表示「包含…」或「由…所構(gòu)成」。
[0044]本揭露內(nèi)容針對但不局限于鰭式場效晶體管(FinFET)裝置。舉例來說，鰭式晶體管裝置可能為互補(bǔ)式金氧半導(dǎo)體(CMOS)裝置，包含P型金氧半晶體管(PMOS)裝置和N型金氧半晶體管(匪OS)裝置。后述的揭露內(nèi)容將以鰭式晶體管為例子來說明本發(fā)明中各態(tài)樣的實(shí)施例。然而，本揭露內(nèi)容的應(yīng)用面向不單只局限于單一類型的裝置。
[0045]圖1為根據(jù)一些實(shí)施例，一種用于制造鰭式場效晶體管裝置200的方法100的流程圖?？捎诖朔椒ㄟM(jìn)行前、進(jìn)行期間與進(jìn)行后提供額外的步驟，且其中所描述的一些步驟可被刪除或取代為此方法中的其它實(shí)施例。鰭式晶體管裝置200及其制造方法100，將于后參考各圖一并描述之。
[0046]請參照圖1和圖2，方法100起始于步驟102，其是形成一第一應(yīng)變釋放緩沖(SRB)堆疊220于基板210之上。基板210可能包含第一半導(dǎo)體材料，包含硅、硅鍺、碳化硅鍺(silicongermanium carbide)、鍺、磷化娃及其任意的組合。
[0047]在另一實(shí)施例中，基板210具有絕緣層覆硅(SOI)結(jié)構(gòu)，其具有絕緣層于基板之中。一種示意性的絕緣層包含埋藏氧化層(BOX)。可藉由氧離子植入硅晶隔離法(SMOX)、硅片貼合(bonding)和/或其他適合的方法來制造絕緣層覆娃(SOI)基板。
[0048]如習(xí)知技術(shù)，根據(jù)設(shè)計(jì)需求，基板210可能包含各態(tài)樣的摻雜特征。在一些實(shí)施例中，根據(jù)設(shè)計(jì)需求(例如:P型基板或N型基板)，基板210可能包含各態(tài)樣的摻雜區(qū)域。在一些實(shí)施例中，摻雜區(qū)域可能摻雜P型或N型摻雜質(zhì)。舉例來說，摻雜區(qū)域可能摻雜P型摻雜質(zhì)，如硼或二氟化硼(BF2);或N型摻雜質(zhì)，如磷或砷和/或其任意的組合。摻雜區(qū)域可能配置成N型鰭式晶體管(NFET)或P型鰭式晶體管(PFET)。
[0049]在本實(shí)施例中，第二半導(dǎo)體材料層形成于基板210之上，且其將形成各態(tài)樣的特征或區(qū)域(例如:鰭片結(jié)構(gòu)和通道區(qū)域)。在本實(shí)施例中，第二半導(dǎo)體材料層異于基板210的第一半導(dǎo)體材料，且其具有晶格常數(shù)不匹配以產(chǎn)生應(yīng)變效應(yīng)并提升迀移率(mobility)。在一些實(shí)施例中，基板210的第一半導(dǎo)體材料包含硅;而第二半導(dǎo)體材料層則包含II1-V族化合物半導(dǎo)體，以便于使用成熟的硅制造技術(shù)，整合II1-V族化合物半導(dǎo)體的主動(dòng)區(qū)域至硅基板上，藉以提升裝置的使用效能(高速或高頻)。由于第二半導(dǎo)體材料層(例如:1I1-V族化合物半導(dǎo)體)和第一半導(dǎo)體材料(例如:硅)中具有嚴(yán)重的晶格不匹配，在基板210上長出低缺陷的第二半導(dǎo)體材料層是頗具挑戰(zhàn)性的。
[0050]在本實(shí)施例中，在基板210上形成第二半導(dǎo)體材料層之前，先形成第一SRB堆疊220于基板210之上。第一 SRB堆疊220包含材料/材料的堆疊，其具有異于基板210但相近于第二半導(dǎo)體材料的晶格常數(shù)。在一些實(shí)施例中，第一SRB堆疊220包含II1-V族化合物半導(dǎo)體材料，而基板210的第一半導(dǎo)體材料則包含硅。在一些實(shí)施例中，形成第一SRB堆疊220于基板210上，其包含SRB層222及第一緩沖層224，前者能有效過濾螺紋狀差排而后者能提升第二半導(dǎo)體層的電子絕緣性。
[0051]SRB層222可能包含異質(zhì)外延成長的復(fù)合層或多層結(jié)構(gòu)，其中元素的濃度及晶格常數(shù)，沿著基板210的第一半導(dǎo)體材料層往設(shè)計(jì)的第二半導(dǎo)體材料層的方向緩慢變化。SRB層222可能包含砷化鋁銦(InAlAs)、磷化銦(InP)、砷化鋁鎵(AlGaAs)、砷化嫁(GaAs)、磷砷化鎵(GaAsP)、銻化銦鎵(InGaSb)和/或其他適合的材料。在一些實(shí)施例中，SRB層222實(shí)體接觸基板210。一種形成SRB層的示意方法描述于Hudait等人所發(fā)表的文章「HeterogeneousIntegrat1n of Enhancement Mode In0.7Ga0.3As Quantum Well Transistor onSilicon Substrate using Thin(<=2mm)Composite Buffer Architecture for High-Speed and Low voItage(0.5V)Logic Applicat1n」(Electron Devices Meeting,2007.1EDM 2007.1EEE Internat1nal ,Dec.10,2007,at 625)」之中，且此文章經(jīng)過引用完全并入本文中。
[0052]第一緩沖層224形成于應(yīng)變釋放緩沖層層222之上。在本實(shí)施例中，選擇具有能隙大于SRB層222的材料作為第一緩沖層224的材料，以提升電子絕緣性。第一緩沖層224的材料具有巨大的能隙，包含砷化鋁銦(InAlAs)、磷化銦(InP)、砷化鎵(GaAs)和/或其他適合的材料?？山逵赏庋映砷L的方式(又稱作全面性通道外延(blanket channel epi))形成第一SRB堆疊220。在各態(tài)樣的例子中，外延制程包含化學(xué)氣相沉積(例如:氣相外延(VPE)和/或超高真空化學(xué)氣相沉積(UHV-CCD))、分子束外延(MBE)和/或其他適合的制程。
[0053]請?jiān)賲⒄請D2，在本實(shí)施例中，第一SRB堆疊220的材料具有與基板210的第一半導(dǎo)體材料不同的晶格常數(shù)。因此，基板210與第一 SRB堆疊220的介面具有晶格不匹配，其造成缺陷226產(chǎn)生于第一SRB堆疊220之中。在本例子中，缺陷226可能包含螺紋狀差排缺陷、點(diǎn)缺陷和反相邊界(antiphase boundary)，其位于基板210和第一SRB堆疊220間的界面，并向上延伸。在一些實(shí)施例中，雖然SRB層222能有效過濾螺紋狀差排缺陷，仍有必要進(jìn)一步降低缺陷密度。本揭露內(nèi)容提供降低/去除第一 SRB堆疊220中的缺陷226的方法，尤其是之后將形成第二半導(dǎo)體材料層于其上的SRB堆疊220的上部(例如:第一緩沖層224)的缺陷。
[0054]請參照圖1和圖3，方法100進(jìn)行至步驟104，其是形成第一溝渠310于第一 SRB堆疊220之中。舉例來說，為了形成第一溝渠310，先形成圖案化光阻層于第一SRB堆疊220之上，接著通過圖案化光阻層付蝕第一 SRB堆疊220。付蝕制程可能包含濕付蝕或干付蝕。在一些實(shí)施例中，濕付蝕劑包含四甲基氫氧化銨(TMAH)、氫氟酸/硝酸/醋酸(HF/HN03/CH3C00H)溶劑或其他適合的付蝕劑。各別付蝕制程可調(diào)整各種付蝕參數(shù)，例如:付蝕劑種類、付蝕溫度、付蝕劑濃度、付蝕壓力、電源功率、射頻偏壓(RF bias voltage)、射頻偏功率(RF biaspower)、付蝕劑流量和/或其他適合的參數(shù)。舉例來說，濕付蝕劑可能包含氫氧化銨、氫氧化鉀、氫氟酸、四甲基氫氧化銨(TMAH)、其他適合的濕付蝕劑或其任意的組合。干付蝕制程包含使用氯基化學(xué)物的自偏等離子付蝕制程(biased plasma etching process)。其他干付蝕劑氣體包含四氟化碳(CF4)、三氟化氮(NF3)、六氟化硫(SF6)和氦(He)。干付蝕可能藉由非等向性方式實(shí)施，其使用與深活性離子付蝕(DRIE)相同的機(jī)制。
[0055]在本實(shí)施例中，形成第一溝渠310于第一緩沖層224內(nèi)，并控制付蝕的深度以保留第一緩沖層224的下部224L。
[0056]請參照圖1及圖4，方法100進(jìn)行至步驟106，其是填入介電層410于第一溝渠310中。介電層410可能包含二氧化娃、氮化娃、氮氧化娃、旋涂式玻璃(SOG)、旋涂式高分子(spin-on-po I ymer )、其他適合的材料和/或其任意的組合。介電層410可藉由化學(xué)氣相沉積、物理氣相沉積、原子層沉積、熱氧化、旋轉(zhuǎn)涂布(spin-on coating)、其他適合的技術(shù)和/或其任意的組合。之后可能進(jìn)行化學(xué)機(jī)械研磨(CMP)制程以去除多余的介電層410。
[0057]請參照圖1及圖5，方法100進(jìn)行至步驟108，其是形成第二溝渠420于第一 SRB堆疊220之上。如此一來，介電層410用作第二溝渠420的溝渠壁425。在一些實(shí)施例中，第二溝渠420的形成是藉由凹陷第一緩沖層224的上部，但保留第一緩沖層224的下部224L。適當(dāng)選擇付蝕制程以選擇性付蝕第一緩沖層224，而大致上不付蝕介電層410。如圖5所示，第二溝渠420具有寬度(W)及高度(H)，其深寬比(H/W)大于1.4。
[0058]在本實(shí)施例中，在形成第二溝渠420之后，部分的缺陷226(即226A)消失于各別的溝渠壁425之下(S卩226A)。而另一部分的缺陷226(即226B)則消失于各個(gè)第二溝渠420的底部之下。
[0059]請參照圖1及圖6A至圖6C，方法100進(jìn)行至步驟110，其是長成第二 SRB堆疊500于第二溝渠420內(nèi)的第一 SRB堆疊220之上。第二 SRB堆疊500包含材料，具有相當(dāng)于第一 SRB堆疊220的晶格常數(shù)。因此，能阻止不匹配缺陷的產(chǎn)生。在一些實(shí)施例中，第二SRB堆疊500包含II1-V族化合物半導(dǎo)體材料。在本實(shí)施例中，選擇具有能隙相當(dāng)于第一緩沖層224的第二SRB堆疊500的材料，以提升電子絕緣性?？山逵苫瘜W(xué)氣相沉積、氣相外延(VPE)、超高真空化學(xué)氣相沉積(UHV-CCD)、分子束外延(MBE)和/或其他適合的制程來形成第二SRB堆疊500。
[0060]在一些實(shí)施例中的步驟110，第二 SRB堆疊500包含第二緩沖層510(如圖6A所示)。在一些實(shí)施例中，第二緩沖層510與第一緩沖層224由相同的材料所組成。在本實(shí)施例中，當(dāng)?shù)诙锨?20具有特定的深寬比(H/W)時(shí)，缺陷226B會(huì)困住于溝渠壁425旁的第二SRB堆疊500的下部，使得第二SRB堆疊500的上部500T無缺陷。在某一實(shí)施例中，第二溝渠420設(shè)計(jì)成深寬比大于1.4。
[0061 ] 在一替代實(shí)施例中的步驟110，于第二溝渠420內(nèi)，形成第二SRB堆疊500包含第二緩沖層510及薄的應(yīng)力層超晶格(SLS)層520;其中前者形成于第一 SRB堆疊220之上，而后者形成于前者之上。(如圖6B所示)ο第二SRB堆疊500產(chǎn)生應(yīng)變而彎曲缺陷226，使其不往上延伸。SLS層520可能包含多個(gè)薄層，每個(gè)薄層由不同的材料外延成長于彼此的上表面上，而不產(chǎn)生晶格不匹配的缺陷。在一些實(shí)施例中，SLS層520的厚度介于約0.5納米至約10納米的范圍之間。SLS層520與第二緩沖層510間具有晶格不匹配，其程度介于約0.5%至約4%的范圍之間。選擇具有高能隙的SLS層52材料/材料以提升電子絕緣性。其可能包含砷化鋁銦(InAlAs)、砷化嫁(GaAs)、砷化鋁鎵(AlGaAs)、銻化砷鋁(AlAsSb)、銻化鋁鎵(AlGaSb)或其他適合的材料?？烧{(diào)整III族元素與V族元素之間的比例，以得到理想的絕緣與應(yīng)變間的平衡。在本實(shí)施例中，藉由調(diào)整第二溝渠420和SLS層520的深寬比(H/W)，使得缺陷226B困住于第二 SRB堆疊500的下部，并使得第二 SRB堆疊500的上部500T無缺陷。
[0062]在更另一替代實(shí)施例中的步驟110，第二 SRB堆疊500包含SLS層520 (如圖6C所示)。藉由SLS層520產(chǎn)生的適當(dāng)應(yīng)變，將缺陷226B困住(彎曲)于第一SRB堆疊220，而使得第二SRB堆疊550無缺陷。
[0063]請參照圖1及圖7A至圖7C(配合先前于圖6A至圖6C所敘述過的實(shí)施例和制程)，方法100進(jìn)行至步驟112，其是形成第二半導(dǎo)體材料層610于第二 SRB堆疊550之上。第二半導(dǎo)體材料層610實(shí)體接觸第二 SRB堆疊500的無缺陷226B的上部550T。第二半導(dǎo)體材料層610具有與第二 SRB堆疊550極度接近的晶格常數(shù)，以避免不匹配缺陷的產(chǎn)生。第二半導(dǎo)體材料層610包含II1-V族化合物半導(dǎo)體，例如:砷化銦(InAs)、砷化鎵銦(InGaAs)、銻化鎵(GaSb)、銻化銦(InSb)或其他適合的材料。可藉由外延成長法沉積第二半導(dǎo)體材料層610。外延制程可能包含化學(xué)氣相沉積(CVD)、分子束外延(MBE)和/或其他適合的制程。接著可能進(jìn)行化學(xué)機(jī)械研磨制程以去除多余的第二半導(dǎo)體材料層610。
[0064]各態(tài)樣的主動(dòng)區(qū)域(例如:柵極和源極/漏極特征)可能形成于第二半導(dǎo)體材料層610的各個(gè)部分旁。舉例來說，如圖8A至圖8C所示(配合著先前于圖7A至圖7C所敘述過的實(shí)施例和制程)，鰭片特征620形成于第二半導(dǎo)體材料層610旁;柵極630堆疊形成于基板210之上，其包繞著部份的鰭片結(jié)構(gòu)620。如前所述，第二半導(dǎo)體材料層610異于基板210的第一半導(dǎo)體材料，其具有晶格常數(shù)不匹配以產(chǎn)生應(yīng)變效應(yīng)并提升迀移率(mobility)。與此同時(shí)，第二 SRB堆疊500和第一 SRB堆疊220中的第一緩沖層224，提供主動(dòng)區(qū)域和特征適當(dāng)?shù)碾娮咏^緣效果。
[0065]可于方法100進(jìn)行前、進(jìn)行期間與進(jìn)行后提供額外的步驟，且如下所述的一些步驟于添加額外的實(shí)施例于方法100時(shí)，可被取代、刪除或變動(dòng)。在不脫離本揭露內(nèi)容的宗旨與范圍下，其他替代方案或?qū)嵤├赡艹尸F(xiàn)。
[0066]圖9為一種制造半導(dǎo)體裝置1500的另一種示意方法1000的流程圖。第一步驟1002類似于前述的方法100中的步驟102。因此，前述有關(guān)于步驟102的部分可應(yīng)用于步驟1002。本揭露內(nèi)容在各實(shí)例中重復(fù)元件編號及/或文字，重復(fù)的目的在于簡化且明確。除了特別注明，重復(fù)的元件編號及/或文字，在各態(tài)樣的實(shí)施例間指稱類似的特征。
[0067]請參照圖9及圖10，方法1000進(jìn)行至步驟1004，其是沉積第三半導(dǎo)體材料層710于第一 SRB堆疊220之上。各態(tài)樣的主動(dòng)區(qū)域(例如:柵極和源極/漏極)可能形成于第三半導(dǎo)體材料層710的各個(gè)部分旁。在本實(shí)施例中，第三半導(dǎo)體材料層710異于基板210的第一半導(dǎo)體材料，其具有晶格常數(shù)不匹配以產(chǎn)生應(yīng)變效應(yīng)并提升迀移率(mobility)。第三半導(dǎo)體材料層710包含II1-V族化合物半導(dǎo)體，例如:砷化銦(InAs)、砷化鎵銦(InGaAs)、銻化鎵(GaSb)、銻化銦(InSb)或其他適合的材料。選擇第三半導(dǎo)體材料層710，使其具有較第一 SRB堆疊220更低的熔點(diǎn)。在一些實(shí)施例中，第三半導(dǎo)體材料層710的熔點(diǎn)相較于第一SRB堆疊220的熔點(diǎn)，低了約20 %或更多。在一實(shí)施例中，第三半導(dǎo)體材料層710為銻化鎵(GaSb)，其熔點(diǎn)約為7200C。而第一SRB疊220中的第一緩沖層224為砷化鋁銦(InAlAs)，其熔點(diǎn)介于約1100°C至1600°C范圍之間。
[0068]第三半導(dǎo)體層710的形成方法于諸多方面類似于第二半導(dǎo)體材料層610，其前述于圖7A。缺陷226向上延伸至第三半導(dǎo)體材料層710。
[0069]請參照圖9及圖11，方法1000進(jìn)行至步驟1006，其是形成多個(gè)鰭片結(jié)構(gòu)715于基板210之上。形成鰭片結(jié)構(gòu)715是藉由付蝕第三半導(dǎo)體材料層710及第一緩沖層224的上部以形成第三溝渠720。在一些實(shí)施例中，控制付蝕制程以保留第一緩沖層224的下部224L。形成第三溝渠720的方法，在諸多方面類似于第一溝渠310，其前述于圖3。
[0070]請參照圖9及圖12，方法1000進(jìn)行至步驟1008，其是藉由填入介電層410于第三溝渠720中。填入第三溝渠720的方法于諸多方面類似于第一溝渠310，其前述于圖4。
[0071]請參照圖9及圖13，方法1000進(jìn)行至步驟1010，其是凹陷介電層410以暴露鰭片特征715的第三半導(dǎo)體材料層710。凹陷介電層410是藉由濕付蝕、干付蝕或其任意的組合。在一些實(shí)施例中，適當(dāng)選擇付蝕制程以選擇性付蝕介電層410，而大致上不付蝕第三半導(dǎo)體材料層710。部分的鰭片特征715具有缺陷226 (如鰭片特征715D)。
[0072]請參照圖9和圖14，方法1000進(jìn)行至步驟1012，其是進(jìn)行退火制程以消除鰭片特征715D中的缺陷226。在適當(dāng)?shù)臍夥障拢嵘鼗鹬瞥痰臏囟饶苁沟萌毕?26通過鰭片特征715D移動(dòng)。因此，退火制程將缺陷226移出鰭片特征715D之外。在一些實(shí)施例中，退火制程進(jìn)行于氫氣氣氛中。在一些實(shí)施例，退火制程進(jìn)行于三氫化砷(AsH3)氣氛中。退火制程可能為快速熱退火(RTA)或毫秒退火(MSA)，例如:毫秒激光退火(mi Ilisecond laser thermalanneal)。在一些實(shí)施例中，退火制程以快速熱退火(RTA)的方式實(shí)施。如前所述，第三半導(dǎo)體材料層710具有比第一SRB堆疊220還低的熔點(diǎn)。在本實(shí)施例中，適當(dāng)選擇退火制程的溫度，使其低于第三半導(dǎo)體材料層710的熔點(diǎn)。舉例來說，第三半導(dǎo)體材料層710為砷化銦(InAs)，且退火制程進(jìn)行于三氫化砷(AsH3)氣氛中，其溫度介于約400°C至約650°C的范圍內(nèi)。
[0073]可于方法1000進(jìn)行前、進(jìn)行期間與進(jìn)行后提供額外的步驟，且如下所述的一些步驟于添加額外的實(shí)施例于方法1000時(shí)，可被取代、刪除或變動(dòng)。在不脫離本揭露內(nèi)容的宗旨與范圍下，其他替代方案或?qū)嵤├赡艹尸F(xiàn)。舉例來說，如圖15所示，在自鰭片特征715D中去除缺陷226之后，形成高介電常數(shù)/金屬柵極(HK/MG)堆疊730于基板210之上，其包繞鰭片特征715。
[0074]圖16為一種制造半導(dǎo)體裝置4100的另一種示意方法2000的流程圖。本揭露內(nèi)容在各實(shí)例中重復(fù)元件編號及/或文字，重復(fù)的目的在于簡化且明確。除了特別注明，重復(fù)的元件編號及/或文字，在各態(tài)樣的實(shí)施例間指稱類似的特征。
[0075]請參照圖16及圖17A至圖17C，方法2000起始于步驟2002，其是接收鰭式晶體管的前驅(qū)物4005。鰭式晶體管的前驅(qū)物4005包含基板210和形成于基板210之上的第一 SRB堆疊220?？墒褂靡话愕母綦x技術(shù)形成隔離區(qū)域3100以定義并電性隔離各種區(qū)域。隔離區(qū)域3100包含二氧化硅、氮化硅、氮氧化硅、氣隙、其他適合的材料或其任意的組合。
[0076]鰭式晶體管的前驅(qū)物4005包含鰭片特征3200，其具有第三半導(dǎo)體材料層710于第一SRB堆疊220之上。其中，缺陷226向上移動(dòng)至鰭片特征3200。在本實(shí)施例中，選擇第三半導(dǎo)體層材料710，使其具有比第一 SRB堆疊220還低的熔點(diǎn)。鰭式晶體管的前驅(qū)物4005也包含一個(gè)或多個(gè)形成于基板210之上的虛擬柵極3300，其包繞一部分的鰭片特征3200。虛擬柵極3300之后由高介電常數(shù)(HK)和金屬柵極(MG)所取代。虛擬柵極3300可能包含多晶硅層3310。虛擬柵極3300可藉由一種包含沉積、光刻圖案和付蝕制程的流程所形成。沉積制程包含化學(xué)氣相沉積、物理氣相沉積、原子層沉積、其他適合的方法和/或其任意的組合。光刻圖案制程包含光阻涂布(例如:旋轉(zhuǎn)涂布法)、軟烤、掩模對準(zhǔn)、曝光、曝光后烘烤、光阻顯影、清洗、干燥(例如:硬烤)、其他適合的制程和/或其任意的組合。付蝕制程包含干付蝕、濕付蝕和/或其他付蝕方法(例如:反應(yīng)式離子付蝕(reactive 1n etching)。
[0077]鰭式晶體管的前驅(qū)物4005可能包含形成于基板210之上的源極/漏極特征3400?？山逵砂枷菀徊糠值啮捚卣?200并外延成長半導(dǎo)體材料層于凹陷的鰭片特征3200之上，以形成源極/漏極特征3400。半導(dǎo)體材料層包含基本半導(dǎo)體材料(例如:鍺或硅)；或是化合物半導(dǎo)體材料(例如:砷化鎵(GaAs)、和砷化鋁鎵(AlGaAs);或半導(dǎo)體合金(例如:鍺化硅(SiGe)和磷化砷鎵(GaAsP))。
[0078]鰭式晶體管的前驅(qū)物4005可能包含形成于基板210之上的層間介電(ILD)層3500，其位于虛擬柵極堆疊3300之間。ILD層3500包含二氧化娃、氮氧化物(oxynitride)或其他適合的材料。
[0079]請參照圖16及圖18A至圖18B，接受鰭式晶體管的前驅(qū)物4005之后，方法2000進(jìn)行至步驟2004，其是藉由去除虛擬柵極堆疊3300以形成柵極溝渠3600。可藉由光刻圖案制程和付蝕制程，去除虛擬柵極堆疊3300。或者，可藉由選擇性濕付蝕或選擇性干付蝕，去除虛擬柵極堆疊3300。濕付蝕劑包含四甲基氫氧化銨(TMAH)、氫氟酸/硝酸/醋酸(HF/HN03/CH3COOH)溶劑、氫氧化銨(NH4OH)、氫氧化鉀(KOH)、氫氟酸(HF)或其他適合的付蝕劑。
[0080]請參照圖16及圖19A至圖19B，方法2000進(jìn)行至步驟2006，其是付蝕柵極溝渠3600中的第一 SRB堆疊220，其包含付蝕鰭片特征3200的下方，以形成SRB凹陷3700于鰭片特征3200下方。在一些實(shí)施例中，適當(dāng)選擇付蝕制程以選擇性付蝕第一SRB堆疊220，而大致上不付蝕鰭片結(jié)構(gòu)3200及ILD層3500?？山逵蛇x擇性濕付蝕、選擇性干付蝕或/和其任意的組合，來付蝕第一SRB堆疊220。因此，于柵極溝渠3600之中，鰭片特征3200的各個(gè)部位藉由SRB凹陷3700，分隔于第一 SRB堆疊220。為了描述的明確，將鰭片特征3200中的缺陷226稱作226F。[0081 ] 請參照圖16及與圖20A至圖20B，方法2000進(jìn)行至步驟2008，其是進(jìn)行退火制程以消除鰭片特征3200中的缺陷226F。因此，退火制程將缺陷226F退火出鰭片特征3200之外。形成于鰭片特征下方的SRB凹陷3700，能提升去除柵極溝渠3600內(nèi)的鰭片特征3200的螺旋狀差排缺陷的效率。進(jìn)行退火制程的方式在諸多方面類似于前述于圖14的退火制程。在本實(shí)施例中，適當(dāng)選擇退火制程的溫度，使其低于第三半導(dǎo)體材料層710的熔點(diǎn)。
[0082]可于方法2000進(jìn)行前、進(jìn)行期間與進(jìn)行后提供額外的步驟，且如下所述的一些步驟于添加額外的實(shí)施例于方法2000時(shí)，可被取代、刪除或變動(dòng)。在不脫離本揭露內(nèi)容的宗旨與范圍下，其他替代方案或?qū)嵤├赡艹尸F(xiàn)。舉例來說，如圖21A至圖21B所示，去除缺陷226F之后，形成高介電常數(shù)/金屬柵極(HK/MG)堆疊3800于基板210之上，其包繞柵極溝渠3600內(nèi)的鰭片特征3200，以形成環(huán)繞式柵極(all-around-gate)結(jié)構(gòu)。
[0083]據(jù)上所述，本揭露內(nèi)容提供自基板的上部中去除螺旋狀差排的方法，其中II1-V族半導(dǎo)體材料的鰭片特征形成于基板的上部。此方法應(yīng)用各種技術(shù)如:于介電溝渠內(nèi)，成長第二 SRB堆疊于第一 SRB堆疊之上;于第一和第二 SRB堆疊中配置緩沖層以提升電子絕緣性;于第二 SRB堆疊中配置SLS層以提升困住螺旋狀差排缺陷于基板的上部的效果。本揭露內(nèi)容也提供進(jìn)行退火制程以消除II1-V族半導(dǎo)體材料的鰭片特征中的螺旋狀差排缺陷的方法。此方法也形成SRB凹陷于鰭片特征的下方，以提升去除鰭片特征中的螺旋狀差排缺陷的效率。
[0084]雖然本發(fā)明已以實(shí)施方式及實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所界定的范圍為準(zhǔn)。體現(xiàn)本發(fā)明特征與優(yōu)點(diǎn)的典型實(shí)施方式已在以上的說明中詳細(xì)敘述。應(yīng)理解的是本發(fā)明能夠在不同的實(shí)施例上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說明及附圖在本質(zhì)上是當(dāng)作說明之用，而非用以限制本發(fā)明。
【主權(quán)項(xiàng)】
1.一種制造半導(dǎo)體裝置的方法，包含: 形成第一 SRB堆疊于基板之上，其中所述第一 SRB堆疊與所述基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于第一SRB堆疊中； 形成圖案化介電層于所述第一SRB堆疊上，其中所述圖案化介電層包含延伸穿透其中的溝渠；以及 于所述溝渠范圍內(nèi)形成第二 SRB堆疊于第一 SRB堆疊之上，其中所述第二 SRB堆疊與所述基板間具有晶格不匹配，使得所述第二 SRB堆疊的上部無螺旋狀差排缺陷。2.如權(quán)利要求1所述的方法，更包含: 于所述溝渠范圍內(nèi)外延沉積半導(dǎo)體材料層于所述第二 SRB堆疊之上，其中所述半導(dǎo)體材料層具有與第二 SRB層堆疊匹配的晶格常數(shù)，其中所述半導(dǎo)體材料層無螺旋狀差排缺陷。3.如權(quán)利要求1所述的方法，其中形成所述第一SRB堆疊于所述基板之上，包含: 外延沉積SRB層于所述基板之上:以及 外延沉積第一緩沖層于所述SRB層之上，其中所述第一緩沖層具有比所述SRB層還大的能隙。4.如權(quán)利要求1所述的方法，其中于所述溝渠范圍內(nèi)形成所述第二SRB堆疊于所述第一SRB堆疊之上，包含形成SLS層于所述第一 SRB堆疊之上，其中所述SLS層無任何螺旋狀差排缺陷特征。5.如權(quán)利要求1所述的方法，其中于所述溝渠范圍內(nèi)形成所述第二SRB堆疊于所述第一SRB堆疊之上，包含: 形成第二緩沖層于所述第一 SRB堆疊之上，其中所述缺陷特征延伸至所述第二緩沖層的下部，而所述緩沖層的上部則無任何螺旋狀差排缺陷特征；以及 形成SLS層于所述第二緩沖層之上，其中所述SLS層無任何螺旋狀差排缺陷特征。6.如權(quán)利要求3所述的方法，其中所述第二SRB堆疊形成于所述第一緩沖層之上，其中所述第二 SRB堆疊具有相當(dāng)于所述第一緩沖層的能隙。7.一種制造半導(dǎo)體裝置的方法，包含: 形成SRB堆疊于基板之上，其中所述SRB堆疊與所述基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于所述SRB堆疊之中； 形成半導(dǎo)體材料層于所述SRB堆疊之上，其中所述半導(dǎo)體材料層與所述基板間具有晶格不匹配且具有螺旋狀差排缺陷特征，其中所述半導(dǎo)體材料層具有比所述SRB堆疊還低的熔點(diǎn)； 形成鰭片特征，使得所述半導(dǎo)體材料層成為所述鰭片特征的上部而所述SRB堆疊成為所述鰭片特征的下部；以及 進(jìn)行退火制程以去除所述半導(dǎo)體材料層中的螺旋狀差排缺陷特征，其中所述退火制程的溫度低于所述半導(dǎo)體材料層的熔點(diǎn)。8.如權(quán)利要求7所述的方法，更包含: 在進(jìn)行所述退火制程前，先沉積介電層以填入每個(gè)鰭片特征間的空間；以及 凹陷所述介電層以暴露所述鰭片特征的半導(dǎo)體材料層。9.一種制造半導(dǎo)體裝置的方法，包含: 形成SRB堆疊于基板之上，其中所述SRB堆疊與所述基板間具有晶格不匹配，其產(chǎn)生螺旋狀差排缺陷特征于所述SRB堆疊之中； 形成半導(dǎo)體材料層的鰭片特征于所述SRB堆疊之上，其中所述半導(dǎo)體材料層具有螺旋狀差排缺陷特征； 去除一部分位于所述鰭片特征下方的SRB堆疊，以形成SRB凹陷；以及對具有所述SRB凹陷于其下方的鰭片特征，進(jìn)行退火制程以去除所述鰭片特征中的螺旋狀差排缺陷。10.如權(quán)利要求9所述的方法，更包含: 在形成所述半導(dǎo)體材料層的鰭片特征于所述SRB堆疊上之后，形成虛擬柵極堆疊于所述基板之上，其包繞所述鰭片特征的第一部分； 形成源極/漏極特征于所述鰭片特征的第二部分之上且位于所述虛擬柵極旁；以及去除所述虛擬柵極堆疊以形成柵極溝渠，其中所述鰭片特征的第一部分裸露于所述柵極溝渠內(nèi)。
【文檔編號】H01L21/8252GK105990255SQ201510790919
【公開日】2016年10月5日
【申請日】2015年11月17日
【發(fā)明人】馬克范達(dá)爾, 喬治凡利亞尼提斯, 麥特西亞斯帕斯拉克, 馬汀克里斯多福荷蘭
【申請人】臺(tái)灣積體電路制造股份有限公司