半導體裝置的制造方法
【專利摘要】本發(fā)明的實施方式提供一種抑制了寄生在內(nèi)部布線的電感的半導體裝置。實施方式的半導體裝置包括底板、半導體芯片、及第一～四端子板。半導體芯片設置在底板具有的支撐面上，且包含具有第一電極及第二電極的開關元件。第一端子板具有第一主體部且與第一電極電連接。第二端子板具有第二主體部，且與第二電極電連接。第三端子板具有第三主體部，且電連接在第一電極與第一端子板之間。第四端子板具有第四主體部，且電連接在第二電極與第二端子板之間。第三、四主體部的厚度分別比第一、二主體部的厚度薄。
【專利說明】半導體裝置
[0001][相關申請案]
[0002]本申請案享有以日本專利申請案2014-169664號(申請日:2014年8月22日)作為基礎申請案的優(yōu)先權。本申請案通過參照該基礎申請案而包含基礎申請案的所有內(nèi)容。
技術領域
[0003]實施方式總的來說涉及一種半導體裝置。
【背景技術】
[0004]存在一種具有收納在封裝體內(nèi)部的半導體芯片、及一對電極板的半導體裝置。在半導體芯片設置開關元件。半導體芯片與一對電極板電連接。使一對電極板的一部分露出到封裝體外，作為電極端子發(fā)揮功能。經(jīng)由一對電極板對半導體芯片供給電力。這種半導體裝置例如用于電力轉(zhuǎn)換裝置的逆變器電路等。在半導體裝置中，寄生在內(nèi)部配線的電感會對開關時產(chǎn)生的浪涌電壓產(chǎn)生影響。浪涌電壓成為半導體芯片的故障或壽命下降的主要因素。因此，在半導體裝置中，期待抑制寄生在內(nèi)部配線的電感。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實施方式提供一種抑制了寄生在內(nèi)部配線的電感的半導體裝置。
[0006]實施方式的半導體裝置包括底板、半導體芯片、及第一?四端子板。底板具有支撐面。半導體芯片設置在支撐面上，而且，包含具有第一電極及第二電極的開關元件。第一端子板具有第一主體部，并且與第一電極電連接。第二端子板具有隔開指定的間隔與第一主體部相對向的第二主體部，并且與第二電極電連接。第三端子板具有隔開指定的間隔與第一主體部及第二主體部相對向的第三主體部，并且電連接在第一電極與第一端子板之間。第四端子板具有隔開指定的間隔與第三主體部相對向的第四主體部，并且電連接在第二電極與第二端子板之間。第三主體部的厚度比第一主體部的厚度薄，第四主體部的厚度比第二主體部的厚度薄。
【附圖說明】
[0007]圖1是示意性地表示第一實施方式的半導體裝置的立體圖。
[0008]圖2是示意性地表示第一實施方式的半導體裝置的一部分的立體圖。
[0009]圖3是示意性地表示第一實施方式的半導體裝置的一部分的分解立體圖。
[0010]圖4(a)?(d)是示意性地表示第一實施方式的半導體裝置的一部分的立體圖。
[0011]圖5(a)及(b)是示意性地表示第一實施方式的半導體裝置的一部分的側(cè)視圖。
[0012]圖6(a)及(b)是表示計算電感的模擬的一例的示意圖及曲線圖。
[0013]圖7(a)及(b)是示意性地表示第二實施方式的半導體裝置的一部分的局部剖視圖。
[0014]圖8是示意性地表示第三實施方式的半導體裝置的一部分的立體圖。
[0015]圖9(a)及(b)是示意性地表示第四實施方式的半導體裝置的一部分的立體圖。
[0016]圖10(a)及(b)是示意性地表示第五實施方式的半導體裝置的一部分的立體圖。
【具體實施方式】
[0017]以下，一邊參照附圖，一邊對各實施方式進行說明。
[0018]此外，附圖是示意性或概念性的圖，各部分的厚度與寬度的關系、部分間的大小的比率等不一定與實際相同。而且，即便在表示相同部分的情況下，根據(jù)附圖，也存在使相互的尺寸或比率不同而表示的情況。
[0019]此外，在本申請的說明書及各圖中，關于已出現(xiàn)過的圖，對與前文所述相同的要素標注相同符號，并適當省略詳細說明。
[0020](第一實施方式)
[0021]圖1是示意性地表示第一實施方式的半導體裝置的立體圖。
[0022]圖2是示意性地表示第一實施方式的半導體裝置的一部分的立體圖。
[0023]如圖1及圖2所示，半導體裝置10包括底板11、殼體12、襯底13、半導體芯片14、控制端子15、第一正極端子板21 (第一端子板)、第一負極端子板22 (第二端子板)、第二正極端子板31 (第三端子板)、及第二負極端子板32 (第四端子板)。
[0024]殼體12設置在底板11上，覆蓋襯底13或半導體芯片14等。殼體12保護例如襯底13或半導體芯片14等。圖2表示將殼體12從底板11拆卸后的狀態(tài)。
[0025]半導體芯片14包含開關元件。開關元件例如具有第一電極、第二電極、及控制電極。設置在半導體芯片14的開關元件例如為IGBT (Insulated Gate Bipolar Transistor,絕緣棚■雙極型晶體管)或功率 MOSFET (Metal-Oxide-Semiconductor Field-EffectTransistor，金屬氧化物半導體場效應晶體管)等。設置在半導體芯片14的開關元件的數(shù)量可以是一個，也可以是多個。
[0026]控制端子15及各端子板21、22、31、32具有導電性?？刂贫俗?5及各端子板21、22、31、32分別與半導體芯片14電連接。例如，當在半導體芯片14設置著η信道型IGBT的情況下，第一正極端子板21及第二正極端子板31與IGBT的集電極電連接。第一負極端子板22及第二負極端子板32與IGBT的發(fā)射電極電連接?？刂贫俗?5與IGBT的柵電極電連接。即，當設置在半導體芯片的開關元件為η信道型IGBT的情況下，第一電極為集電極，第二電極為發(fā)射電極，控制電極為柵電極。
[0027]在半導體裝置10中，對第一正極端子板21與第一負極端子板22之間(例如，發(fā)射極-集電極間)施加電壓。第一負極端子板22及第二負極端子板32例如被設定為共用電位。第一正極端子板21及第二正極端子板31被設定為比第一負極端子板22及第二負極端子板32高的電位。
[0028]對控制端子15輸入控制信號。根據(jù)輸入到控制端子15的控制信號，切換開關元件的接通、斷開。由此，在半導體裝置10中，切換電流在第一正極端子板21與第一負極端子板22之間流動的接通狀態(tài)、及在第一正極端子板21與第一負極端子板22之間流動的電流比接通狀態(tài)低的斷開狀態(tài)。斷開狀態(tài)是電流實質(zhì)上不在第一正極端子板21與第一負極端子板22之間流動的狀態(tài)。
[0029]在半導體裝置10設置多個半導體芯片14。在半導體裝置10中，將分別設置在多個半導體芯片14的多個開關元件并聯(lián)連接。由此，半導體裝置10例如作為大電容的一個開關元件而發(fā)揮功能。半導體裝置10是所謂的功率半導體模塊。半導體裝置10例如用于軌道車輛的逆變器電路等。
[0030]底板11為大致矩形的板狀。底板11具有支撐襯底13等的支撐面11a。支撐面Ila為矩形狀。底板11使用導熱性高的材料。底板11例如使用金屬材料。
[0031]此處，將相對于支撐面Ila垂直的方向設為Z軸方向。將相對于Z軸方向垂直的一個方向設為X軸方向。將相對于Z軸方向及X軸方向垂直的方向設為Y軸方向。X軸方向及Y軸方向是相對于支撐面Ila平行的方向。支撐面Ila的一對邊沿X軸方向延伸。支撐面Ila的另一對邊沿Y軸方向延伸。
[0032]殼體12為大致長方體的箱狀。殼體12為使支撐面Ila側(cè)開口的開口箱狀，在被安裝到支撐面Ila上的狀態(tài)下，覆蓋襯底13或半導體芯片14。底板11及殼體12各自的形狀并不限于所述形狀，可為任意的形狀。殼體12具有絕緣性。殼體12例如使用樹脂材料或陶瓷等。
[0033]殼體12具有上表面12a。上表面12a實質(zhì)上與支撐面Ila朝向相同方向。上表面12a例如實質(zhì)上與支撐面Ila平行。控制端子15設置在上表面12a上。在該例中，三個控制端子15設置在上表面12a上?？刂贫俗?5的數(shù)量并不限于三個，可為任意的數(shù)量。
[0034]在半導體裝置10設置多個襯底13。多個襯底13并排設置在底板11的支撐面Ila上。在該例中，在X軸方向上排列兩個，在Y軸方向上排列三個，共設置著六個襯底13。襯底13的數(shù)量并不限于六個，可為任意的數(shù)量。
[0035]多個半導體芯片14分別設置在多個襯底13上。半導體芯片14是在一個襯底13上設置多個。在該例中，在六個襯底13上分別設置著四個半導體芯片14。S卩，在該例中，設置著總計二十四個半導體芯片14。設置在一個襯底13上的半導體芯片14的數(shù)量并不限于四個，可為任意的數(shù)量。設置在一個襯底13上的半導體芯片14的數(shù)量也可以是一個。襯底13及半導體芯片14并不限于多個，也可以是一個。而且，也可以省略襯底13。例如，也可以在絕緣性底板11上形成配線圖案，并在底板11的配線上配置半導體芯片14。
[0036]各端子板21、22、31、32分別各設置著三個。各端子板21、22、31、32共用地用于沿X軸方向排列的兩個襯底13。即，在該例中，將兩個襯底13、八個半導體芯片14、及分別各一個的各端子板21、22、31、32設為一個單元，將該單元沿Y軸方向并排配置著三組。半導體裝置10所包含的單元的數(shù)量并不限于三組，可以是一組或兩組，也可以是四組以上。以下，將所述一個單元稱為1/3模型TM。各1/3模型TM例如通過母線排等，在殼體12的外側(cè)并聯(lián)連接。由此，半導體裝置10作為一個開關元件而發(fā)揮功能。各1/3模型TM也可以在殼體12內(nèi)并聯(lián)連接。
[0037]圖3是示意性地表示第一實施方式的半導體裝置的一部分的分解立體圖。
[0038]圖3示意性地表示1/3模型TM。
[0039]如圖3所示，襯底13包括襯底主體13a、第一配線圖案13b、及第二配線圖案13c。襯底主體13a為大致矩形的板狀。襯底主體13a具有絕緣性。而且，襯底主體13a具有高導熱性。襯底主體13a例如使用陶瓷。
[0040]第一配線圖案13b設置在襯底主體13a上。第二配線圖案13c設置在襯底主體13a上，且與第一配線圖案13b相隔地配置。第二配線圖案13c例如與第一配線圖案13b電絕緣。各配線圖案13b、13c具有導電性。各配線圖案13b、13c的導電率比襯底主體13a的導電率高。各配線圖案13b、13c例如使用銅箔。襯底13也可以在例如襯底主體13a的背面(與設置著各配線圖案13b、13c的面相反的面)還具有其他配線圖案。
[0041]各半導體芯片14設置在第一配線圖案13b上。在各半導體芯片14的背面(與第一配線圖案13b相對的面)設置電極。各半導體芯片14經(jīng)由設置在背面的電極與第一配線圖案13b電連接。由此，例如設置在半導體芯片14的開關元件的集電極與第一配線圖案13b電連接。
[0042]而且，在各半導體芯片14的正面也設置電極。在各半導體芯片14的正面的電極連接著鍵合線24的一端。鍵合線24的另一端連接在第二配線圖案13c。由此，各半導體芯片14經(jīng)由正面的電極及鍵合線24而與第二配線圖案13c電連接。例如設置在半導體芯片14的開關元件的發(fā)射電極與第二配線圖案13c電連接。
[0043]鍵合線24例如使用純鋁。鍵合線24是將多根細圓形截面的單股實芯線并排地立體地設置而成。此處，為方便起見，將多根鍵合線24當作帶狀而進行圖示。
[0044]在各半導體芯片14的正面，除了設置例如連接在鍵合線24的電極以外，還設置控制電極?？刂齐姌O經(jīng)由省略了圖示的配線等與控制端子15電連接。由此，例如設置在半導體芯片14的開關兀件的柵電極與控制端子15電連接?？刂齐姌O可分別與各控制端子15電連接，也可以與各控制端子15中的任一個電連接。即，設置在半導體裝置10的多個開關元件的接通、斷開可利用一個控制信號集中控制，也可以利用多個控制信號個別地控制。
[0045]圖4(a)?(d)是示意性地表示第一實施方式的半導體裝置的一部分的立體圖。
[0046]圖4 (a)示意性地表示第一正極端子板21。
[0047]圖4 (b)示意性地表示第一負極端子板22。
[0048]圖4 (C)示意性地表示第二正極端子板31。
[0049]圖4 (d)示意性地表示第二負極端子板32。
[0050]如圖4(a)所示，第一正極端子板21具有沿X軸方向(第一方向)延伸并且沿Z軸方向(第二方向)延伸的主體部2Ia (第一主體部)。主體部21a為例如相對于X-Z平面平行的板狀。此處，所謂“沿X軸方向延伸”，并不限于與X軸方向一致的情況，只要至少具有沿X軸方向延伸的成分即可。對于其他方向也相同。
[0051]在主體部21a的Z軸方向的一端設置著多個連接部21b(第一連接部)。在該例中，設置著兩個連接部21b。換句話說，各連接部21b設置在主體部21a的下端。各連接部21b與沿X軸方向排列的兩個襯底13各自的第一配線圖案13b電連接。S卩，連接部21b經(jīng)由第一配線圖案13b與設置在半導體芯片14的開關元件的第一電極電連接。由此，各襯底13的第一配線圖案13b經(jīng)由第一正極端子板21而相互電連接。例如設置在各半導體芯片14的開關元件的集電極并聯(lián)連接。
[0052]在該例中，在一個1/3模型TM中，設置著沿X軸方向排列的兩個襯底13。在1/3模型TM中沿X軸方向排列的襯底13的數(shù)量并不限于兩個，也可以是三個以上。多個連接部21b只要根據(jù)沿X軸方向排列的襯底13的數(shù)量設置即可。在襯底13及半導體芯片14的數(shù)量為一個的情況下，連接部21b的數(shù)量也可以為一個。此外，多個襯底13排列的方向并不限于X軸方向，可為與支撐面Ila平行的任意方向。
[0053]在主體部21a的Z軸方向的另一端設置著端子部21c (第一端子部)。換句話說，端子部21c設置在主體部21a的上端。端子部21c經(jīng)由設置在殼體12的開口而突出到殼體12的外側(cè)。端子部21c呈大致90°彎折，且沿著殼體12的上表面12a。端子部21c用于和外部設備的電連接。由此，例如外部設備與設置在半導體芯片14的開關元件的集電極電連接。即，端子部21c作為正極端子而發(fā)揮功能。
[0054]第一正極端子板21具有設置在主體部21a與多個連接部21b各個之間的多個轉(zhuǎn)向部21d。各轉(zhuǎn)向部21d以Y軸方向為軸而轉(zhuǎn)向，且沿著與主體部2Ia平行的面(X-Z平面)。各轉(zhuǎn)向部21d例如通過使用時伴隨著溫度變化的彈性變形，而降低施加到各連接部21b的應力。各轉(zhuǎn)向部21d例如使各連接部21b的接合可靠性提高。在該例中，各轉(zhuǎn)向部21d為呈U字狀轉(zhuǎn)向的彎折形狀。各轉(zhuǎn)向部21d的形狀并不限于此，可為任意的形狀。
[0055]如圖4(b)所示，第一負極端子板22具有沿X軸方向延伸并且沿Z軸方向延伸的主體部22a (第二主體部)。主體部22a為例如相對于X_Z平面平行的板狀。主體部22a隔開指定的間隔與第一正極端子板21的主體部21a相對向。主體部22a與主體部21a實質(zhì)上平行地配置。
[0056]在主體部22a的Z軸方向的一端設置著多個連接部22b (第二連接部)。在該例中，設置著兩個連接部22b。換句話說，各連接部22b設置在主體部22a的下端。各連接部22b與沿X軸方向排列的兩個襯底13各自的第二配線圖案13c電連接。連接部22b經(jīng)由第二配線圖案13c與設置在半導體芯片14的開關元件的第二電極電連接。由此，各襯底13的第二配線圖案13c經(jīng)由第一負極端子板22而相互電連接。例如設置在各半導體芯片14的開關元件的發(fā)射電極并聯(lián)連接。
[0057]在主體部22a的Z軸方向的另一端設置著端子部22c (第二端子部)。換句話說，端子部22c設置在主體部22a的上端。端子部22c與第一正極端子板21的端子部21c同樣地，突出到殼體12的外側(cè)，作為負極端子而發(fā)揮功能。
[0058]第一負極端子板22具有設置在主體部22a與多個連接部22b各個之間的多個轉(zhuǎn)向部22d。各轉(zhuǎn)向部22d以Y軸方向為軸而轉(zhuǎn)向，且沿著與主體部22a平行的面。各轉(zhuǎn)向部22d與第一正極端子板21的各轉(zhuǎn)向部21d同樣地，例如使各連接部22b的接合可靠性提高。各轉(zhuǎn)向部22d的形狀可為任意的形狀。
[0059]如圖4(c)所示，第二正極端子板31具有沿X軸方向延伸并且沿Z軸方向延伸的主體部31a (第三主體部)。主體部31a為例如相對于X_Z平面平行的板狀。主體部31a隔開指定的間隔與第一正極端子板21的主體部21a及第一負極端子板22的主體部22a相對向。主體部31a分別與主體部21a及主體部22a實質(zhì)上平行地配置。
[0060]在主體部31a的Z軸方向的一端設置著多個連接部31b(第三連接部)。在該例中，設置著兩個連接部31b。換句話說，各連接部31b設置在主體部31a的下端。各連接部31b與沿X軸方向排列的兩個襯底13各自的第一配線圖案13b電連接。連接部31b經(jīng)由第一配線圖案13b與設置在半導體芯片14的開關元件的第一電極電連接。此外，連接部21b、31b與第一電極的電連接并不限于第一配線圖案13b，也可以經(jīng)由其他配線部件進行。
[0061]在主體部31a的Z軸方向的另一端設置著配線部31c。換句話說，配線部31c設置在主體部31a的上端。配線部31c與第一正極端子板21電連接。配線部31c例如接觸于第一正極端子板21。配線部31c連接在第一正極端子板21的主體部21a的上端附近。配線部31c例如連接于端子部21c。第二正極端子板31電連接在開關元件的第一電極與第一正極端子板21之間。S卩，第二正極端子板31相對于第一正極端子板21并聯(lián)連接。由此，例如在外部設備與半導體芯片之間設置流經(jīng)第一正極端子板21的電流路徑、及流經(jīng)第二正極端子板31的電流路徑這兩條電流路徑。
[0062]如圖4(d)所示，第二負極端子板32具有沿X軸方向延伸并且沿Z軸方向延伸的主體部32a (第四主體部)。主體部32a為例如相對于X_Z平面平行的板狀。主體部32a隔開指定的間隔與第二正極端子板31的主體部31a相對向。主體部32a與主體部31a實質(zhì)上平行地配置。
[0063]在主體部32a的Z軸方向的一端設置著多個連接部32b(第四連接部)。在該例中，設置著兩個連接部32b。換句話說，各連接部32b設置在主體部32a的下端。各連接部32b與沿X軸方向排列的兩個襯底13各自的第二配線圖案13c電連接。連接部32b經(jīng)由第二配線圖案13c與設置在半導體芯片14的開關元件的第二電極電連接。此外，連接部22b、32b與第二電極的電連接并不限于第二配線圖案13c，也可以經(jīng)由其他配線部件進行。
[0064]在主體部32a的Z軸方向的另一端設置著配線部32c。換句話說，配線部32c設置在主體部32a的上端。配線部32c與第一負極端子板22電連接。配線部32c例如接觸于第二負極端子板22。配線部32c連接在第一負極端子板22的主體部22a的上端附近。配線部32c例如連接在端子部22c。第二負極端子板32電連接在開關元件的第二電極與第一負極端子板22之間。S卩，第二負極端子板32相對于第一負極端子板22并聯(lián)連接。由此，例如在外部設備與半導體芯片之間設置流經(jīng)第一負極端子板22的電流路徑、及流經(jīng)第二負極端子板32的電流路徑這兩條電流路徑。
[0065]圖5(a)及(b)是示意性地表示第一實施方式的半導體裝置的一部分的側(cè)視圖。
[0066]圖5 (a)是從X軸方向觀察1/3模型TM時的側(cè)視圖。
[0067]圖5 (b)是將圖5 (a)的假想圓CR內(nèi)放大表示的局部放大圖。
[0068]此外，假想圓CR是為了方便起見而在圖示中賦予的部分，并非實際存在于1/3模型TM的物體。
[0069]如圖5(a)及(b)所示，第一負極端子板22的主體部22a與第一正極端子板21的主體部21a的朝向Y軸方向的一個面SI相對向。第二正極端子板31的主體部31a與第一正極端子板21的主體部21a的朝向Y軸方向的另一個面S2相對向。面S2是與面SI為相反側(cè)的面。換句話說，第一正極端子板21的主體部21a設置在第一負極端子板22的主體部22a與第二正極端子板31的主體部31a之間。
[0070]第二正極端子板31的主體部31a具有與面S2相對向的面S3。第二負極端子板32的主體部32a與面S3相對向。換句話說，第二負極端子板32的主體部32a設置在第一正極端子板21的主體部21a與第二正極端子板31的主體部31a之間。這樣，各主體部21a、22a、31a、32a分別沿Y軸方向排列。各主體部21a、22a、31a、32a的排列順序并不限于所述順序。
[0071]在第一正極端子板21的主體部21a與第一負極端子板22的主體部22a之間設置著絕緣部件34 (第二絕緣部件)。在第二正極端子板31的主體部31a與第二負極端子板32的主體部32a之間設置著絕緣部件35 (第一絕緣部件)。此外，在圖5 (a)及圖5 (b)中，為了易于觀察而方便起見對絕緣部件34、35賦予了影線。絕緣部件34抑制主體部21a與主體部22a的接觸。同樣地，絕緣部件35抑制主體部31a與主體部32a的接觸。S卩，絕緣部件34、35抑制正極與負極的短路。絕緣部件34、35例如使用樹脂材料。絕緣部件34、35的材料可為能夠抑制正極與負極的短路的具有電絕緣性的任意材料。
[0072]這樣，第一正極端子板21的主體部21a介隔絕緣部件34與第一負極端子板22的主體部22a絕緣積層。第二正極端子板31的主體部31a介隔絕緣部件35與第二負極端子板32的主體部32a絕緣積層。
[0073]第一正極端子板21的主體部21a的厚度tl (Y軸方向的長度)例如為1.5mm(0.5mm以上且3mm以下)。第一負極端子板22的主體部22a的厚度t2例如為1.5mm(0.5mm以上且3mm以下)。主體部21a與主體部22a之間的間隔dl例如為2.3mm(0.5mm以上且4mm以下)。
[0074]第二正極端子板31的主體部31a的厚度t3例如為0.1mm(0.005mm以上且0.3mm以下)。第二負極端子板32的主體部32a的厚度t4例如為0.1mm(0.005mm以上且0.3mm以下)。主體部31a與主體部32a之間的間隔d2例如為0.1mm(0.005mm以上且0.3mm以下)。而且，在該例中，第一正極端子板21的主體部21a與第二負極端子板32的主體部32a之間的間隔d3例如為2mm(0.5mm以上且4mm以下)。間隔d3例如設定為與間隔dl相同程度。
[0075]這樣，第二正極端子板31的主體部31a的厚度t3比第一正極端子板21的主體部21a的厚度tl薄。第二負極端子板32的主體部32a的厚度t4比第一負極端子板22的主體部22a的厚度t2薄。主體部31a與主體部32a之間的間隔d2比主體部21a與主體部22a之間的間隔dl窄。換句話說，主體部31a與主體部32a之間的距離比主體部21a與主體部22a之間的距離短。主體部31a與主體部32a的對向面積比主體部21a與主體部22a的對向面積大。
[0076]厚度t3例如為厚度tl的0.01倍以上且0.1倍以下。厚度t4例如為厚度t2的
0.01倍以上且0.1倍以下。間隔d2例如為間隔dl的0.01倍以上且0.1倍以下。第二正極端子板31及第二負極端子板32并不限于板狀，也可以是片狀或膜狀。第二正極端子板31及第二負極端子板32也可以具有柔韌性。第二正極端子板31及第二負極端子板32也可以為例如像柔韌性印刷襯底那樣的構造。
[0077]各端子板21、22、31、32例如使用銅板。各端子板21、22、31、32也可以使用例如鋁或黃銅材料(brass材料)等其他金屬材料。各端子板21、22、31、32的材料可為能夠獲得所需的導電率的任意導電性材料。
[0078]圖6(a)及(b)是表示計算電感的模擬的一例的示意圖及曲線圖。
[0079]圖6 (a)示意性地表示用于模擬的模型。
[0080]圖6(b)示意性地表示圖6(a)所示的模型的電感的計算結(jié)果的一例。
[0081]如圖6(a)所示，模型具有相互平行地配置的兩個導體⑶R1、⑶R2。如箭線Crl、Cr2所示，在模擬中，在各導體CDR1、CDR2中流動的電流的流向相互為反向。這樣，在模擬中，求出電流反向流動的平行平板的電感。
[0082]在模擬中，導體⑶R2的形狀與導體⑶Rl的形狀相同。各導體⑶R1、⑶R2的形狀為長方形狀的板狀。此處，將各導體⑶RU⑶R2的寬度設為Wd (mm)。將各導體⑶R1、⑶R2的間隔設為Pt (mm)。將各導體⑶R1XDR2的長度設為Lg。將長度Lg設為lm。而且，將各導體CDR1、CDR2的厚度設為與間隔Pt相同。
[0083]各導體⑶R1、⑶R2的自感Lself可利用以下(I)式求出。
[0084]Lself=Pci(PVWdhJl)
[0085](I)式中，μ。為真空磁導率(H/m)。μ。一般為4 π X 10 7H/m。而且，各導體CDRl、⑶R2的單側(cè)的有效電感Leff (nH/m)可利用各導體⑶R1、⑶R2的自感L—與各導體⑶R1、⑶R2的互感M的差而求出。S卩，可利用Leff= Lself-M求出。此外，關于各導體⑶Rl、OTR2的互感M的計算方法，只要使用刊載在電氣工程手冊等的周知的計算方法即可。在模擬中，使間隔Pt與寬度Wd的比率Pt/Wd變化，針對多個比率Pt/Wd，分別計算有效電感Leff。
[0086]圖6(b)是表示有效電感Lrff的計算結(jié)果的一例的曲線圖。
[0087]圖6 (b)的橫軸為比率Pt/Wd，縱軸為有效電感Leff。
[0088]如圖6(b)所示，在電流反向流動的平行平板中，有效電感Lf3ff大致與比率Pt/Wd成正比關系。例如使間隔Pt變得越窄，可使有效電感Leff變得越小。
[0089]這樣，如果積層相互為反向的電流流動的導體，且縮小導體間的間隙，那么可減小導體的有效電感。在本實施方式的半導體裝置10中，第二正極端子板31的主體部31a與第二負極端子板32的主體部32a之間的間隔d2比第一正極端子板21的主體部21a與第一負極端子板22的主體部22a之間的間隔dl短。S卩，在半導體裝置10中，由第二正極端子板31與第二負極端子板32形成的配線路徑的電感比由第一正極端子板21與第一負極端子板22形成的配線路徑的電感小。
[0090]開關時的電流變化率大的電流主要在電感小的第二正極端子板31及第二負極端子板32的配線路徑中流動。電流變化率大的開關時的電流為高頻電流，取決于頻率的滲透深度(表皮厚度)小。例如對銅板通上頻率IMHz的高頻電流時的滲透深度為0.066mm。即，不管是厚度1.5mm的導體還是厚度0.1mm的導體，交流電阻值都并無大的差異。不管是
1.5mm的厚度還是0.1mm的厚度，通電特性并無大的差異。
[0091]另一方面，因為導通時(接通時)的導體的電阻為直流電阻，所以如果導體薄，那么導體截面面積會變小，電阻會變大。然而，在本實施方式中，存在例如1.5mm的厚度的第一正極端子板21及第一負極端子板22。S卩，導通時電流主要流到第一正極端子板21及第一負極端子板22的配線路徑。因為是并聯(lián)電路，所以由電阻的倒數(shù)比決定電流分擔。
[0092]根據(jù)本實施方式，在半導體裝置10的導通時(接通時)，電流主要流到厚度較厚的第一正極端子板21及第一負極端子板22，可抑制導體的通電損耗或溫度上升。而且，當開關時，電流主要流到厚度較薄的第二正極端子板31及第二負極端子板32。例如可通過降低電感，而抑制產(chǎn)生浪涌電壓。
[0093]第二正極端子板31及第二負極端子板32的積層部分的厚度即便包含絕緣部件35在內(nèi)為0.3_左右。因此，可使積層體整體具有轉(zhuǎn)向性。即，即便無像第一正極端子板21及第一負極端子板22那樣的轉(zhuǎn)向部21d、22d，也能緩和產(chǎn)生應力。因此，可通過絕緣積層更大的面積，而增強電感降低效果。
[0094]通過數(shù)值解析來確認電感降低效果。未設置第二正極端子板31及第二負極端子板32、而只設置著第一正極端子板21及第一負極端子板22的參考例的情況下的1/3模型TM的電感為約30nH。在將三個1/3模型TM并聯(lián)連接的情況下，電感為約ΙΟηΗ。
[0095]另一方面，在本實施方式的半導體裝置10中，1/3模型TM的電感為約20nH。與參考例相比成為約2/3 (降低約30% )，可以說具有電感降低效果。電感解析值為不僅包含端子板部、而且還包含絕緣襯底的銅箔圖案、或鋁線的電感在內(nèi)的裝置整體的電感。如果考慮該情況，那么可以說本實施方式的端子板部分的電感降低效果大。
[0096]一般來說，對于各種用途的逆變器裝置，期待高效率及高可靠性，并且期待更加小型。為了實現(xiàn)該功能，要求改善作為逆變器裝置的主要零件的半導體裝置(功率半導體模塊)。
[0097]為了使逆變器裝置高效率化，功率半導體模塊伴隨著通電的發(fā)熱量的降低、即低損耗化較為重要。然而，為了抑制伴隨著通電發(fā)熱的溫度上升，必須裝備冷卻機構，該冷卻機構通常需要大的容積，因此成為決定逆變器裝置的大小的最大要因。因此，低損耗化與逆變器裝置的小型化相通。
[0098]而且，期待以更尚的開關頻率進彳丁開關。如果能提尚開關頻率，那么可使構成逆變器裝置的主電路的電容器或電抗器等零件小型化，通過在裝置內(nèi)體積占有率大的這些零件的小型化，可使裝置小型化。
[0099]在功率半導體模塊中收納開關元件等功率半導體元件，高效率地利用該功率半導體元件也較為重要。即，要求通電到盡可能地接近于功率半導體元件的電壓、電流等的通電額定容許上限值的值。也期待即便在接近于功率半導體元件的容許上限值的通電條件下使用功率半導體元件的情況下，也繼續(xù)維持長期的可靠性。
[0100]對逆變器裝置的小型化，期待使功率半導體模塊的通電電容更大，進而以更高速(高頻率)進行開關，實際上不斷推進旨在實現(xiàn)該功能的性能提高。同時，如上所述，也必須降低功率半導體模塊的發(fā)熱量、或維持長期的可靠性。
[0101]功率半導體模塊是將功率半導體芯片收納在封裝體內(nèi)部，功率半導體芯片是功率半導體模塊中的主要器件。功率半導體芯片是對硅等晶片實施微細加工而制造的零件，隨著半導體技術的進步，每一個芯片的通電電容也不斷上升。
[0102]然而，在構成大電容的逆變器裝置方面，不得不組合多個芯片來應對。為了應對裝置所要求的電流電容，必須并聯(lián)連接多個芯片。
[0103]在一個封裝體收納多個芯片，并利用封裝體內(nèi)的各種配線部件，在封裝體內(nèi)部并聯(lián)地接線。由此，優(yōu)選為構成大的通電電容的封裝體的方法，也在不斷開發(fā)與封裝體構成有關的多種技術。
[0104]模塊的大電容化有易于使并聯(lián)芯片間的電流分擔均等之類的通電特性上的優(yōu)點。而且，也有如下等優(yōu)點，即，通過削減封裝體部分的占有空間，可使裝置小型化，且可減少從裝置觀察的情況下的使用零件數(shù)，分別從降低成本的觀點來看也有利。
[0105]另一方面，模塊的大電容化伴隨著各種構成上的技術課題。其一是與封裝體的內(nèi)部配線部件有關。當將模塊應用于逆變器裝置時，封裝體內(nèi)部的主電路配線作為逆變器主電路的一部分發(fā)揮功能。因此，期待封裝體內(nèi)部配線部件的寄生阻抗小。
[0106]構成阻抗的電阻成分成為裝置主電路通電時發(fā)熱的一個因素。封裝體內(nèi)部配線的發(fā)熱的大小會對裝置的效率產(chǎn)生影響。而且，會對功率模塊通電時的溫度上升產(chǎn)生影響，因此有時也會左右功率模塊的可靠性。發(fā)熱量及溫度上升均理想的是更小，因此理想的是內(nèi)部配線的電阻成分小。
[0107]構成阻抗的電感成分會對開關時的浪涌電壓產(chǎn)生影響。開關時的浪涌電壓與模塊內(nèi)部配線的電感成正比。如果通電時產(chǎn)生的浪涌電壓大，那么會對功率半導體芯片施加超過容許電壓的電壓，可能會導致故障或壽命下降。
[0108]因此，為了抑制開關浪涌電壓，而使用抑制電流變化率的方法。如上所述，旨在以更高的開關頻率運行，因此就該觀點來說，電流變化率的抑制并不理想，而且，也會伴隨開關損耗增大的缺點，所以并不優(yōu)選。根據(jù)以上所述，期待電感成分的抑制。
[0109]雖然對封裝體的配線部件期待低阻抗化，但根據(jù)封裝體構成上的各種必要條件，未必能充分地達成。具體來說是因為如下理由。
[0110]如上所述，功率模塊是將多個功率半導體芯片并聯(lián)連接而構成。收納芯片數(shù)在多的情況下達到數(shù)十個。眾所周知，多采用如下構造:在封裝體內(nèi)部將所有芯片配置在同一面上，經(jīng)由良好導熱性的絕緣襯底及良好導熱性的底板，從功率模塊散熱面高效率地對芯片的發(fā)熱進行散熱。
[0111]因?qū)⑿酒矫娴嘏渲茫詫⑿酒g并聯(lián)連接的配線部件的配線長度容易變長，本質(zhì)上是阻抗(電阻、電感)容易變大。
[0112]進而，必須采用適應封裝體內(nèi)部的配線部位的配線材料或配線形狀及施工法。例如，連接在芯片正面電極的配線是使用線徑小的純鋁線，通過超聲波連接而鋪設。另一方面，連接在芯片背面電極的配線是使用形成在絕緣襯底正面的薄銅箔圖案。接合時多使用焊接。就利用小線徑的鋁線或薄銅箔圖案構成配線路徑的一部分的關系來說，無法增大配線部件的截面面積，尤其難以降低電阻成分。
[0113]芯片正面?zhèn)鹊匿X線也是一端連接在絕緣襯底正面的另一配線電路圖案。在襯底正面的配線圖案上進行多個芯片的并聯(lián)接線。從確保絕緣襯底本身的可靠性、確保絕緣襯底與底板的接合部的可靠性、或者功率模塊組裝步驟中的中間檢查的難易度等觀點來說，使絕緣襯底的大小無限地增大并非上策。因此，對絕緣襯底的大小設置限制，在使用芯片數(shù)超過襯底搭載上的限制個數(shù)的情況下，使用多個襯底，將襯底間并聯(lián)接線而使用。
[0114]襯底間的并聯(lián)接線部件使用對銅板進行加工而成的電極板。使該電極板的一部分延伸，使延伸的端部突出到封裝體正面，用作模塊端子。尤其是，在模塊端子部接通匯集所有芯片的通電電流所得的模塊總電流，因此，必須確保與模塊總電流相稱的通電電容。即，增大導體截面面積而確保通電電容。在該情況下，導體寬度的擴大也存在限制，多數(shù)情況下必須也增大導體厚度而確保截面面積。
[0115]就降低電感的觀點來說，端子板的形狀或鋪設形態(tài)也較為重要。對于降低電感來說，縮短配線長度比增大截面面積產(chǎn)生的效果更大。在該方面與電阻根本上不同。從絕緣襯底起到模塊端子的端子板的配線長度遠比芯片正面的鋁配線或襯底正面的銅圖案長，而總電流集中，所以端子板的電感總體上較大。在功率模塊內(nèi)部配線的電感內(nèi)，端子板的電感所占的比率較大。
[0116]也就是說，為了降低功率模塊內(nèi)部配線的電感，實現(xiàn)端子板的電感降低不可或缺。基于各處構成上的制約條件，使用絕緣積層正極的端子板與負極的端子板的方法作為降低電感的方法。通過以當通電時使反向電流流動的方式絕緣積層帶狀導體，可使產(chǎn)生磁通相抵，而產(chǎn)生負的互感，因此可降低將其相加所得的總有效電感。
[0117]雖然局部采用正負極端子板的絕緣積層構造，但未必能夠發(fā)揮充分的效果。如果將正負端子板的寬度設為共用，且無限地縮小絕緣積層距離即兩導體間的間隙，那么能夠使有效電感也無限地減小。然而，不論是將正負端子的寬度設為完全共用，還是無限地縮小導體間間隙，都難以充分地實施。
[0118]正負端子板的襯底側(cè)連接點及模塊正面的端子部的位置均遠離，對于兩導體的到達至絕緣積層部的中途部分，無法對利用互感產(chǎn)生的降低效果抱有大的期待。
[0119]正負端子板均理想的是能夠以最短距離連接襯底連接部與模塊端子部的形態(tài)，但對襯底連接部的附近需要另行考慮。襯底連接部是通過焊接將正負端子板的一端與絕緣襯底正面的銅箔圖案連接。作為該焊接部的所需最小限度的面積，必須避免封裝體尺寸擴大。
[0120]因使用時的溫度變化而導致也難以確保長期的接合可靠性。因此，使用如下方法:對正負端子板的襯底接合部附近附加U字狀的彎折形狀，使彈性變形量增大，從而降低產(chǎn)生應力。追加U字彎折形狀會使配線路徑長度增大，因此會導致電感增大。
[0121]因構成上的制約所產(chǎn)生的限制也會影響到絕緣積層部的導體間距離的縮小。因為所述U字彎折的彈性變形也達到導體的積層方向，所以必須確?？紤]到變形量的絕緣距離。關于U字彎折部的絕緣材料，進行了如下考慮:通過使用像硅膠那樣的柔軟材料，而不妨礙彎折部的柔韌性。因此，如果使絕緣距離過小，那么會產(chǎn)生因變形而引起的相互接觸的顧慮。也必須預先考慮因使用時的機械振動所引起的變形、或模塊組裝時的端子設置位置的制造偏差。
[0122]如上所述，關于通過正負端子板的絕緣積層所實現(xiàn)的電感降低，無法發(fā)揮充分的效果。
[0123]相對于此，在本實施方式的半導體裝置10中，將第二正極端子板31及第二負極端子板32相對于第一正極端子板21及第一負極端子板22并聯(lián)連接。由此，在半導體裝置10中，如上所述，可降低寄生在內(nèi)部配線的電感。由此，可抑制例如開關時的浪涌電壓。例如能夠以尚頻率進彳丁開關。
[0124](第二實施方式)
[0125]圖7(a)及(b)是示意性地表示第二實施方式的半導體裝置的一部分的局部剖視圖。
[0126]如圖7(a)所示，在該例中，設置著多個第二正極端子板31及第二負極端子板32。在該例中，設置多個包含第二正極端子板31、第二負極端子板32及絕緣部件35的積層體SB。各積層體SB隔開間隔而沿Y軸方向排列。在該例中，設置著兩個積層體SB。S卩，在該例中，形成并聯(lián)連接的三個配線路徑。積層體SB的數(shù)量并不限于兩個，也可以是三個以上。積層體SB的數(shù)量優(yōu)選為例如在設置空間的容許范圍內(nèi)盡可能多。
[0127]這樣，第二正極端子板31及第二負極端子板32也可以設置多個。由此，可進一步抑制電感。例如，可使電感進一步減半。而且，如上所述，積層體SB的厚度為0.3mm左右。因此，即便在設置著多個積層體SB的情況下，也無需大的設置空間。例如可進一步抑制電感而不會導致半導體裝置10的大型化。
[0128]如圖7(b)所示，在該例中，多個第二正極端子板31與多個第二負極端子板32介隔絕緣部件35而沿Y軸方向交替地積層。S卩，在該例中，多個第二正極端子板31、多個第二負極端子板32及多個絕緣部件35以第二正極端子板31、絕緣部件35、第二負極端子板32、絕緣部件35的順序積層，并重復該積層。此外，在該例中，多個第二正極端子板31的數(shù)量可與多個第二負極端子板32的數(shù)量相同，也可以不同。
[0129]這樣，在設置多個第二正極端子板31及多個第二負極端子板32的情況下，各端子板31、32可像圖7(&)那樣隔開間隔而排列，也可以像圖7(b)那樣介隔絕緣部件35而交替地排列。
[0130](第三實施方式)
[0131]圖8是示意性地表示第三實施方式的半導體裝置的一部分的立體圖。
[0132]如圖8所示，在該例中，第二正極端子板31具有多個轉(zhuǎn)向部31d。多個轉(zhuǎn)向部31d設置在主體部31a與多個連接部31b各個之間。各轉(zhuǎn)向部31d以X軸方向為軸轉(zhuǎn)向。各轉(zhuǎn)向部31d例如通過使用時伴隨著溫度變化的彈性變形，而降低施加到各連接部31b的應力。各轉(zhuǎn)向部31d例如使各連接部31b的接合可靠性提高。在該例中，各轉(zhuǎn)向部31d為呈U字狀轉(zhuǎn)向的彎折形狀。各轉(zhuǎn)向部31d的形狀并不限于此，可為任意形狀。
[0133]而且，在該例中，第二負極端子板32具有多個轉(zhuǎn)向部32d。多個轉(zhuǎn)向部32d設置在主體部32a與多個連接部32b各個之間。因為各轉(zhuǎn)向部32d的構成與第二正極端子板31的各轉(zhuǎn)向部31d的構成實質(zhì)上相同，所以省略詳細說明。
[0134]在第一正極端子板21及第一負極端子板22中，由于伴隨板厚的成形性問題，而設為沿著與主體部21a、22a平行的面的轉(zhuǎn)向部21d、22d。在該情況下，轉(zhuǎn)向部21d、22d成為使配線路徑長度增大的主要因素。
[0135]另一方面，在第二正極端子板31及第二負極端子板32中，可通過使板厚變薄且使其具有柔軟性，而設為三維彎折形狀。由此，在第二正極端子板31及第二負極端子板32中，可抑制伴隨著彎折形狀的附加的電感的增大。
[0136](第四實施方式)
[0137]圖9(a)及(b)是示意性地表示第四實施方式的半導體裝置的一部分的立體圖。
[0138]如圖9(a)及(b)所示，在該例中，在第二正極端子板31的主體部31a設置著多個開口 31h。同樣地，在第二負極端子板32的主體部32a設置著多個開口 32h。各開口 31h、32h為四邊形狀。各開口 31h、32h的形狀并不限于四邊形狀，可為任意形狀。各開口 31h、32h沿X軸方向及Z軸方向呈二維矩陣狀排列。各主體部31a、32a也可以是例如多孔金屬那樣的網(wǎng)狀。
[0139]在該例中，例如可使主體部31a、32a本身具有轉(zhuǎn)向性。由此，例如不設置轉(zhuǎn)向部31d、32d便可降低施加到各連接部31b、32b的應力。例如可進一步抑制伴隨著配線路徑長度的增大的電感的增大。此外，也可以通過在設置著轉(zhuǎn)向部31d、32d的狀態(tài)下在主體部31a、32a設置開口 31h、32h，而進一步提高轉(zhuǎn)向性。
[0140](第五實施方式)
[0141]圖10(a)及(b)是示意性地表示第五實施方式的半導體裝置的一部分的立體圖。
[0142]如圖10(a)所示，在該例中，第二負極端子板32介隔絕緣部件36而重疊設置在第一正極端子板21的主體部21a上。換句話說，第二負極端子板32介隔絕緣部件36而粘貼在主體部21a。第二負極端子板32通過省略了圖示的配線等，而與各襯底13各自的第二配線圖案13c電連接，并且與第一負極端子板22電連接。
[0143]如圖10(b)所示，在該例中，第二正極端子板31介隔絕緣部件37而重疊設置在第一負極端子板22的主體部22a上。第二正極端子板31通過省略了圖示的配線等，而與各襯底13各自的第一配線圖案13b電連接，并且與第一正極端子板21電連接。
[0144]第二正極端子板31的厚度比主體部21a的厚度薄。第二負極端子板32的厚度比主體部22a的厚度薄。主體部21a與第二負極端子板32之間的間隔比主體部21a與主體部22a之間的間隔dl窄。主體部22a與第二正極端子板31之間的間隔比主體部21a與主體部22a之間的間隔dl窄。主體部21a與第二負極端子板32之間的間隔換句話說就是絕緣部件36的厚度。主體部22a與第二正極端子板31之間的間隔換句話說就是絕緣部件37的厚度。如上所述，間隔dl例如為2.3mm。主體部21a與第二負極端子板32之間的間隔、及主體部22a與第二正極端子板31之間的間隔例如為0.1mm。
[0145]這樣，在該例中，第二正極端子板31絕緣積層在第一負極端子板22，第二負極端子板32絕緣積層在第一正極端子板21。在該情況下，與所述各實施方式同樣地，也能降低寄生在內(nèi)部配線的電感。例如可抑制開關時的浪涌電壓。例如能以尚頻率進彳丁開關。
[0146]根據(jù)實施方式，提供一種抑制了寄生在內(nèi)部配線的電感的半導體裝置。
[0147]以上，一邊參照具體例，一邊對本發(fā)明的實施方式進行了說明。然而，本發(fā)明的實施方式并不限定于這些具體例。例如關于半導體裝置所包含的底板、襯底、半導體芯片、殼體、第一端子板、第二端子板、第三端子板、第四端子板、及絕緣部件等各要素的具體構成，只要業(yè)者通過從公知的范圍適當選擇而能夠同樣地實施本發(fā)明，并獲得相同的效果，便包含在本發(fā)明的范圍內(nèi)。
[0148]而且，在技術上允許的范圍內(nèi)組合各具體例中的任意兩個以上的要素所得者，只要包含本發(fā)明的主旨，便包含在本發(fā)明的范圍內(nèi)。
[0149]此外，作為本發(fā)明的實施方式，基于所述半導體裝置，業(yè)者可適當進行設計變更而實施的所有半導體裝置只要包含本發(fā)明的主旨，便也屬于本發(fā)明的范圍。
[0150]此外，在本發(fā)明的思想范疇內(nèi)，只要為業(yè)者便能想到各種變更例及修正例，應明白這些變更例及修正例也屬于本發(fā)明的范圍。
[0151][符號的說明]
[0152]10 半導體裝置
[0153]11 底板
[0154]12 殼體
[0155]13 襯底
[0156]13a襯底主體
[0157]13b第一配線圖案
[0158]13c第二配線圖案
[0159]14 半導體芯片
[0160]15 控制端子
[0161]21 第一正極端子板(第一端子板)
[0162]21a主體部(第一主體部)
[0163]21b連接部(第一連接部)
[0164]21c端子部(第一端子部)
[0165]21d轉(zhuǎn)向部
[0166]22 第一負極端子板(第二端子板)
[0167]22a主體部(第二主體部)
[0168]22b連接部(第二連接部)
[0169]22c端子部(第二端子部)
[0170]22d轉(zhuǎn)向部
[0171]24鍵合線
[0172]31第二正極端子板(第三端子板)
[0173]31a主體部(第三主體部)
[0174]31b連接部(第三連接部)
[0175]31c配線部
[0176]31d轉(zhuǎn)向部
[0177]32第二負極端子板(第四端子板)
[0178]32a主體部(第四主體部)
[0179]32b連接部(第四連接部)
[0180]32c配線部
[0181]32d轉(zhuǎn)向部
[0182]34?37絕緣部件
[0183]SB積層體
【主權項】
1.一種半導體裝置，其特征在于包括: 底板，具有支撐面； 半導體芯片，設置在所述支撐面上，并且包含具有第一電極與第二電極的開關元件； 第一端子板，具有第一主體部，并且與所述第一電極電連接； 第二端子板，具有隔開指定的間隔與所述第一主體部相對向的第二主體部，并且與所述第二電極電連接； 第三端子板，具有隔開指定的間隔與所述第一主體部及所述第二主體部相對向的第三主體部，并且電連接在所述第一電極與所述第一端子板之間；以及 第四端子板，具有隔開指定的間隔與所述第三主體部相對向的第四主體部，并且電連接在所述第二電極與所述第二端子板之間；并且 所述第三主體部的厚度比所述第一主體部的厚度??； 所述第四主體部的厚度比所述第二主體部的厚度薄。2.根據(jù)權利要求1所述的半導體裝置，其特征在于所述第三主體部與所述第四主體部之間的所述間隔比所述第一主體部與所述第二主體部之間的所述間隔窄。3.根據(jù)權利要求1所述的半導體裝置，其特征在于還包括絕緣性殼體，所述絕緣性殼體設置在所述支撐面上，覆蓋所述半導體芯片、所述第一主體部、所述第二主體部、所述第三主體部及所述第四主體部；并且 所述第一主體部、所述第二主體部、所述第三主體部及所述第四主體部是在相對于所述支撐面垂直的方向延伸； 所述第一端子板具有第一端子部，所述第一端子部設置在所述第一主體部的所述垂直方向的一端，并且突出到所述殼體的外側(cè)； 所述第二端子板具有第二端子部，所述第二端子部設置在所述第二主體部的所述垂直方向的一端，并且突出到所述殼體的外側(cè)。4.根據(jù)權利要求1所述的半導體裝置，其特征在于還包括設置在所述支撐面上的襯底； 所述襯底具有:絕緣性襯底主體；第一布線，設置在所述襯底主體上；及第二布線，在所述襯底主體上與所述第一布線相隔而設置；并且 所述半導體芯片設置在所述襯底的所述第一布線上； 所述第一電極與所述第一布線電連接； 所述第二電極與所述第二布線電連接； 所述第一端子板及所述第三端子板經(jīng)由所述第一布線與所述第一電極電連接； 所述第二端子板及所述第四端子板經(jīng)由所述第二布線與所述第二電極電連接。5.根據(jù)權利要求4所述的半導體裝置，其特征在于所述襯底及所述半導體芯片的每一個是設置著多個； 所述多個襯底在所述支撐面上是在第一方向并排設置； 所述多個半導體芯片設置在所述多個襯底的每一個的所述第一布線上； 所述多個半導體芯片的每一個的所述第一電極與所述多個第一布線的每一個電連接; 所述多個半導體芯片的每一個的所述第二電極與所述多個第二布線的每一個電連接; 所述第一主體部、所述第二主體部、所述第三主體部及所述第四主體部的每一個是在所述第一方向延伸； 所述第一端子板及所述第三端子板與所述多個第一布線的每一個電連接；并且 所述第二端子板及所述第四端子板與所述多個第二布線的每一個電連接。6.根據(jù)權利要求1所述的半導體裝置，其特征在于還包括設置在所述第三主體部與所述第四主體部之間的絕緣部件；并且 所述第三端子板、所述第四端子板及所述絕緣部件是設置著多個； 包含所述第三端子板、所述第四端子板及所述絕緣部件的積層體是隔開間隔而排列。7.根據(jù)權利要求1所述的半導體裝置，其特征在于還包括設置在所述第三主體部與所述第四主體部之間的絕緣部件；并且 所述第三端子板、所述第四端子板及所述絕緣部件是設置著多個； 所述多個第三端子板與所述多個第四端子板是隔著所述絕緣部件交替地積層。8.根據(jù)權利要求1所述的半導體裝置，其特征在于所述第一端子板具有與所述第一電極電連接的第一連接部； 所述第二端子板具有與所述第二電極電連接的第二連接部； 所述第三端子板具有與所述第一電極電連接的第三連接部、及設置在所述第三主體部與所述第三連接部之間的轉(zhuǎn)向部；并且 所述第四端子板具有與所述第二電極電連接的第四連接部、及設置在所述第四主體部與所述第四連接部之間的轉(zhuǎn)向部。9.根據(jù)權利要求8所述的半導體裝置，其特征在于所述第三主體部及所述第四主體部是在相對于所述支撐面平行的一個方向延伸；并且 所述第三端子板的所述轉(zhuǎn)向部及所述第四端子板的所述轉(zhuǎn)向部是以所述一個方向為軸而轉(zhuǎn)向。10.根據(jù)權利要求1所述的半導體裝置，其特征在于所述第一端子板具有與所述第一電極電連接的第一連接部、及設置在所述第一主體部與所述第一連接部之間的轉(zhuǎn)向部；并且 所述第二端子板具有與所述第二電極電連接的第二連接部、及設置在所述第二主體部與所述第二連接部之間的轉(zhuǎn)向部。11.根據(jù)權利要求10所述的半導體裝置，其特征在于所述第一主體部及所述第二主體部是在相對于所述支撐面平行的一個方向延伸；并且 所述第一端子板的所述轉(zhuǎn)向部及所述第二端子板的所述轉(zhuǎn)向部以相對于所述支撐面平行并且相對于所述一個方向垂直的另一方向為軸而轉(zhuǎn)向。12.根據(jù)權利要求1所述的半導體裝置，其特征在于所述第三主體部及所述第四主體部具有多個開口。13.根據(jù)權利要求12所述的半導體裝置，其特征在于所述多個開口呈二維矩陣狀排列； 所述第三主體部及所述第四主體部為網(wǎng)狀。14.根據(jù)權利要求1所述的半導體裝置，其特征在于所述第三主體部的厚度為所述第一主體部的厚度的0.0l倍以上且0.1倍以下；并且 所述第四主體部的厚度為所述第二主體部的厚度的0.01倍以上且0.1倍以下。15.根據(jù)權利要求2所述的半導體裝置，其特征在于所述第三主體部與所述第四主體部之間的所述間隔為所述第一主體部與所述第二主體部之間的所述間隔的0.01倍以上且0.1倍以下。16.根據(jù)權利要求1所述的半導體裝置，其特征在于所述第三端子板及所述第四端子板具有柔韌性。17.根據(jù)權利要求1所述的半導體裝置，其特征在于還包括設置在所述第一主體部與所述第二主體部之間的絕緣部件。18.根據(jù)權利要求1所述的半導體裝置，其特征在于包含所述半導體芯片與所述第一至第四端子板的多個單元是并排設置在所述支撐面上。19.一種半導體裝置，其特征在于包括: 底板，具有支撐面； 半導體芯片，設置在所述支撐面上，并且包含具有第一電極與第二電極的開關元件； 第一端子板，具有第一主體部，并且與所述第一電極電連接； 第二端子板，具有隔開指定的間隔與所述第一主體部相對向的第二主體部，并且與所述第二電極電連接； 第三端子板，隔著絕緣部件而重疊設置在所述第二主體部上，并且與所述第一電極及所述第一端子板電連接；以及 第四端子板，隔著絕緣部件而重疊設置在所述第一主體部上，并且與所述第二電極及所述第二端子板電連接；并且 所述第三端子板的厚度比所述第一主體部的厚度?。? 所述第四端子板的厚度比所述第二主體部的厚度薄。20.根據(jù)權利要求19所述的半導體裝置，其特征在于所述第一主體部與所述第四端子板之間的間隔比所述第一主體部與所述第二主體部之間的所述間隔窄； 所述第二主體部與所述第三端子板之間的間隔比所述第一主體部與所述第二主體部之間的所述間隔窄。
【文檔編號】H01L23/48GK105990284SQ201510096743
【公開日】2016年10月5日
【申請日】2015年3月4日
【發(fā)明人】田多伸光, 小谷和也, 伊東弘晃, 大部利春, 松村仁嗣
【申請人】株式會社東芝