具有用于嵌入鍺材料的成形腔的半導(dǎo)體器件及其制造工藝的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體工藝及器件。更具體地，本發(fā)明的實(shí)施例提供后續(xù)將用SiGe材料填充的成形腔。該成形腔包括與基板交界的凸區(qū)域。還提供了其他實(shí)施例。
【專利說明】
具有用于嵌入鍺材料的成形腔的半導(dǎo)體器件及其制造工藝
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及半導(dǎo)體工藝及器件。
【背景技術(shù)】
[0002]自從早年德州儀器的Jack Kilby博士發(fā)明了集成電路之時起，科學(xué)家和工程師已經(jīng)在半導(dǎo)體器件和工藝方面作出了眾多發(fā)明和改進(jìn)。近50年來半導(dǎo)體尺寸已經(jīng)有了明顯的降低，這導(dǎo)致了不斷增長的處理速度和不斷降低的功耗。迄今為止，半導(dǎo)體的發(fā)展大致遵循著摩爾定律，摩爾定律大意是指密集集成電路中晶體管的數(shù)量約每兩年翻倍?，F(xiàn)在，半導(dǎo)體工藝正在朝著20nm以下發(fā)展，其中一些公司正在著手14nm工藝。這里提供一個參考，硅原子約為0.2nm，這意味著通過20nm工藝制造出的兩個獨(dú)立組件之間的距離僅僅約為一百個娃原子。
[0003]半導(dǎo)體器件制造因此變得越來越具有挑戰(zhàn)性，并且朝著物理上可能的極限推進(jìn)。華力微電子有限公司"是致力于半導(dǎo)體器件和工藝研發(fā)的領(lǐng)先的半導(dǎo)體制造公司之一。
[0004]半導(dǎo)體技術(shù)的近期發(fā)展之一是將硅鍺(SiGe)用在半導(dǎo)體制造中。例如，SiGe可被用于制造具有可調(diào)帶隙的互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)。對于基于SiGe的工藝，盡管已經(jīng)有一些常規(guī)技術(shù)，很遺憾這些技術(shù)出于以下提出的原因都是不足的。因此，需要改善的方法和系統(tǒng)。

【發(fā)明內(nèi)容】

[0005]根據(jù)一實(shí)施例，本發(fā)明提供了一種包括基板的半導(dǎo)體器件，該基板包括硅材料。該器件還包括位于基板內(nèi)的第一腔區(qū)域。該第一腔區(qū)域包括上端部分、中間部分以及基底部分。上端部分包括基本垂直的側(cè)壁。中間部分包括與基板交界的凸側(cè)壁。基底部分包括基本平坦的底部表面。該器件另外包括至少部分地位于第一腔區(qū)域內(nèi)的填充材料，該填充材料包括硅和鍺材料。
[0006]根據(jù)另一實(shí)施例，本發(fā)明提供了一種包括基板的半導(dǎo)體器件，該基板包括硅材料。該器件還包括位于基板內(nèi)的第一腔區(qū)域。該第一腔區(qū)域包括上端部分、中間部分、以及基底部分。上端部分包括基本垂直的側(cè)壁。中間部分包括與基板交界的凸側(cè)壁?；撞糠职ɑ酒教沟牡撞勘砻嬉约盎敬怪钡膫?cè)壁。該器件還包括至少部分地位于第一腔區(qū)域內(nèi)的填充材料，該填充材料包括硅和鍺材料。
[0007]根據(jù)又一實(shí)施例，本發(fā)明提供了一種用于制造半導(dǎo)體器件的方法。該方法包括提供基板，該基板基本包括硅材料。該方法還包括在該基板上限定腔區(qū)域。該方法另外包括蝕刻基板以在腔區(qū)域處形成腔，該腔包括上端部分和底端部分。該方法還包括在底端部分內(nèi)形成氧化硅材料層。該氧化硅材料層與基板的底端側(cè)壁交界。該方法還包括在上端部分的側(cè)壁上形成隔離物。該方法還包括移除該氧化硅材料層以暴露基板的底端側(cè)壁。該方法還包括通過選擇性地蝕刻底端側(cè)壁來擴(kuò)大腔的底端部分以形成第一成形腔。該第一成形腔包括與底端側(cè)壁交界的凸部。該方法還包括用填充材料來填充第一腔，該填充材料包括硅和鍺材料。
[0008]附圖簡述
[0009]圖1是圖解SiGe材料的常規(guī)U形腔的簡化示圖。
[0010]圖2是根據(jù)本發(fā)明的實(shí)施例圖解具有側(cè)開口的腔結(jié)構(gòu)的簡化示圖。
[0011]圖3是根據(jù)本發(fā)明的實(shí)施例圖解具有側(cè)開口的替換性腔結(jié)構(gòu)的簡化示圖。
[0012]圖4A-H是根據(jù)本發(fā)明的實(shí)施例圖解用于制造腔結(jié)構(gòu)的處理的簡化示圖。
[0013]圖5A-H是根據(jù)本發(fā)明的實(shí)施例圖解用于制造替換性腔結(jié)構(gòu)的處理的簡化示圖。
[0014]通過參考以下附圖可進(jìn)一步理解各種實(shí)施例的性質(zhì)和優(yōu)勢。在附圖中，類似組件或特征可具有相同的附圖標(biāo)記。此外，同一類型的各種組件可通過加在附圖標(biāo)記之后的破折號和第二標(biāo)記來區(qū)分，第二標(biāo)記可在該些類似組件之間作出區(qū)分。若在說明書中僅使用了第一附圖標(biāo)記，則該描述適用于具有相同第一附圖標(biāo)記的這些類似組件中的任何組件，而不論第二附圖標(biāo)記如何。
【具體實(shí)施方式】
[0015]本發(fā)明涉及半導(dǎo)體工藝及器件。更具體地，本發(fā)明的實(shí)施例提供稍后將用SiGe材料填充的成形腔。該成形腔包括與基板交界的凸區(qū)域。還有其他實(shí)施例。
[0016]給出以下描述以使得本領(lǐng)域技術(shù)人員能夠?qū)嵤┖褪褂帽景l(fā)明并將其結(jié)合到具體應(yīng)用背景中。各種變型、以及在不同應(yīng)用中的各種使用對于本領(lǐng)域技術(shù)人員將是容易顯見的，并且本文定義的一般性原理可適用于范圍廣闊的實(shí)施例。由此，本發(fā)明并不限于本文中給出的實(shí)施例，而是應(yīng)被授予與本文中公開的原理和新穎性特征相一致的最廣義的范圍。
[0017]在以下詳細(xì)描述中，闡述了許多特定細(xì)節(jié)以提供對本發(fā)明的透徹理解。然而，對于本領(lǐng)域技術(shù)人員顯而易見的是，本發(fā)明的實(shí)踐可不必局限于這些具體細(xì)節(jié)。換言之，公知的結(jié)構(gòu)和器件以框圖形式示出而沒有詳細(xì)顯示，以避免淡化本發(fā)明的發(fā)明點(diǎn)。
[0018]請讀者注意與本說明書同時提交的且對公眾查閱本說明書開放的所有文件及文獻(xiàn)，且所有這樣的文件及文獻(xiàn)的內(nèi)容以參考方式并入本文。除非另有明確說明，否則本說明書(包含任何所附權(quán)利要求、摘要和附圖)中所揭示的所有特征皆可由用于達(dá)到相同、等效或類似目的的可替代特征來替換。因此，除非另有明確說明，否則所公開的每一個特征僅是一組等效或類似特征的一個示例。
[0019]而且，權(quán)利要求中未明確表示“用于執(zhí)行特定功能的裝置”、或“用于執(zhí)行特定功能的步驟”的任意組件皆不應(yīng)被理解為如35 USC第112章節(jié)第6段中所規(guī)定的“裝置”或“步驟”條款。特別地，在此處的權(quán)利要求中使用的步驟”或的動作”并不表示涉及35 USC § 112第6段的規(guī)定。
[0020]注意，在使用到的情況下，標(biāo)志左、右、前、后、頂、底、正、反、順時針和逆時針僅僅是出于方便的目的所使用的，而并不暗示任何具體的固定方向。事實(shí)上，它們被用于反映對象的各個部分之間的相對位置和/或方向。
[0021]如上所提及的，隨著半導(dǎo)體工藝成比例地縮小，存在許多挑戰(zhàn)?？s減IC規(guī)模提供了許多優(yōu)點(diǎn)，包括功耗降低和計算速度提升，因?yàn)殡娮訌囊粋€IC組件到另一個IC組件移動的距離更短。例如，對于CMOS器件，隨著各種關(guān)鍵尺寸(例如，柵極氧化物的大小)的減小，載流子迀移率迅速下降，這不利地影響到器件性能。當(dāng)用在各種應(yīng)用中時，SiGe技術(shù)可通過改善載流子迀移率來改善器件性能。
[0022]對于某些類型的器件及其制造工藝，SiGe技術(shù)能明顯改善器件性能。例如，Intel?研發(fā)了在使用90nm工藝時對SiGe的使用，以改善邏輯單元的性能。隨著制造工藝移到45nm、32nm和22nm，鍺含量提升。在早期SiGe器件中，鍺占到器件的不到15%。隨著器件大小的減小，鍺的量提升到40%甚至更高。例如，在CMOS器件中，SiGe材料嵌入在源極區(qū)域和漏極區(qū)域中。以往，為了提升SiGe材料的嵌入量，已經(jīng)提出了 U形和Σ形腔(或者有時被稱為凹槽)以用于嵌入SiGe材料。
[0023]作為示例，SiGe技術(shù)是指利用SiGe材料來改善器件性能的半導(dǎo)體器件和工藝。例如，SiGe可被用在異質(zhì)結(jié)雙極性晶體管(HBT)中，HBT相比于用來實(shí)現(xiàn)通信電路的常規(guī)硅雙極性和硅CMOS提供了許多優(yōu)勢。眾多特征的其中一個特征在于，Ge材料在這些器件中的使用改善了器件性能。然而，SiGe器件和工藝具有其挑戰(zhàn)性。具體而言，在Si上生長晶格匹配的SiGe合金存在困難。在S1-STI界面上均勻生長SiGe是所期望的，因?yàn)槠涮嵘薈MOS器件的性能。例如，用于制造CMOS和其他類型器件的SiGe工藝可包括邏輯門圖案化的各種滯留，諸如45/40nm、32/28nm、以及<22nm，并且維持邏輯門圖案和幾何非常重要。
[0024]圖1是圖解SiGe材料的常規(guī)U形腔的簡化示圖。半導(dǎo)體基板100包括用于容納填充材料105的U形腔。例如，基板100包括基本上單種硅材料。填充材料105包括硅鍺材料。如上文解釋的，將鍺材料添加到硅材料，改善了載流子迀移率和其他電氣性能特性。例如，填充材料105稍后被用于形成CMOS器件。半導(dǎo)體基板100另外包括柵極材料101和102。例如，柵極材料包括金屬柵極材料和/或多晶硅柵極材料。柵極材料101和102分別通過隔離物103和104來保護(hù)。
[0025]如上文所解釋的，SiGe填充材料的重要方面是其大小或體積。較大的填充材料通常得到較佳的性能，并且應(yīng)領(lǐng)會本發(fā)明的實(shí)施例增大了基板的腔大小，由此顯著增大了SiGe填充材料的體積。
[0026]圖2是根據(jù)本發(fā)明的實(shí)施例圖解具有側(cè)開口的腔結(jié)構(gòu)的簡化示圖。此示圖僅是示例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將領(lǐng)會到有許多變體、替換方案、以及變型。在圖2中，半導(dǎo)體器件200包括基板201。作為示例，半導(dǎo)體器件200是經(jīng)部分加工的器件，其在稍后被進(jìn)一步處理以包括附加組件。例如，半導(dǎo)體器件200被進(jìn)一步處理以包括但不限于源極區(qū)域、漏極區(qū)域和柵極區(qū)域。
[0027]半導(dǎo)體器件200包括基板201。例如，基板201基本由硅材料構(gòu)成。例如，基板是硅晶圓的一部分。半導(dǎo)體器件200還包括嵌入式區(qū)域202和203。在某些實(shí)現(xiàn)中，區(qū)域202和203包括多晶硅材料。例如，區(qū)域202和203稍后被處理以形成柵極區(qū)域。在一些實(shí)現(xiàn)中，區(qū)域202和203包括用于形成柵極區(qū)域的金屬材料。區(qū)域202和203通過隔離物207和208保護(hù)。根據(jù)各種實(shí)施例，隔離物207和208包括氮化硅材料。特別地，隔離物207和208確保用于嵌入填充材料204的腔209的開口大小。例如，在一些實(shí)現(xiàn)中，開口大小可約為20nm到50nm。取決于器件尺寸，其他開口大小也是可能的。例如，在20/22nm(或更小的)工藝中，開口大小可能更小。確保腔的開口大小的益處之一是使得用填充材料204填充腔變?yōu)橐豁?xiàng)容易并且相容的過程。在沒有隔離物的情況下，腔的開口可能變形為其他形狀(例如，由于蝕刻的原因成為圓角或邊)。
[0028]填充材料204包括硅鍺(SiGe)材料。如上文所解釋的，嵌入在基板201中的SiGe材料可改善各種電氣特性，諸如載流子迀移率。如在圖1中所圖解的，在各種常規(guī)技術(shù)中，用于嵌入SiGe材料的腔是U形的。應(yīng)領(lǐng)會，腔209的形狀包括凸區(qū)域205和206，它們有效地增大了腔209的體積以及稍后將被填充到腔209中的SiGe材料的量。
[0029]應(yīng)領(lǐng)會，SiGe材料可以各種方式沉積到腔209中，并由此可具有不同的組成。例如，SiGe材料可包括10%到50%的鍺含量。另外，鍺材料的濃度在腔區(qū)域內(nèi)變化。
[0030]相比于Σ形腔，腔209的形狀提供約5%到10%的體積提升。腔209稍后用SiGe材料填充。相比于具有Σ形腔的器件，具有填充到腔209中的SiGe材料的PMOS器件可提供2%或更大的PMOS性能改善。相比于常規(guī)腔形狀，除了性能改善之外，根據(jù)本發(fā)明的實(shí)施例的腔形狀還可提供更好的產(chǎn)量。通過相對較大的開口大小，可有效地控制填充到腔中的SiGe材料的量。根據(jù)本發(fā)明的實(shí)施例的圖2中所圖解的形狀的腔還有其他益處。
[0031]圖3是根據(jù)本發(fā)明的實(shí)施例圖解具有側(cè)開口的替換性腔結(jié)構(gòu)的簡化示圖。此示圖僅是示例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將領(lǐng)會到許多變體、替換方案、以及變型。在圖3中，半導(dǎo)體器件300包括基板301。作為示例，半導(dǎo)體器件300是經(jīng)部分加工的器件，其在稍后被進(jìn)一步處理以包括附加組件。例如，半導(dǎo)體器件300被進(jìn)一步處理以包括但不限于源極區(qū)域、漏極區(qū)域和柵極區(qū)域。
[0032]半導(dǎo)體器件300包括基板301。例如，基板301基本由硅材料構(gòu)成。例如，基板是硅晶圓的一部分。半導(dǎo)體器件300還包括嵌入式區(qū)域302和303。在某些實(shí)現(xiàn)中，區(qū)域302和303包括多晶硅材料。例如，區(qū)域302和303稍后被處理以形成柵極區(qū)域。在一些實(shí)現(xiàn)中，區(qū)域302和303包括用于形成柵極區(qū)域的金屬材料。區(qū)域302和303通過隔離物307和308保護(hù)。在各種實(shí)施例中，隔離物307和308包括氮化硅材料。特別地，隔離物307和308確保用于嵌入填充材料304的腔309的開口大小。例如，在一些實(shí)現(xiàn)中，開口大小可約為20nm到50nm。取決于器件尺寸，其他開口大小也是可能的。例如，在20/22nm(或更小的)工藝中，開口大小可能更小。確保腔的開口大小的益處之一是使得用填充材料304填充腔變?yōu)橐豁?xiàng)容易并且相容的過程。在沒有隔離物的情況下，腔的開口可能變形為其他形狀(例如，由于蝕刻的原因成為圓角或邊)。例如，隔離物307和308之間的開口的寬度與腔基底區(qū)域310的寬度大致相同。
[0033]填充材料304包括硅鍺(SiGe)材料。如上文所解釋的，嵌入在基板301中的SiGe材料可改善各種電氣特性，諸如載流子迀移率。如在圖1中所圖解的，在各種常規(guī)技術(shù)中，用于嵌入SiGe材料的腔是U形的。應(yīng)領(lǐng)會，腔309的形狀包括凸區(qū)域305和306，它們有效地增大了腔309的體積以及稍后將被填充到腔309中的SiGe材料的量。另外，腔309包括基本平直的底部區(qū)域310。例如，底部區(qū)域310可有效地增大用于容納附加填充材料的腔體積。
[0034]應(yīng)領(lǐng)會，SiGe材料可以各種方式沉積到腔309中，并由此可具有不同的組成。例如，SiGe材料可包括10%到50%的鍺含量。另外，鍺材料的濃度在腔區(qū)域內(nèi)變化。
[0035]相比于Σ形腔，腔309的形狀提供約5%到10%的體積提升。腔309稍后用SiGe材料填充。相比于具有Σ形腔的器件，具有填充到腔309中的SiGe材料的PMOS器件可提供2%或更大的PMOS性能改善。相比于常規(guī)腔形狀，除了性能改善之外，根據(jù)本發(fā)明的實(shí)施例的腔形狀還可提供更好的產(chǎn)量。通過相對較大的開口大小，可有效地控制填充到腔中的SiGe材料的量。根據(jù)本發(fā)明的實(shí)施例的圖3中所圖解的腔形狀還有其他益處。
[0036]圖4A-H是根據(jù)本發(fā)明的實(shí)施例圖解用于制造腔結(jié)構(gòu)的處理的簡化示圖。這些示圖僅提供示例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將領(lǐng)會到有許多變體、替換方案、以及變型。例如，圖4A-H中圖解的各種步驟可增加、移除、替換、重復(fù)、修改、重新安排、和/或重疊，并且不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。
[0037]如圖4A中所示，提供了硅基板400。例如，硅基板400是半導(dǎo)體晶圓的一部分，在該半導(dǎo)體晶圓上制造了很多具有和基板400的結(jié)構(gòu)(例如，腔)類似的結(jié)構(gòu)的基板。在各種實(shí)施例中，硅基板400經(jīng)歷表面處理，諸如拋光、清潔和/或其他處理。
[0038]硅基板400隨后被蝕刻以形成初始腔401，如圖4B中所示。初始腔401的尺寸(例如，寬度、深度等)是基于要制造的半導(dǎo)體器件而預(yù)定義的。在各種實(shí)施例中，開口大小和形狀通過光刻工藝來定義，并且初始腔401通過等離子體蝕刻工藝來形成。在某些實(shí)施例中，初始腔401的表面被進(jìn)一步處理以移除源于蝕刻工藝的殘留物。
[0039]在初始腔401內(nèi)形成層402，如圖4C所示。初始腔401具有上端部分40IA和底端部分401B。層402形成在腔的底端部分401B上。在各種實(shí)施例中，層402包括氧化硅材料，后者促成如圖4D中所示的隔離物403和404的形成。該氮化硅材料可以各種方式形成，諸如沉積、氧化等。
[0040]隔離物404和403可通過定向膜沉積工藝來形成。如上文所解釋的，如圖4E中所示的隔離物404和403幫助保持初始腔409以及稍后將形成的成形腔的開口大小和形狀。隔離物403和404形成在腔的上端部分401A的側(cè)壁上。在各種實(shí)施例中，隔離物403和404包括硅和氮材料(例如，SiN)。例如，隔離物403和404的化學(xué)組成特別被選擇成不同于基板和層402的化學(xué)組成，隔離物403和404在基板和層402材料(例如，硅)被蝕刻掉以用于形成腔的凸部時能保持完好。在各種實(shí)施例中，基板材料的后續(xù)蝕刻是使用氟化氫(HF)材料來執(zhí)行的，并且隔離物403和404對HF具有化學(xué)抵抗力。
[0041]包括氧化硅材料的層402在形成隔離物403和404之后被移除，如圖4E所示。例如，層402通過利用HF作為蝕刻劑的一個或更多個濕蝕刻工藝來移除。蝕刻劑HF基本移除掉層402，并且其對隔離物403和404的影響最小。如在圖4E中可見的，在層402被移除時隔離物403和404基本完好。一旦層402被移除，再次暴露出初始腔401的底端部分401B。
[0042]隨后形成腔的凸區(qū)域401D和401C，如圖4F中所示。如可見到的，凸區(qū)域401C和40ID形成在腔401的底端部分40IB上。有了隔離物403和404的保護(hù)，腔401的上端部分的側(cè)壁沒有被蝕刻掉。在各種實(shí)施例中，凸區(qū)域401C和401D通過蝕刻工藝來形成。取決于具體實(shí)現(xiàn)，可使用各種類型的蝕刻劑。在特定實(shí)施例中，使用四甲基氫氧化銨(TMAH)作為蝕刻劑，其有效地移除硅基板材料而不過多地影響隔離物403和404。取決于實(shí)現(xiàn)，也可使用其他類型的蝕刻劑。
[0043]隨后，移除隔離物403和404，如圖4G中所示。根據(jù)各種實(shí)施例，隔離物403和404包括可通過H3PO4材料來移除的SiN材料。例如，H 3P04選擇性地移除隔離物403和404而不移除硅基板或腔材料。
[0044]隨后在成形腔401內(nèi)形成SiGe材料，如圖4H中所示。例如，SiGi材料通過一個或更多個沉積工藝填充到腔401的底端部分401B中。例如，硅和鍺氣態(tài)物種的混合物通過氣相沉積工藝被沉積到成形腔中。在各種實(shí)施例中，鍺材料可占到填充材料420的約10%到40%。填充材料420還填充到該成形腔的凸區(qū)域中。作為示例，所填充的SiGe材料已經(jīng)填滿了腔401的底端部分401B。取決于實(shí)現(xiàn)，SiGe材料也可額外地填充到成形腔401的上端部分。在SiGe材料被填充到該成形腔中之后，還可執(zhí)行其他工藝。例如，執(zhí)行附加的步驟以形成作為CMOS電路的部分的源極區(qū)域、漏極區(qū)域以及柵極區(qū)域。
[0045]圖5A-H是根據(jù)本發(fā)明的實(shí)施例圖解用于制造替換性腔結(jié)構(gòu)的處理的簡化示圖。這些示圖僅僅是提供示例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將領(lǐng)會到有許多變體、替換方案、以及變型。例如，圖5A-H中圖解的各種步驟可增加、移除、替換、重復(fù)、修改、重新安排、和/或重疊，并且不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。如圖5A中所示，提供了硅基板500。例如，硅基板500是半導(dǎo)體晶圓的一部分，在該半導(dǎo)體晶圓上制造了很多具有和基板500的結(jié)構(gòu)(例如，腔)類似的結(jié)構(gòu)的基板。在各種實(shí)施例中，硅基板500經(jīng)歷表面處理，諸如拋光、清潔和/或其他處理。
[0046]硅基板500隨后被蝕刻以形成初始腔501，如圖5B中所示。初始腔501的尺寸(例如，寬度、深度等)是基于要制造的半導(dǎo)體器件而預(yù)定義的。在各種實(shí)施例中，開口大小和形狀通過光刻工藝來定義，并且初始腔501通過等離子體蝕刻工藝來形成。在某些實(shí)施例中，初始腔501的表面被進(jìn)一步處理以移除源于蝕刻工藝的殘留物。
[0047]在初始腔501內(nèi)形成層502，如圖5C所示。初始腔501具有上端部分50IA和底端部分501B。層502形成在腔的底端部分501B上。在各種實(shí)施例中，層502包括氧化硅材料，后者促成如圖f5D中所示的隔離物503和504的形成。該氮化硅材料可以各種方式形成，諸如沉積、氧化等。
[0048]隔離物504和503可通過定向膜沉積工藝來形成。如上文所解釋的，如圖5E中所示的隔離物504和503幫助保持初始腔501以及稍后將形成的成形腔的開口大小和形狀。隔離物503和504形成在腔的上端部分501A的側(cè)壁上。在各種實(shí)施例中，隔離物503和504包括硅和氮材料(例如，SiN)。例如，隔離物503和504的化學(xué)組成特別被選擇成不同于基板和層502的化學(xué)組成，隔離物503和504在基板和層502材料(例如，硅)被蝕刻掉以用于形成腔的凸部時能保持完好。在各種實(shí)施例中，基板材料的后續(xù)蝕刻是使用氟化氫(HF)材料來執(zhí)行的，并且隔離物503和504對HF具有化學(xué)抵抗力。
[0049]包括氧化硅材料的層502在形成隔離物503和504之后被移除，如圖5E所示。例如，層502通過利用HF作為蝕刻劑的一個或更多個濕蝕刻工藝來移除。蝕刻劑HF基本移除掉層502，并且其對隔離物503和504的影響最小。如在圖5E中可見的，在層502被移除時隔離物503和504基本完好。一旦層502被移除，再次暴露出初始腔501的底端部分501B。
[0050]在層502被移除之后，形成底部層505。例如，底部層505被特別配置成幫助維持腔的底端形狀和大小。例如，底部層505定位于腔的底端部分，并且只占腔的底端部分501B的較小部分；腔的底端部分501B的一部分未被底部層505覆蓋，由此允許部分基板側(cè)壁被移除以形成凸形部分。在各種實(shí)施例中，底部層505包括硅和氮材料(例如，SiN)。特別地，底部層505將保持完好，并由此保護(hù)其所覆蓋的基板500的部分。例如，底部層505對于諸如HF材料之類的蝕刻劑具有化學(xué)抵抗力。
[0051]隨后形成腔的凸區(qū)域501D和501C，如圖5F中所示。如可見到的，凸區(qū)域501C和50ID形成在腔501的底端部分50IB上。有了隔離物503和504的保護(hù)，腔501的上端部分的側(cè)壁沒有被蝕刻掉。而且，如圖5F所示，底部層505以及其下的硅基板500也在蝕刻過程中保持不受影響。在各種實(shí)施例中，凸區(qū)域501C和501D通過蝕刻工藝來形成。取決于具體實(shí)現(xiàn)，可使用各種類型的蝕刻劑。在特定實(shí)施例中，使用四甲基氫氧化銨(TMAH)作為蝕刻劑，其有效地移除硅基板材料而不過多地影響隔離物503和504。取決于實(shí)現(xiàn)，也可使用其他類型的蝕刻劑。
[0052]隔離物503和504以及底部層505隨后被移除，如圖5G中所示。根據(jù)各種實(shí)施例，隔離物和底部層505包括可通過H3PO4材料來移除的SiN材料。例如，H3PO4選擇性地移除隔離物和底部層505而不移除硅基板500或腔材料。一旦移除了底部層505，成形腔501的附加區(qū)域500E現(xiàn)在被暴露出來并且可供用于容納填充材料。
[0053]隨后在成形腔501內(nèi)形成SiGe材料，如圖5H中所示。例如，SiGi材料通過一個或更多個沉積工藝填充到腔501的底端部分501B中。例如，硅和鍺氣態(tài)物種的混合物通過氣相沉積工藝被沉積到成形腔中。在各種實(shí)施例中，鍺材料可占到填充材料520的約10%到40%。填充材料520還填充到成形腔的凸區(qū)域501C和501E中以及底部區(qū)域500E中。作為示例，所填充的SiGe材料被填充到腔401的底端部分401B。取決于實(shí)現(xiàn)，SiGe材料也可額外地填充到成形腔501的上端部分。在SiGe材料被填充到該成形腔中之后，還可執(zhí)行其他工藝。例如，執(zhí)行附加的步驟以形成作為CMOS電路的部分的源極區(qū)域、漏極區(qū)域以及柵極區(qū)域。
[0054]如貫穿本申請的各部分所解釋的，本發(fā)明的實(shí)施例提供了相比于現(xiàn)有技術(shù)和方法的許多優(yōu)勢。應(yīng)領(lǐng)會，本發(fā)明的實(shí)施例與現(xiàn)有系統(tǒng)和工藝相兼容。例如，根據(jù)本發(fā)明的實(shí)施例描述的成形腔可使用現(xiàn)有裝備來制造。根據(jù)本發(fā)明的實(shí)施例的成形腔可容易地使用于制造各種器件，諸如CMOS、PMOS、NMOS等等。
[0055]根據(jù)實(shí)施例，本發(fā)明提供了一種包括基板的半導(dǎo)體器件，該基板包括硅材料。該器件還包括位于基板內(nèi)的第一腔區(qū)域。該第一腔區(qū)域包括上端部分、中間部分以及基底部分。上端部分包括基本垂直的側(cè)壁。中間部分包括與基板交界的凸側(cè)壁?；撞糠职ɑ酒教沟牡撞勘砻妗Ｔ撈骷硗獍ㄖ辽俨糠值匚挥诘谝磺粎^(qū)域內(nèi)的填充材料，該填充材料包括硅和鍺材料。
[0056]根據(jù)另一實(shí)施例，本發(fā)明提供了一種包括基板的半導(dǎo)體器件，該基板包括硅材料。該器件還包括位于基板內(nèi)的第一腔區(qū)域。該第一腔區(qū)域包括上端部分、中間部分、以及基底部分。上端部分包括基本垂直的側(cè)壁。中間部分包括與基板交界的凸側(cè)壁?；撞糠职ɑ酒教沟牡撞勘砻嬉约盎敬怪钡膫?cè)壁。該器件還包括至少部分地位于第一腔區(qū)域內(nèi)的填充材料，該填充材料包括硅和鍺材料。
[0057]根據(jù)又一實(shí)施例，本發(fā)明提供了一種用于制造半導(dǎo)體器件的方法。該方法包括提供基板，該基板基本包括硅材料。該方法還包括在該基板上限定腔區(qū)域。該方法另外包括蝕刻基板以在腔區(qū)域處形成腔，該腔包括上端部分和底端部分。該方法還包括在底端部分內(nèi)形成氧化硅材料層。該氧化硅材料層與基板的底端側(cè)壁交界。該方法還包括在上端部分的側(cè)壁上形成隔離物。該方法還包括移除該氧化硅材料層以暴露基板的底端側(cè)壁。該方法還包括通過選擇性地蝕刻底端側(cè)壁來擴(kuò)大腔的底端部分以形成第一成形腔。該第一成形腔包括與底端側(cè)壁交界的凸部。該方法還包括用填充材料來填充第一腔，該填充材料包括硅和鍺材料。
[0058]盡管上文是對特定實(shí)施例的全面描述，但是也可使用各種變型、替換構(gòu)造和等效方案。除了上文描述的之外，還可存在其他實(shí)施例。因此，上述描述和說明不應(yīng)當(dāng)被解釋為限制由所附權(quán)利要求限定的本發(fā)明的范圍。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: 包括娃材料的基板； 位于所述基板內(nèi)的第一腔區(qū)域，所述第一腔區(qū)域包括上端部分、中間部分、以及基底部分，所述上端部分包括基本垂直的側(cè)壁，所述中間部分包括與所述基板交界的凸側(cè)壁，以及所述基底部分包括基本平坦的底部表面；以及 至少部分地位于所述第一腔區(qū)域內(nèi)的填充材料，所述填充材料包括硅和鍺材料。2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還包括位于距離所述第一腔區(qū)域的10nm的鄰域內(nèi)的第二腔區(qū)域。3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還包括柵極，所述半導(dǎo)體器件是CMOS器件。4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第一腔區(qū)域由至少30nm直徑的開口所表征。5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還包括與填充的第一腔區(qū)域至少部分地重疊的漏極區(qū)域。6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還包括與填充的第一腔區(qū)域至少部分地重疊的源極區(qū)域。7.一種半導(dǎo)體器件，包括: 包括娃材料的基板； 位于所述基板內(nèi)的第一腔區(qū)域，所述第一腔區(qū)域包括上端部分、中間部分、以及基底部分，所述上端部分包括基本垂直的側(cè)壁，所述中間部分包括與所述基板交界的凸側(cè)壁，以及所述基底部分包括基本平坦的底部表面和基本垂直的側(cè)壁；以及 至少部分地位于所述第一腔區(qū)域內(nèi)的填充材料，所述填充材料包括硅和鍺材料。8.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于: 所述上端部分由第一直徑表征； 所述底端部分由第二直徑表征； 所述第一直徑基本等于所述第二直徑。9.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，還包括第二腔區(qū)域和柵極區(qū)域，所述柵極區(qū)域位于所述第一腔區(qū)域和所述第二腔區(qū)域之間。10.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，還包括與所述第一腔區(qū)域至少部分地重疊的源極或漏極。11.一種用于制造半導(dǎo)體器件的方法，所述方法包括: 提供基板，所述基板基本由硅材料組成； 在所述基板上限定腔區(qū)域； 蝕刻所述基板以在所述腔區(qū)域處形成腔，所述腔包括上端部分和底端部分； 在所述底端部分內(nèi)形成氧化硅材料層，所述氧化硅材料層與所述基板的底端側(cè)壁交界; 在所述上端部分的側(cè)壁上形成隔離物； 移除所述氧化硅材料層以暴露所述基板的所述底端側(cè)壁； 通過選擇性地蝕刻所述底端側(cè)壁來擴(kuò)大所述腔的所述底端部分以形成第一成形腔，所述第一成形腔包括與所述底端側(cè)壁交界的凸部；以及 用填充材料來填充所述第一腔，所述填充材料包括硅和鍺材料。12.如權(quán)利要求11所述的方法，其特征在于，所述隔離物包括氮化硅材料。13.如權(quán)利要求11所述的方法，其特征在于，還包括用HF材料蝕刻所述氧化硅材料。14.如權(quán)利要求11所述的方法，其特征在于，還包括在距離所述第一腔的約50nm的鄰域內(nèi)形成第二腔。15.如權(quán)利要求11所述的方法，其特征在于，還包括形成源極區(qū)域和柵極區(qū)域，所述源極區(qū)域與所述填充材料至少部分地重疊。16.如權(quán)利要求11所述的方法，其特征在于，還包括移除所述隔離物。17.如權(quán)利要求11所述的方法，其特征在于，所述隔離物包括硅和氮材料。18.如權(quán)利要求11所述的方法，其特征在于，還包括用11#04移除所述隔離物材料。19.如權(quán)利要求11所述的方法，其特征在于，所述第一腔由約20nm到50nm的開口直徑來表征。20.如權(quán)利要求11所述的方法，其特征在于，對所述側(cè)壁的選擇性蝕刻是使用四甲基氫氧化銨材料來執(zhí)行的。
【文檔編號】H01L27/092GK105990342SQ201510079513
【公開日】2016年10月5日
【申請日】2015年2月13日
【發(fā)明人】李芳 , 朱也方, 陳錕
【申請人】上海華力微電子有限公司