一種基于soi的二維材料電極掩模版制備方法
【專利摘要】本發(fā)明公開了一種基于SOI的二維材料電極掩模版制備方法，本發(fā)明將標(biāo)準(zhǔn)的SOI工藝與干法刻蝕技術(shù)結(jié)合起來，能夠穩(wěn)定得到大批量的二維材料電極掩模版，且可以在去除金屬以后反復(fù)使用，極大的擴(kuò)展了使用金屬作為二維材料電極的自由度。
【專利說明】一種基于SO I的二維材料電極掩模版制備方法 【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于電極材料制備領(lǐng)域，具體涉及一種基于SOI的二維材料電極掩模版制 備方法。 【【背景技術(shù)】】
[0002] 以石墨烯、過渡族金屬硫族化合物為代表的二維功能材料憑借獨(dú)特的物理、化學(xué) 性質(zhì)及其在電子器件、光電子器件以及能谷電子學(xué)方面有巨大應(yīng)用，受到了研究人員的廣 泛關(guān)注。通常采用電子束光刻曝光光刻膠，然后蒸鍍金屬最后剝離金屬來得到電極。這種方 法的優(yōu)點(diǎn)是能夠方便的得到各種光刻圖形和不同的金屬作為不同的接觸電極應(yīng)用。但是在 懸涂光刻膠或者清洗光刻膠過程中，會(huì)引入大量沾污，極大降低了二維材料的迀移率等參 數(shù)。
[0003] 文獻(xiàn) 1 "H. Schmidt，S.Wang，L. Chu，M. Toh，R.Kumar，W. Zhao，Α·H. Castro Neto， J.Martin, S. Adam,B. Ozyilmaz,G.Eda,Transport Properties of Monolayer MoS2Grown by Chemical Vapor Deposition，Nano 1^以6『8,2014，14，1909_1913."報(bào)道了米用電子束 光刻的方法，蒸發(fā)金屬得到M〇S 2電極的方法。這種方法在二維材料中具有代表性，其采用的 工藝過程中，使用PMM等光刻膠，需要后續(xù)復(fù)雜的退火處理來去除殘留的光刻膠等沾污。
[0004] 面對(duì)上述問題，文獻(xiàn)2 "W · Bao，G · Liu，Z · Zhao，Η · Zhang，D · Yan，A · Deshpande， B.LeRoy,C.Lau,Lithography-free fabrication of high quality substrate-supported and freestanding graphene devices,Nano 1^86&1'(311，2010,3,98-102.'，報(bào)道 了采用500μπι的體單晶硅，正面采用蒸鍍200nm Cr金屬來作為掩模，蒸發(fā)金屬得到電極的方 法。不過，由于Cr本身也是金屬，因此這種掩膜只能作為蒸鍍部分金屬的掩膜，其自由度收 到了極大的限制。 【
【發(fā)明內(nèi)容】
】
[0005] 本發(fā)明的目的在于克服上述不足，提供一種基于S0I材料的二維材料電極掩模版 制備方法，采用這種掩膜板可以實(shí)現(xiàn)各種金屬電極的制備和反復(fù)使用。
[0006] 為了達(dá)到上述目的，包括以下步驟：
[0007] 步驟一，清洗S0I片，S0I片包括底部晶向的硅支撐層，中部的絕緣層和頂部的器件 層；
[0008] 步驟二，在干凈的S0I片的上表面和下表面生長(zhǎng)Si3N4作為掩膜；
[0009] 步驟三，在生長(zhǎng)掩膜的SOI片的器件層懸涂電子束光刻膠，支撐層懸涂支承層光刻 膠；
[0010] 步驟四，對(duì)背面的支承層進(jìn)行光刻，得到圖形，使用干法刻蝕對(duì)支承層未被光刻膠 保護(hù)的部分進(jìn)行刻蝕，將圖形從光刻膠轉(zhuǎn)移到Si 3N4掩膜層上；
[0011] 步驟五，使用濕法化學(xué)刻蝕對(duì)未被Si3N4保護(hù)的Si進(jìn)行刻蝕，至其刻蝕到Si02層，刻 蝕停止；
[0012] 步驟六，對(duì)正面的器件層進(jìn)行電子束光刻，然后進(jìn)行干法刻蝕，將電子束光刻的圖 形轉(zhuǎn)移到器件層上，最終刻蝕會(huì)使設(shè)計(jì)電極的區(qū)域鏤空，得到完整的硬掩膜；
[0013] 步驟七，使用濕法刻蝕溶液去除Si3N4,得到最終的硬掩模。
[0014] 所述步驟一中，清洗SOI片采用RCA標(biāo)準(zhǔn)清洗工藝。
[0015]所述步驟一中，硅支撐層的厚度為200-400μπι，絕緣層的厚度為0.1-5μπι，器件層的 厚度為〇. 1-5μηι。
[0016]所述步驟二中，生長(zhǎng)Si3N4采用化學(xué)氣相沉積法。
[0017]所述步驟三和步驟六中，干法刻蝕采用反應(yīng)離子腐蝕技術(shù)RIE。
[0018] 所述步驟五中，當(dāng)刻蝕到Si02層，刻蝕速率降低，刻蝕將自動(dòng)停止。
[0019] 本發(fā)明與現(xiàn)有技術(shù)相比，本發(fā)明將標(biāo)準(zhǔn)的SOI工藝與干法刻蝕技術(shù)結(jié)合起來，能夠 穩(wěn)定得到大批量的二維材料電極掩模版，且可以在去除金屬以后反復(fù)使用，極大的擴(kuò)展了 使用金屬作為二維材料電極的自由度。 【【附圖說明】】
[0020] 圖1為本發(fā)明的流程圖；
[0021] 圖2本發(fā)明實(shí)施例1所制備的二維Mo&材料的電極的光學(xué)顯微形貌圖。
[0022]圖3本發(fā)明實(shí)施例1所制備的二維Mo&電極的輸出特性曲線測(cè)試結(jié)果圖 【【具體實(shí)施方式】】
[0023]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說明。
[0024] 實(shí)施例1:
[0025]參見圖1、圖2和圖3，一種基于SOI的二維材料電極掩模版制備方法，包括以下步 驟：
[0026] 步驟一、采用RCA標(biāo)準(zhǔn)清洗工藝清洗SOI片，SOI片包括厚度在300μπι的晶向的硅支 撐層，Ιμπι的絕緣層和Ιμπι的器件層三部分；
[0027]步驟二、采用低壓化學(xué)氣相沉積(LPCVD)生長(zhǎng)Si3N4作為掩膜；
[0028] 步驟三、正面懸涂電子束光刻膠PMMA 495k，背面懸涂支承層光刻膠EPI 695;
[0029]步驟四、對(duì)背面支承層進(jìn)行光刻，得到圖形，使用反應(yīng)離子濺射RIE對(duì)支承層未被 光刻膠保護(hù)的部分進(jìn)行刻蝕，將圖形從光刻膠轉(zhuǎn)移到Si3N4掩膜層上；
[0030] 步驟五、使用80 °C的Κ0Η溶液對(duì)未被S i 3N4保護(hù)的Si進(jìn)行刻蝕，通過刻蝕時(shí)間控制其 刻蝕厚度，至其刻蝕到Si02層，其刻蝕速率大大降低，刻蝕自停止；
[0031] 步驟六、對(duì)正面器件層進(jìn)行電子束光刻，然后進(jìn)行反應(yīng)離子濺射RIE對(duì)氧化層進(jìn)行 刻蝕，將電子束光刻的圖形轉(zhuǎn)移到器件層上。最終刻蝕會(huì)使設(shè)計(jì)電極的區(qū)域鏤空，得到完整 的硬掩膜；
[0032]步驟七、使用濕法刻蝕溶液去處Si3N4,得到最終的硬掩模。
[0033] 實(shí)施例2:
[0034] 一種基于S0I的二維材料電極掩模版制備方法，包括以下步驟：
[0035] 步驟一，采用RCA標(biāo)準(zhǔn)清洗工藝清洗S0I片，S0I片包括底部晶向厚度為200μπι的硅 支撐層，中部為厚度為〇. Ιμπι的絕緣層和頂部厚度為0. Ιμπι的器件層；
[0036]步驟二，采用化學(xué)氣相沉積法在干凈的SOI片的上表面和下表面生長(zhǎng)Si3N4作為掩 膜；
[0037]步驟三，在生長(zhǎng)掩膜的SOI片的器件層懸涂電子束光刻膠，支撐層懸涂支承層光刻 膠；
[0038]步驟四，對(duì)背面的支承層進(jìn)行光刻，得到圖形，使用干法刻蝕對(duì)支承層未被光刻膠 保護(hù)的部分進(jìn)行刻蝕，將圖形從光刻膠轉(zhuǎn)移到Si3N4掩膜層上；
[0039]步驟五，使用濕法化學(xué)刻蝕對(duì)未被Si3N4保護(hù)的Si進(jìn)行刻蝕，至其刻蝕到Si0 2層，刻 蝕速率降低，刻蝕將自動(dòng)停止；
[0040]步驟六，對(duì)正面的器件層進(jìn)行電子束光刻，然后進(jìn)行干法刻蝕，將電子束光刻的圖 形轉(zhuǎn)移到器件層上，最終刻蝕會(huì)使設(shè)計(jì)電極的區(qū)域鏤空，得到完整的硬掩膜；
[0041 ]步驟七，使用濕法刻蝕溶液去除Si3N4,得到最終的硬掩模。
[0042]優(yōu)選的，干法刻蝕采用反應(yīng)離子腐蝕技術(shù)RIE。
[0043] 實(shí)施例3:
[0044] -種基于SOI的二維材料電極掩模版制備方法，其特征在于，包括以下步驟：
[0045] 步驟一，采用RCA標(biāo)準(zhǔn)清洗工藝清洗SOI片，SOI片包括底部晶向厚度為300μπι的硅 支撐層，中部為厚度為2.5μπι的絕緣層和頂部厚度為2.6μπι的器件層；
[0046]步驟二，采用化學(xué)氣相沉積法在干凈的S0I片的上表面和下表面生長(zhǎng)Si3N4作為掩 膜；
[0047]步驟三，在生長(zhǎng)掩膜的S0I片的器件層懸涂電子束光刻膠，支撐層懸涂支承層光刻 膠；
[0048]步驟四，對(duì)背面的支承層進(jìn)行光刻，得到圖形，使用干法刻蝕對(duì)支承層未被光刻膠 保護(hù)的部分進(jìn)行刻蝕，將圖形從光刻膠轉(zhuǎn)移到Si3N4掩膜層上；
[0049]步驟五，使用濕法化學(xué)刻蝕對(duì)未被Si3N4保護(hù)的Si進(jìn)行刻蝕，至其刻蝕到Si0 2層，刻 蝕速率降低，刻蝕將自動(dòng)停止；
[0050] 步驟六，對(duì)正面的器件層進(jìn)行電子束光刻，然后進(jìn)行干法刻蝕，將電子束光刻的圖 形轉(zhuǎn)移到器件層上，最終刻蝕會(huì)使設(shè)計(jì)電極的區(qū)域鏤空，得到完整的硬掩膜；
[0051] 步驟七，使用濕法刻蝕溶液去除Si3N4,得到最終的硬掩模。
[0052]優(yōu)選的，干法刻蝕采用反應(yīng)離子腐蝕技術(shù)RIE。
[0053] 實(shí)施例4:
[0054] 一種基于S0I的二維材料電極掩模版制備方法，其特征在于，包括以下步驟：
[0055] 步驟一，采用RCA標(biāo)準(zhǔn)清洗工藝清洗S0I片，S0I片包括底部晶向厚度為400μπι的硅 支撐層，中部為厚度為5μπι的絕緣層和頂部厚度為5μπι的器件層；
[0056]步驟二，采用化學(xué)氣相沉積法在干凈的S0I片的上表面和下表面生長(zhǎng)Si3N4作為掩 膜；
[0057]步驟三，在生長(zhǎng)掩膜的S0I片的器件層懸涂電子束光刻膠，支撐層懸涂支承層光刻 膠；
[0058]步驟四，對(duì)背面的支承層進(jìn)行光刻，得到圖形，使用干法刻蝕對(duì)支承層未被光刻膠 保護(hù)的部分進(jìn)行刻蝕，將圖形從光刻膠轉(zhuǎn)移到Si3N4掩膜層上；
[0059]步驟五，使用濕法化學(xué)刻蝕對(duì)未被Si3N4保護(hù)的Si進(jìn)行刻蝕，至其刻蝕到Si0 2層，刻 蝕速率降低，刻蝕將自動(dòng)停止；
[0060]步驟六，對(duì)正面的器件層進(jìn)行電子束光刻，然后進(jìn)行干法刻蝕，將電子束光刻的圖 形轉(zhuǎn)移到器件層上，最終刻蝕會(huì)使設(shè)計(jì)電極的區(qū)域鏤空，得到完整的硬掩膜；
[0061 ]步驟七，使用濕法刻蝕溶液去除Si3N4,得到最終的硬掩模。
[0062]優(yōu)選的，干法刻蝕采用反應(yīng)離子腐蝕技術(shù)RIE。
【主權(quán)項(xiàng)】
1. 一種基于SOI的二維材料電極掩模版制備方法，其特征在于，包括以下步驟： 步驟一，清洗SOI片，SOI片包括底部晶向的硅支撐層，中部的絕緣層和頂部的器件層； 步驟二，在干凈的SOI片的上表面和下表面生長(zhǎng)Si3N4作為掩膜； 步驟三，在生長(zhǎng)掩膜的SOI片的器件層懸涂電子束光刻膠，支撐層懸涂支承層光刻膠； 步驟四，對(duì)背面的支承層進(jìn)行光刻，得到圖形，使用干法刻蝕對(duì)支承層未被光刻膠保護(hù) 的部分進(jìn)行刻蝕，將圖形從光刻膠轉(zhuǎn)移到Si3N4掩膜層上； 步驟五，使用濕法化學(xué)刻蝕對(duì)未被Si3N4保護(hù)的Si進(jìn)行刻蝕，至其刻蝕到Si02層，刻蝕停 止； 步驟六，對(duì)正面的器件層進(jìn)行電子束光刻，然后進(jìn)行干法刻蝕，將電子束光刻的圖形轉(zhuǎn) 移到器件層上，最終刻蝕會(huì)使設(shè)計(jì)電極的區(qū)域鏤空，得到完整的硬掩膜； 步驟七，使用濕法刻蝕溶液去除Si3N4,得到最終的硬掩模。2. 根據(jù)權(quán)利要求1所述的一種基于SOI的二維材料電極掩模版制備方法，其特征在于， 所述步驟一中，清洗SOI片采用RCA標(biāo)準(zhǔn)清洗工藝。3. 根據(jù)權(quán)利要求1所述的一種基于SOI的二維材料電極掩模版制備方法，其特征在于， 所述步驟一中，硅支撐層的厚度為200-400μπι，絕緣層的厚度為0.1-5μπι，器件層的厚度為 0.l-5um〇4. 根據(jù)權(quán)利要求1所述的一種基于SOI的二維材料電極掩模版制備方法，其特征在于， 所述步驟二中，生長(zhǎng)Si3N 4采用化學(xué)氣相沉積法。5. 根據(jù)權(quán)利要求1所述的一種基于SOI的二維材料電極掩模版制備方法，其特征在于， 所述步驟三和步驟六中，干法刻蝕采用反應(yīng)離子腐蝕技術(shù)RIE。6. 根據(jù)權(quán)利要求1所述的一種基于SOI的二維材料電極掩模版制備方法，其特征在于， 所述步驟五中，當(dāng)刻蝕到Si02層，刻蝕速率降低，刻蝕將自動(dòng)停止。
【文檔編號(hào)】B81C1/00GK106024594SQ201610474842
【公開日】2016年10月12日
【申請(qǐng)日】2016年6月24日
【發(fā)明人】謝涌, 吳瑞雪, 馬曉華, 張鵬, 王湛
【申請(qǐng)人】西安電子科技大學(xué)