具有集成到柵極結構中的rc網(wǎng)絡的高電子遷移率晶體管的制作方法
【專利摘要】本公開涉及具有集成到柵極結構中的RC網(wǎng)絡的高電子遷移率晶體管，其中高電子遷移率晶體管包括緩沖區(qū)域以及與緩沖區(qū)域鄰接并沿著緩沖區(qū)域延伸的阻擋區(qū)域，緩沖區(qū)域和阻擋區(qū)域由具有不同帶隙的半導體材料形成，并且由二維電荷載流子氣體形成導電溝道。柵極結構被配置為控制溝道的傳導狀態(tài)，并且包括導電柵電極、第一摻雜半導體區(qū)域、第二摻雜半導體區(qū)域和電阻器。第一摻雜半導體區(qū)域與柵電極的第一部分直接電接觸。第二摻雜半導體區(qū)域與柵電極的第二部分直接電接觸。第一和第二摻雜半導體區(qū)域相互形成pn結。柵電極的第一和第二部分通過電阻器相互電耦合。
【專利說明】
具有集成到柵極結構中的RC網(wǎng)絡的高電子遷移率晶體管
技術領域
[0001] 本申請總體上涉及高電子迀移率晶體管，更具體地，涉及用于常閉型高電子迀移 率晶體管的柵極結構。
【背景技術】
[0002] 在各種應用中使用半導體晶體管，尤其是場效應可控開關器件，諸如MISFET(金屬 絕緣體半導體場效應晶體管），以下也稱為M0SFET(金屬氧化物半導體場效應晶體管）和 HEMT (高電子迀移率場效應晶體管）（也已知為異質結構FET (HFET)和調制摻雜FET (MODFET)) AEMT是在具有不同帶隙的兩種材料(諸如GaN和AlGaN)之間具有結的晶體管。在 基于GaN/AlGaN的HEMT中，在AlGaN阻擋層和GaN緩沖層之間的界面處產生二維電子氣 (2DEG)。在HEMT中，2DEG形成器件的溝道來代替摻雜區(qū)域(其在傳統(tǒng)的M0SFET器件中形成溝 道）。類似的原理可用于選擇形成二維空穴氣（2DHG)的緩沖和阻擋層作為器件的溝道。2DEG 或2DHG通常稱為二維載流子氣體。在沒有進一步的措施的情況下，異質結配置導致自傳導 (即，常開型）晶體管。必須采取措施來防止HEMT的溝道區(qū)域在不具有正柵極電壓的情況下 處于導通狀態(tài)。
[0003] 由于異質結配置中的二維載流子氣體的高電子迀移率，HEMT與許多傳統(tǒng)的半導體 晶體管設計相比提供了高傳導和低損耗。這些有利的傳導特性使得HEMT在應用中是令人滿 意的，包括但不限于用作電源和電源轉換器、電動汽車、空調以及消費電子器件中的開關。 然而，常開型HEMT在這些應用中具有有限的應用性，因為這些器件必須伴隨有可生成需要 使器件截止的負電壓的電路裝置。這些電路裝置增加了設計的成本和復雜度。為此，通常期 望在HEMT中包括修改固有的常開型結構并提供常閉型器件的特征。
[0004] 用于為HEMT提供正閾值電壓（即，常閉型器件）的一種技術包括在柵極結構中結合 修改溝道的固有傳導狀態(tài)的特征。例如，柵極結構例如可以通過摻雜絕緣部分來修改以生 成影響緩沖層中的傳導帶并局部耗盡溝道的電場。溝道可以通過向柵電極施加正電壓來返 回到傳導狀態(tài)。從而，器件具有正閾值電壓。然而，在器件的絕緣部分中引入摻雜物會確定 性地影響一個或多個器件參數(shù)，諸如泄露電流、最大柵極電壓和跨導。因此，需要提供一種 常閉型HEMT而非確定性地影響器件參數(shù)。

【發(fā)明內容】

[0005] 公開了一種高電子迀移率晶體管。根據(jù)實施例，晶體管包括緩沖區(qū)域、與緩沖區(qū)域 鄰接并沿著緩沖區(qū)域延伸的阻擋區(qū)域。緩沖區(qū)域和阻擋區(qū)域由具有不同帶隙的半導體材料 形成，使得由于壓電效應而在緩沖區(qū)域和阻擋區(qū)域之間的界面處出現(xiàn)包括二維電荷載流子 氣體的導電溝道。晶體管還包括被配置為控制溝道的傳導狀態(tài)的柵極結構，柵極結構包括 導電柵電極、第一摻雜半導體區(qū)域、第二摻雜半導體區(qū)域和電阻器。第一摻雜半導體區(qū)域與 柵電極的第一部分直接電接觸。第二摻雜半導體區(qū)域與柵電極的第二部分直接電接觸。第 一和第二摻雜半導體區(qū)域具有相反的導電類型并相互形成pn結。柵電極的第一和第二部分 通過電阻器相互電耦合。
[0006] 根據(jù)另一實施例，晶體管包括緩沖區(qū)域以及與緩沖區(qū)域鄰接且沿著緩沖區(qū)域延伸 的阻擋區(qū)域。緩沖區(qū)域和阻擋區(qū)域由具有不同帶隙的半導體材料形成，使得由于壓電效應 而在緩沖區(qū)域和阻擋區(qū)域之間的界面處出現(xiàn)包括二維電荷載流子氣體的導電溝道。晶體管 還包括柵極結構，其被配置為控制溝道的傳導狀態(tài)并且包括導電柵電極和集成到柵極結構 中的RC網(wǎng)絡。RC網(wǎng)絡包括第一和第二電容器以及電阻器。第一和第二電容器以串聯(lián)配置連 接在柵電極和溝道之間。電阻器與第一電容器并聯(lián)連接并且與第二電容器串聯(lián)連接。
[0007] 根據(jù)另一實施例，晶體管包括緩沖區(qū)域以及與緩沖區(qū)域鄰接且沿著緩沖區(qū)域延伸 的阻擋區(qū)域。緩沖區(qū)域和阻擋區(qū)域由具有不同帶隙的半導體材料形成，使得由于壓電效應 而在緩沖區(qū)域和阻擋區(qū)域之間的界面處出現(xiàn)包括二維電荷載流子氣體的導電溝道。晶體管 還包括相互隔開且與溝道歐姆接觸的源電極和漏電極。晶體管還包括被配置為控制溝道的 傳導狀態(tài)的柵極結構，柵極結構包括導電柵電極、第一二極管、第二二極管和電阻器。柵極 結構被配置為使得溝道在正柵極-源極電位下處于傳導狀態(tài)而在零柵極-源極電位下處于 非傳導狀態(tài)。第一二極管被布置為在正柵極-源極電位下被正向偏置。第二二極管被布置為 在正柵極-源極電位下被反向偏置。在正柵極-源極電位下，只有柵電極和第一二極管之間 的連接通過電阻器。
【附圖說明】
[0008] 附圖的元件相互之間無需按比例繪制。類似的參考標號表示對應的類似部分。各 個所示實施例的特征可以組合，除非它們相互排除。在附圖中示出并且以下在說明書中詳 細描述實施例。
[0009] 圖1示出了根據(jù)實施例的晶體管柵極輸入的RC電路等效圖。
[0010] 圖2示出了根據(jù)實施例的圖1所示RC電路的轉移特性。
[0011] 圖3示出了根據(jù)實施例的包括與輸入電阻并聯(lián)的電容器的晶體管柵極輸入的RC電 路等效圖。
[0012] 圖4示出了根據(jù)實施例的圖3所示RC電路中的轉移特性。
[0013] 圖5示出了根據(jù)實施例的具有集成到柵極結構中的兩個相反極性的二極管的高電 子迀移率晶體管。
[0014] 圖6示出了根據(jù)實施例的具有集成到柵極結構中的RC網(wǎng)絡的高電子迀移率晶體 管，該柵極結構被配置為抑制泄露電流并提高開關速度。
[0015] 圖7示出了根據(jù)實施例的圖6的高電子迀移率晶體管的平面圖。
[0016] 圖8示出了根據(jù)另一實施例的具有集成到柵極結構中的RC網(wǎng)絡的高電子迀移率晶 體管，該柵極結構被配置為抑制泄露電流并保持開關速度。
[0017] 圖9示出了根據(jù)另一實施例的具有集成到柵極結構中的RC網(wǎng)絡的高電子迀移率晶 體管，該柵極結構被配置為抑制泄露電流并保持開關速度。
【具體實施方式】
[0018] 本文描述的實施例包括由異質結襯底形成的高電子迀移率晶體管。襯底包括由具 有不同帶隙的半導體材料(例如，GaN和AlGaN)形成的緩沖區(qū)域和阻擋區(qū)域，使得由于壓電 效應在阻擋區(qū)域和緩沖區(qū)域之間的界面處產生包括二維電荷載氣的導電通道。晶體管包括 柵極結構，其具有柵電極以及布置在柵電極和阻擋區(qū)域之間的兩個相反導電類型摻雜的半 導體區(qū)域。一個摻雜區(qū)域被配置為局部地耗盡二維電荷載氣并提供常閉型器件。
[0019] 有利地，柵極結構配置有兩個二極管和電阻器，二極管和電阻器被統(tǒng)一布置為抑 制柵電極和溝道之間任何潛在的泄露電流。一個二極管在正柵極電位下被反向偏置，因此 阻擋了任何潛在的泄露電流。另一個二極管在正柵極電位下被正向偏置，但是這種正向偏 置僅可以通過電阻器來施加。電阻器可以具有非常大的電阻值（例如，在500 Ω和l〇kQ之 間），使得非常少的電流流過正向偏置的二極管。
[0020] 此外，兩個二極管具有固有的電容值，其可以被調整為最佳比率，使得電阻器的相 對較高的電阻值不會不利地影響器件的開關速度。通過適當?shù)剡x擇柵極結構中的摻雜半導 體區(qū)域的摻雜濃度來實現(xiàn)這種調整。因此，本文所述的實施例為HEMT器件提供了集成到柵 極結構中的RC網(wǎng)絡，RC網(wǎng)絡提供在傳統(tǒng)常閉型HEMT器件中不存在的轉移特性。此外，與傳統(tǒng) 的高HEMT器件相比，該器件可以以最小的成本增加來有效制造，因為電阻器和二極管可以 使用III-氮化物半導體材料(例如，p-GaN和N-GaN)的摻雜半導體層來形成。在附圖的以下 討論中可以明確進一步的優(yōu)勢。
[0021] 圖1示出了RC網(wǎng)絡100。此網(wǎng)絡100是一階網(wǎng)絡，其具有與第一電容器104串聯(lián)的第 一電阻器102。該RC網(wǎng)絡100表示MISFET結構(諸如常閉型HEMT器件）中存在的固有電阻和電 容。
[0022] 圖2示出了通過主極點近似表示的圖1的RC網(wǎng)絡100的轉移特性。主極點近似將RC 網(wǎng)絡100的時間-電壓響應近似為電壓階梯信號，即電壓從低值轉變?yōu)橛糜谑蛊骷?0N"的高 值。可以看出，RC網(wǎng)絡100兩端的電壓不會響應于階梯信號立即從低值轉換為高值，而是逐 漸從低值轉變?yōu)楦咧怠＿@種響應有助于與第一電容器104的充電相關聯(lián)的時間延遲。第一電 容器104要求特定量的時間來達到全充電狀態(tài)，從而施加階梯信號的全偏置。通過時間常數(shù) t = R*C來定義這種充電，其中R是第一電阻器102的電阻，C是第一電容器104的電容。通過以 下提供的等式1來描述圖2的轉移特性。
[0024]圖2中的y軸表示第一電容器102兩端與階梯信號的全電壓相關的百分比電壓。圖2 的X軸表示以τ為增量的RC網(wǎng)絡的充電時間。第一電容器104以近似等式5τ的時間被有效完 全充電（更具體地，99.3%充電）。在許多應用中，期望減少與開關操作相關聯(lián)的時間延遲。 這些改進允許增加可操作晶體管的頻率。由于主極點時間常數(shù)τ僅取決于第一電阻器102的 電阻和第一電容器104的電容，所以具有兩個電位參數(shù)可以被修改以減少與開關操作相關 聯(lián)的時間延遲，即RC網(wǎng)絡100的電容和電阻。例如，可以通過降低第一電容器104的電容來降 低時間常數(shù)τ。然而，在MISFET中，這種修改通常通過減薄柵極絕緣體和/或減小柵極絕緣體 的介電常數(shù)來實現(xiàn)，從而這會增加器件的泄露電流。相反，可以通過故意在柵極中增加電阻 以增加第一電阻器102的電阻來減小MI SFET結構中的泄露電流。然而，這些修改導致開關延 遲增加，因為時間常數(shù)τ與第一電阻器102的電阻成比例。換句話說，泄露電流和柵極電容之 間的折中通常在尋求優(yōu)化MISFET器件的開關特性時不可避免。
[0025]圖3示出了 RC網(wǎng)絡106(或者更具體地，CRC電路），其與圖1的RC網(wǎng)絡100的不同之處 在于，第二電容器108與第一電阻器102并聯(lián)連接并且與第二電容器108串聯(lián)連接。第二電容 器108的結合在系統(tǒng)中引入零，這意味著轉移特性不是完全取決于主極點時間常數(shù)τ，而是 也取決于零時間常數(shù)Τ。在該電路中，主極點時間常數(shù)τ被計算為τ = R(&+C2)，其中R是第一 電阻器102的電阻，&是第一電容器104的電容，以及C2是第二電容器108的電容。此外，在該 電路中，零時間常數(shù)T被計算為T = RC2,其中R是第一電阻器102的電阻，以及C2是第二電容器 108的電容。
[0026]圖4示出了通過主極點時間常數(shù)τ和零時間常數(shù)T近似的圖3的RC網(wǎng)絡106的轉移特 性。通過以下提供的等式2來描述圖4的轉移特性G(S)。
[0028]圖4的y軸表示第一電容器104兩端相對于階梯信號的全電壓的百分比電壓。圖4的 X軸表示以τ為增量的RC網(wǎng)絡106的充電時間。可以看出，在電路中引入與第一電容器104并 聯(lián)(parallel)的第二電容器108具有可用于減小與第一電容器104的充電相關聯(lián)的開關延 遲的補償效應。圖3的RC網(wǎng)絡106的響應時間取決于主極點時間常數(shù)τ和零時間常數(shù)T之間的 比率。具體對于1.5和0.5之間的比率值來說，與圖1的RC網(wǎng)絡100的響應時間相比，大大降低 了圖3的RC網(wǎng)絡106的響應時間。
[0029]在系統(tǒng)中包括零允許第一電阻器102的電阻非常高而不危害RC網(wǎng)絡106的響應時 間。因此，在MISFET結構的情況下，該原理可用于故意增加器件的輸入電阻以約束流過柵極 的泄露電流的量。同時，通過適當?shù)卣{整第一和第二電容器104、108的電容值，器件的開關 時間可以保持或者甚至改善，從而實現(xiàn)主極點時間常數(shù)τ和零時間常數(shù)Τ之間的最佳比率。 現(xiàn)在將討論利用這種概念的示例性器件結構。
[0030] 參照圖5,示出了高電子迀移率晶體管200。該晶體管由襯底202形成，襯底202具有 緩沖區(qū)域204以及與緩沖區(qū)域204鄰接且沿著緩沖區(qū)域204延伸的阻擋區(qū)域206。緩沖區(qū)域和 阻擋區(qū)域204、206由具有不同帶隙的半導體材料制成，使得由于壓電效應在緩沖區(qū)域和阻 擋區(qū)域204、206之間的界面處出現(xiàn)包括二維電荷載氣的導電溝道208。即，襯底202包括異質 結。
[0031] 根據(jù)一個實施例，緩沖區(qū)域204由本征GaN(氮化鎵)層形成，以及阻擋區(qū)域206由 GaN的摻雜層(諸如InGaN(氮化銦鎵)或AlGaN(氮化鋁鎵））形成。具體地，關于GaN技術，由于 自發(fā)性和壓電極化的在基于GaN的異質結構主體中存在極化電荷和應變效應，在異質結構 主體中產生二維電荷載氣的特征在于非常高的載體密度和載體迀移率。這種二維電荷載氣 (諸如2DEG或2DHG)例如在GaN合金阻擋層(諸如AlGaN或InAlGaN)和GaN緩沖層之間的界面 附近形成器件的傳導溝道208。例如，l-2nm的薄A1N層可以設置在GaN緩沖層和GaN合金阻擋 層之間以使合金散射最小并增強2DEG迀移率。廣義上來說，本文描述的化合物半導體晶體 管可以由任何二元、三元或四元III-氮化物化合物半導體材料形成，其中壓電效應為器件 概念負責。通常，可以使用任何適當?shù)腎II-氮化物技術(諸如GaN)來實現(xiàn)化合物半導體晶體 管，由于壓電效應而允許形成相反極性的反向區(qū)域。
[0032] 晶體管200包括控制二維電荷載氣溝道208的傳導（或非傳導）狀態(tài)的柵極結構 210。柵極結構210包括第一摻雜半導體區(qū)域212和第二摻雜半導體區(qū)域214。第一摻雜半導 體區(qū)域212具有第一導電類型(例如，p型），以及第二半導體區(qū)域具有第二導電類型(例如，η 型）。根據(jù)實施例，第一摻雜半導體區(qū)域212包括形成在阻擋區(qū)域206上的半導體材料的第一 摻雜層216。第一摻雜層216可以直接鄰接阻擋區(qū)域206。第二摻雜半導體區(qū)域214包括形成 在第一摻雜半導體區(qū)域212上的第二摻雜層218并且可以直接與第一摻雜半導體區(qū)域212鄰 接。根據(jù)實施例，第一和第二摻雜層216、218由與襯底202相同的半導體材料形成。例如，在 襯底202是GaN/AlGaN異質結構的情況下，第一摻雜半導體區(qū)域212可以由形成在阻擋區(qū)域 206上的p型GaN層形成，以及第二摻雜半導體區(qū)域214可以由形成在p型GaN層上的η型GaN的 第二層形成。根據(jù)另一實施例，第一和第二摻雜層216、218分別由p型AlGaN和η型AlGaN形 成。例如，第一和第二摻雜層216、218可以使用外延技術來形成。
[0033]柵極結構210進一步包括導電柵電極220。柵電極220可以由任何導電材料形成，諸 如導電金屬。用于柵電極的適當材料的示例包括41、1111&11^3&、1^/^1和11/^1/11?？?選地，柵電極220可以由導電半導體材料(例如，多晶硅)形成。
[0034]晶體管200包括相互隔開并且與溝道208歐姆接觸的導電源電極和漏電極222、 224。在不存在修改溝道208的固有傳導狀態(tài)的機制的情況下，二維電荷載氣將在零柵極偏 置下在源電極和漏電極222、224之間形成完整的傳導連接。根據(jù)實施例，第一摻雜半導體區(qū) 域212的摻雜濃度被固定為最小值以通過生成影響阻擋區(qū)域206中的傳導帶的垂直電場改 變溝道208的固有傳導狀態(tài)，并且有效地耗盡二維電荷載氣（即，器件的溝道208)。這種耗盡 發(fā)生在直接位于柵極結構210下方的區(qū)域中。例如，在第一摻雜半導體區(qū)域212是p型GaN區(qū) 域的情況下，第一摻雜半導體區(qū)域212中的p型濃度顯著較高，使得溝道208在正柵極-源極 電位下處于傳導狀態(tài)以及在零柵極-源極電位下處于非傳導狀態(tài)。
[0035]晶體管200可以通過向第一摻雜半導體區(qū)域212施加偏置在0N/0FF狀態(tài)之間切換。 通過適當?shù)仄玫谝粨诫s半導體區(qū)域212,可以增強或去除有效耗盡二維電荷載氣的垂直 電場。第一摻雜半導體區(qū)域212可以通過在第一摻雜半導體區(qū)域212和柵電極220之間形成 直接的電連接來設置為柵極電位。以這種方式將柵電極220直接連接至第一摻雜半導體區(qū) 域212的一個缺陷是，其在柵電極220和溝道208之間引入潛在的泄露路徑。第一摻雜半導體 區(qū)域212與阻擋區(qū)域206形成第一 pn結226。第一 pn結226在柵電極220和溝道208之間提供第 一二極管228。如果第一二極管228通過超過第一二極管228的閾值電壓(例如，3V)的電位被 正向偏置時(例如，在正柵極-源極電位的情況下），在柵電極220和溝道208之間具有傳導連 接。因此，器件中存在第一二極管228具有不利地影響功耗和/或使器件的柵極驅動電壓最 大化的可能性。
[0036] 有利地，圖5的器件包括集成到柵極結構210中的第二摻雜半導體區(qū)域214,該柵極 結構形成第二pn結230。該第二pn結230形成第二二極管232,其被布置為阻擋上述潛在的泄 露路徑。第一和第二二極管228、232相互串聯(lián)但具有相反的極性以阻擋在任一方向上流動 的電流。例如，在正柵極-源極電位下（即，柵極端220和源電極222之間的正偏置），第一二極 管228被正向偏置并且第二二極管232被反向偏置。因此，雖然超過第一二極管228的閾值電 壓的正柵極-源極電位會將第一二極管228置于傳導狀態(tài)，但第二二極管232將在這些條件 下處于阻擋狀態(tài)，因此抑制了泄露電流在柵電極220和溝道208之間流動。
[0037] 圖5的器件中的柵極結構210在柵電極220和第一摻雜半導體區(qū)域212之間不具有 直接的電連接。從而，第一摻雜半導體區(qū)域212可以電浮置。即，第一摻雜半導體區(qū)域212的 電位可以偏離柵極電位。這種結構會存在問題，因為柵極結構210不在每種偏置條件下控制 溝道208的傳導狀態(tài)。然而，如前所解釋的，將柵電極220直接連接至第一摻雜半導體區(qū)域 121經受創(chuàng)建通過第一二極管228的潛在泄露路徑的缺陷。
[0038] 參照圖6,描述了高電子迀移率晶體管200,其具有消除了上述浮置柵極條件同時 結合了相反極性的第一和第二二極管228、232的優(yōu)勢的柵極結構210。圖6的示圖被放大以 強調柵極結構210。然而，除了柵極結構210的結構之外，該器件可以包括前面描述的源電極 222、224并且類似或相同地配置為參照圖5討論的晶體管200,以下將進行進一步的詳細描 述。
[0039] 圖6的器件的柵電極220具有兩個獨立的部分。柵電極220的第一部分234(在圖6的 左側示出）與第一摻雜半導體區(qū)域212直接電接觸。柵電極220的第二部分(在圖6的右側示 出）236與第二摻雜半導體區(qū)域214直接電接觸。這種結構通過兩個路徑將柵電極220與襯底 220的溝道208區(qū)域電耦合。一個耦合在柵電極220的第一部分234與溝道208之間。該耦合僅 包括第一二極管228(不包括第二二極管232)，其在正柵極-源極電位下處于正向偏置狀態(tài)。 因此，不存在緩解電流流動的機制，這種耦合表示載流子(例如，空穴和電子)流入溝道208 的可能泄露路徑。另一耦合在柵電極220的第二部分236與溝道208之間。該耦合包括第一和 第二二極管228、232。因為第二二極管232在正柵極-源極電位下處于阻擋狀態(tài)，所以包括第 一和第二二極管228、232的耦合不是可能的泄露路徑。
[0040] 根據(jù)實施例，第一摻雜半導體區(qū)域121直接鄰接阻擋區(qū)域206并覆蓋阻擋區(qū)域206， 并且第二摻雜半導體區(qū)域214直接鄰接第一摻雜半導體區(qū)域212并覆蓋第一摻雜半導體區(qū) 域212。然而，第一和第二摻雜半導體區(qū)域212、214可以具有不同的面積。在與阻擋區(qū)域206 的第一主面238平行的兩個方向（長度和寬度方向）上測量該面積。第二摻雜半導體區(qū)域214 的面積小于第一摻雜半導體212的面積，使得第二摻雜半導體區(qū)域214僅部分地覆蓋第一摻 雜半導體區(qū)域212。因此，存在第一摻雜半導體區(qū)域212從第二摻雜半導體區(qū)域214暴露并可 用于電連接的部分。柵電極220的第一部分234與第一摻雜半導體區(qū)域212之間的直接電連 接被設置在第一摻雜半導體區(qū)域212的未被覆蓋的部分處。即，柵電極220的第一部分234與 第一摻雜半導體區(qū)域212的未被覆蓋的部分直接電接觸。柵電極220的第二部分236與第二 摻雜半導體區(qū)域214直接電接觸。
[0041] 柵電極220和下方的摻雜區(qū)域(第一摻雜半導體區(qū)域212或第二摻雜區(qū)域)之間的 直接電連接可以通過任何傳導結構(諸如金屬或重摻雜半導體區(qū)域)來實現(xiàn)。例如，根據(jù)實 施例，柵電極220的第一部分234通過延伸穿過鈍化層246的傳導通孔結構來與第一摻雜半 導體區(qū)域212直接電接觸。可選地，柵電極220和下方的摻雜區(qū)域之間的直接電連接可以通 過直接的物理接觸來實現(xiàn)。例如，根據(jù)實施例，柵電極220的第一部分234與第一摻雜半導體 區(qū)域212直接鄰接以在二者之間形成低歐姆連接。
[0042] 圖6的器件中的柵極結構210還包括基本消除流過第一二極管228的任何潛在泄露 電流的集成電阻器240。根據(jù)實施例，集成電阻器240將柵電極220的第一和第二部分234電 連接到一起。此外，晶體管200可以被配置為使得只有向第一二極管228施加正柵極-源極電 位的傳導路徑通過集成電阻器240。從而，第一摻雜半導體區(qū)域212可以通過集成電阻器240 保持在固定的柵極電位。即，第一摻雜半導體區(qū)域212不是電浮置的，因為其通過集成電阻 器240耦合至柵極電位。集成電阻器240是分立的，并且故意形成為柵極結構210的部分。集 成電阻器240向第一摻雜半導體區(qū)域212和柵極端(G)之間的連接添加電阻，其可通過直接 電連接(例如，通過連續(xù)的傳導線連接)實現(xiàn)。在與圖6所示不同的截面區(qū)域中，集成電阻器 240可以形成在襯底202上。
[0043]圖6的器件包括對應于參照圖3描述的RC網(wǎng)絡106的RC網(wǎng)絡242。該RC網(wǎng)絡242集成 到柵極結構210中。更具體地，集成電阻器240對應于圖3的電路中的第一電阻器102。第一pn 結226在圖3的電路中提供第一電容器104。這歸因于由于該結處電荷的消耗和擴散存在與 任何pn結相關聯(lián)的電容的事實。類似地，第二pn結230在圖3的電路中提供第二電容器108。 [0044] RC網(wǎng)絡242被配置為使得第一和第二電容器104、108以串聯(lián)配置連接在柵電極220 和溝道208之間。即，第一和第二電容器104、108被布置為使得柵極-源極電壓在第一和第二 電容器104、108兩端不被信任，其中連接第一和第二電容器104、108的一個節(jié)點處于柵極電 位和源極電位之間的電位。在串聯(lián)配置的一個示例性實施例中，第一電容器104與柵電極 220和第一節(jié)點直接電接觸，并且第二電容器108與第一節(jié)點和阻擋區(qū)域206直接電接觸。 [0045] RC網(wǎng)絡242進一步被配置為使得第一電阻器102(通過集成電阻器240來提供)與第 一電容器104并聯(lián)連接并與第二電容器108串聯(lián)連接。即，集成電阻器240被布置為處于與第 一電容器104相同的電壓。根據(jù)并聯(lián)配置的一個不例性實施例，第一電阻器102與柵電極220 和第一節(jié)點(將第一和第二電容器104、108連接到一起)直接電接觸。
[0046]圖6的柵極結構210還可以參照第一和第二二極管228、232以及集成電阻器240的 連接性和傳導狀態(tài)來描述。根據(jù)一個實施例，柵極結構210被配置為使得第一二極管228在 正柵極-源極電位下被正向偏置以及使得第二二極管232在正柵極-源極電位下被反向偏 置。這是因為第一和第二pn結226、230夾置在柵電極220和溝道208之間。因此，當?shù)谝籶n結 226處于傳導狀態(tài)時，第二pn結230處于阻擋狀態(tài)(反之亦然）。
[0047]根據(jù)實施例，在正柵極-源極電位下只有柵極端和第一二極管228之間的連接通過 集成電阻器240。如前所解釋的，第二pn結230在正柵極-源極電位下處于阻擋狀態(tài)，因此不 在柵極端(G)和第一摻雜半導體區(qū)域212之間提供傳導連接。然而，如果集成電阻器240的一 端直接連接至柵電極220的第一部分234且集成電阻器240的相反端直接連接至柵極端(G)， 則第一摻雜半導體區(qū)域212可以被設置為柵極電位。集成電阻器240與柵極端(G)之間的連 接可以經由柵電極220的第二部分236或者通過獨立的連接來實現(xiàn)。
[0048] 有利地，參照圖3解釋的原理可以應用于圖6的RC網(wǎng)絡242以通過將集成電阻器240 的電阻設置為高值來減小泄露電流。根據(jù)一個實施例，集成電阻器240具有500 Ω和l〇k Ω之 間的電阻。更具體地，集成電阻器240可具有1000 Ω的電阻。在該值下，通過5伏特的正柵極-源極電位，流入第一二極管228的泄露電流的量將不超過5mA(毫安）。此外，由于集成電阻器 240的高電阻值，對晶體管200的開關時間的不利影響可以通過調整第一和第二電容器104、 108之間的電容值的比率來避免，因此調整參照圖3描述的主極點時間常數(shù)τ和零時間常數(shù)T 之間的比率。根據(jù)一個實施例，RC網(wǎng)絡242的主極點時間常數(shù)τ和RC網(wǎng)絡242的零時間常數(shù)Τ 之間的比率在1.5和0.5之間。由于第一和第二pn結226、230的電容取決于第一和第二摻雜 半導體區(qū)域212、214的摻雜濃度，所以這些摻雜濃度可以被容易地調整以實現(xiàn)RC網(wǎng)絡242的 主極點時間常數(shù)τ和RC網(wǎng)絡242的零時間常數(shù)T之間的優(yōu)選比率。該比率可以通過高精度來 控制以避免電壓過沖條件(例如，在比率值大于1.5的情況下）。
[0049] 例如在具有70mQRDS〇N(導通狀態(tài)漏極-源極電阻）的晶體管中，第一和第二電容器 104、108可以具有200pF (皮法)至5nF (納法）的范圍內的電容。對于不同的RdsON值，可以相應 調整第一和第二電容器104、108的電容。
[0050]參照圖7,示出了根據(jù)實施例的晶體管200的平面圖。在該實施例中，第一摻雜層 216形成第一摻雜半導體區(qū)域212和電阻器240。電阻器240通過第一摻雜層216的與第一摻 雜半導體區(qū)域122離散并與其物理分離的部分形成。第一摻雜半導體區(qū)域212和電阻器部分 244的幾何形狀可以例如通過掩模蝕刻技術來設置。第一摻雜半導體區(qū)域212和電阻器部分 244可以通過絕緣鈍化層246(其形成在阻擋區(qū)域206上并且與第一摻雜層216和第二摻雜層 218橫向相鄰)來物理分離。鈍化層246可以由各種介電絕緣材料(諸如SiN或Si0 2)中的任何 材料形成。
[0051]根據(jù)實施例，電阻器部分244具有矩形形狀。本領域技術人員應該理解，通過結構 的幾何形狀(例如，在薄膜電阻的情況下為截面面積或二維面積)和材料的導電性來確定結 構的電阻。在半導體材料的情況下，可以通過調整材料的摻雜濃度來影響導電性。因此，通 過從第一摻雜層216(其是半導體層）的矩形部分244中形成電阻器240,電阻器240的電阻值 可以以高精度來控制。例如通過用于形成第一摻雜層216的外延工藝以及隨后施加于第一 摻雜層216的蝕刻工藝的參數(shù)來容易地限定和控制電阻器部分244的幾何形狀和摻雜濃度。 [0052] 在一個示例性實施例中，每一個矩形電阻器部分244都具有近似為100k Ω每平方 的薄膜電阻。這些矩形電阻器部分244可以以并聯(lián)配置連接到一起以實現(xiàn)集成電阻器240的 期望總柵極輸入電阻。例如，集成電阻器240可以由100個相互并聯(lián)連接的100k Ω矩形電阻 器部分244形成，使得集成電阻器240的總電阻近似為lkQ。更一般地，每個矩形電阻器部分 244都可以具有近似為每平方50k Ω和150k Ω之間的薄膜電阻，并且充分多數(shù)量的矩形電阻 器部分244可以并聯(lián)連接，使得集成電阻器240的總電阻在500 Ω和l〇k Ω之間。提供這些值 作為示例，并且可以使用不同形狀和/或電阻的矩形電阻器部分244來應用相同的原理以形 成集成電阻器240。
[0053]圖7的器件配置有主柵極總線248以及多個柵極指250。柵電極220的第一和第二部 分234、236通過交替的柵極指250來設置。即，對于在第一摻雜半導體區(qū)域212上方延伸的每 一對柵極指250,一個柵極指250提供柵電極220的第一部分234,并且另一個柵極指250提供 柵電極220的第二部分236。圖7示出了具有該配置的一個單位單元。該單位單元可以重復多 次以形成單個晶體管200。主柵極總線248在柵極端(G)與柵電極220的第一和第二部分234、 236之間提供全局連接。根據(jù)實施例，主柵極總線248和柵極指250由諸如銅、鋁或金金屬化 物的金屬化層形成。
[0054]有利地，圖7所示的配置為晶體管200提供的空間高效布局，其中與不包括集成電 阻器240的柵極結構210相比，電阻器部分244最低限度地增加了柵極結構210的總體面積要 求。與不包括集成電阻器240的柵極結構210相比，柵極結構210中集成電阻器240的存在可 以要求不多于10%的附加布局面積。從圖7的平面圖來看，每個柵極指250都垂直于主柵極 總線248,并且每個電阻器部分244都布置在第一摻雜半導體區(qū)域212和主柵極總線248之 間。此外，電阻器部分244的橫向寬度可以與第一摻雜半導體區(qū)域212的橫向寬度相同或小 于第一摻雜半導體區(qū)域212的橫向寬度。因此，每個單位單元的橫向寬度都不由于包括柵極 結構210中的電阻器部分244而增加。換句話說，將電阻器部分244結合到柵極結構210中僅 要求單位單元在一個方向（即，從圖7中看為垂直方向）上的擴展。此外，圖7所示電阻器部分 244的幾何形狀可以容易地根據(jù)已知技術來形成。因此，將集成電阻器240結合到柵極結構 210中可以按照最小的成本和復雜度來進行。
[0055]參照圖8,示出了根據(jù)另一實施例的柵極結構210的特寫示圖。圖8的晶體管200與 先前討論的實施例的不同之處在于，第一和第二摻雜半導體區(qū)域212、214均由兩個半導體 層形成。除第一摻雜層216之外，第一摻雜半導體區(qū)域212還包括比第一摻雜層216更重摻雜 的半導體材料的第三摻雜層252。第三摻雜層252形成在第一摻雜層216上并且與柵電極220 的第一部分234直接電接觸。第二摻雜半導體區(qū)域214還包括比第二摻雜層218更重摻雜的 半導體材料的第四摻雜層254。第四摻雜層254形成在第二摻雜層218上并且與柵電極220的 第二部分236直接電接觸。
[0056]有利地，圖8的多層柵極結構210的配置允許優(yōu)化RC網(wǎng)絡242的電參數(shù)以及柵電極 220與第一和第二摻雜半導體區(qū)域212、214之間的接觸電阻。例如，第二ρη結230的結電容可 以被控制為實現(xiàn)第二電容器108的期望值(通過調整第二半導體層218的摻雜濃度，例如為 InF)。此外，這種摻雜濃度可以與將第二摻雜半導體區(qū)域214連接至柵電極220的第二部分 236的區(qū)域的摻雜濃度無關。類似地，第一 ρη結226的結電容與柵電極220的第一部分234和 第一摻雜半導體區(qū)域212之間的接觸電阻無關，因為這兩個參數(shù)分別取決于第一和第三摻 雜層216、252的摻雜濃度。
[0057]類似的原理可用于為多層柵極結構210提供形成每個第一和第二摻雜半導體區(qū)域 212、214的三個或更多的摻雜層。以這種方式，可以實現(xiàn)摻雜輪廓和相關聯(lián)的電容的進一步 的調整。類似地，這些原理可用于為柵極結構210提供用于第一和第二摻雜半導體區(qū)域212、 214的一個摻雜層，這些摻雜層具有局部變化的摻雜濃度(例如，通過調整摻雜物劑量和退 火時間）。
[0058] 參照圖9，示出了根據(jù)另一實施例的柵極結構210的特定示圖。圖9的晶體管200與 先前討論的實施例的不同之處在于，凹部256形成在阻擋區(qū)域206中。凹部256遠離阻擋區(qū)域 206的第一主面238延伸。即，凹部256延伸到襯底202中以提供襯底202的與第一主面238相 比更接近二維電荷載氣隔開的表面。例如，可以通過蝕刻技術形成凹部。配置有第一摻雜半 導體區(qū)域212的柵極結構210形成在凹部256中。這些配置可以期望實現(xiàn)柵極結構210下方的 二維電荷載氣的進一步或更好的耗盡，從而實現(xiàn)溝道208的更穩(wěn)定的控制。
[0059] 術語"直接電連接"或"直接電接觸"描述了電連接元件之間的永久低歐姆連接，例 如所指元件之間的直接接觸或者經由金屬和/或重摻雜半導體的低歐姆連接。相反，術語 "電耦合"表示被配置為以一些有形方式影響電信號的一個或多個中間元件被設置在電耦 合元件之間。這些中間元件包括有源元件（諸如晶體管）以及無源元件（諸如電感器、電容 器、二極管、電阻器等）。
[0060] 如本文所使用的，術語"柵極結構"是指接收來自柵極端以及將柵電極與溝道絕緣 并將柵電極與襯底分離的半導體材料的下部的開關信號的導電柵電極。
[0061 ]附圖和說明書通過摻雜類型"η"和"ρ"相鄰的或"+"示出了相對摻雜濃度。例 如，"η_"表示摻雜濃度低于"η"摻雜區(qū)域的摻雜濃度，而"η+"表示摻雜濃度高于"η"摻雜區(qū) 域的摻雜濃度。相同相對摻雜濃度的摻雜區(qū)域不是必須具有相同的絕對摻雜濃度。例如，兩 個不同的"η"摻雜區(qū)域可以具有相同或不同的絕對摻雜濃度。在附圖和說明書中，為了更好 的理解，通常摻雜部分被表示為"Ρ"或"η"摻雜。應該清楚理解，這種表示不是用于限制。摻 雜類型可以是任意的，只要實現(xiàn)了所描述的功能即可。此外，在所有實施例中，摻雜類型可 以反轉。
[0062]如本文所使用的，術語"具有"、"包含"、"包括"等是開放性術語，這表示所提元件 或特征的存在，但是不排除附加的元件或特征。冠詞"一個"和"該"用于包括多個以及多個， 除非另有明確指定。
[0063] 通過變化和應用的上述范圍，應該理解，不通過前面的說明書也不通過附圖來限 制本發(fā)明。相反，僅通過以下權利要求及其等效物來限制本發(fā)明。
【主權項】
1. 一種高電子迀移率晶體管，包括： 緩沖區(qū)域； 阻擋區(qū)域，與所述緩沖區(qū)域鄰接并沿著所述緩沖區(qū)域延伸，所述緩沖區(qū)域和所述阻擋 區(qū)域由具有不同帶隙的半導體材料形成，使得由于壓電效應而在所述緩沖區(qū)域和所述阻擋 區(qū)域之間的界面處出現(xiàn)包括二維電荷載流子氣體的導電溝道；以及 柵極結構，被配置為控制所述溝道的傳導狀態(tài)，所述柵極結構包括導電柵電極、第一摻 雜半導體區(qū)域、第二摻雜半導體區(qū)域和電阻器， 其中所述第一摻雜半導體區(qū)域與所述柵電極的第一部分直接電接觸； 其中所述第二摻雜半導體區(qū)域與所述柵電極的第二部分直接電接觸， 其中所述第一摻雜半導體區(qū)域和所述第二摻雜半導體區(qū)域具有相反的導電類型并相 互形成pn結，并且 其中所述柵電極的所述第一部分和所述第二部分通過所述電阻器相互電耦合。2. 根據(jù)權利要求1所述的晶體管，其中所述第一摻雜半導體區(qū)域包括形成在所述阻擋 區(qū)域上的半導體材料的第一摻雜層，其中所述第二摻雜半導體區(qū)域包括形成在所述第一摻 雜半導體區(qū)域上的半導體材料的第二摻雜層，并且其中所述電阻器通過所述第一摻雜層的 與所述第一摻雜半導體區(qū)域物理隔離的部分形成。3. 根據(jù)權利要求2所述的晶體管，其中所述緩沖區(qū)域包括氮化鎵，其中所述阻擋區(qū)域包 括氮化鋁鎵，其中所述半導體材料的第一摻雜層是P型氮化鎵或氮化鋁鎵的層，并且其中所 述半導體材料的第二摻雜層是η型氮化鎵或氮化鋁鎵的層。4. 根據(jù)權利要求3所述的晶體管，其中所述第一摻雜半導體區(qū)域直接鄰接并覆蓋所述 阻擋區(qū)域，其中所述第二摻雜半導體區(qū)域直接鄰接并覆蓋所述第一摻雜半導體區(qū)域，其中 所述第二半導體區(qū)域的面積小于所述第一摻雜半導體區(qū)域的面積，使得所述第二摻雜半導 體區(qū)域僅部分地覆蓋所述第一摻雜半導體區(qū)域，其中所述柵電極的所述第一部分與所述第 一半導體區(qū)域的未被覆蓋的部分直接電接觸。5. 根據(jù)權利要求4所述的晶體管，其中所述電阻器通過所述第一摻雜層的多個矩形部 分形成，并且其中所述多個矩形部分中的每個矩形部分均與所述柵電極的所述第一部分和 所述第二部分電連接，并且其中每個所述矩形部分均通過形成在所述阻擋區(qū)域上的鈍化層 與所述第一摻雜半導體區(qū)域電絕緣。6. 根據(jù)權利要求5所述的晶體管，還包括主柵極總線和多個柵極指，所述主柵極總線和 所述柵極指由金屬化層形成，其中所述柵電極的所述第一部分和所述第二部分由所述柵極 指中的交替的柵極指形成，并且其中從晶體管的上方往下看時，每個所述柵極指均垂直于 所述主柵極總線并且所述多個矩形部分中的每個矩形部分均被布置在所述第一摻雜半導 體區(qū)域和所述主柵極總線之間。7. 根據(jù)權利要求6所述的晶體管，其中所述多個矩形部分中的每個矩形部分均相互并 聯(lián)連接并具有50k Ω和150k Ω之間的電阻，并且其中所述電阻器具有500 Ω和l〇k Ω之間的 電阻。8. 根據(jù)權利要求2所述的晶體管，其中所述第一摻雜半導體區(qū)域還包括半導體材料的 比所述第一摻雜層更重摻雜的第三摻雜層，其中所述第三摻雜層形成在所述第一摻雜層上 并且與所述柵電極的所述第一部分直接電接觸，其中所述第二摻雜半導體區(qū)域還包括半導 體材料的比所述第二摻雜層更重摻雜的第四摻雜層，并且其中所述第四摻雜層形成在所述 第二摻雜層上并且與所述柵電極的所述第二部分直接電接觸。9. 根據(jù)權利要求2所述的晶體管，其中所述阻擋區(qū)域包括第一主面和遠離所述第一主 面延伸的凹部，并且其中所述第一摻雜半導體區(qū)域形成在所述凹部中。10. -種高電子迀移率晶體管，包括： 緩沖區(qū)域； 阻擋區(qū)域，與所述緩沖區(qū)域鄰接并沿著所述緩沖區(qū)域延伸，所述緩沖區(qū)域和所述阻擋 區(qū)域由具有不同帶隙的半導體材料形成，使得由于壓電效應而在所述緩沖區(qū)域和所述阻擋 區(qū)域之間的界面處出現(xiàn)包括二維電荷載流子氣體的導電溝道；以及 柵極結構，被配置為控制所述溝道的傳導狀態(tài)并且包括導電柵電極以及集成到所述柵 極結構中的RC網(wǎng)絡， 其中所述RC網(wǎng)絡包括第一電容器、第二電容器和電阻器，其中所述第一電容器和所述 第二電容器以串聯(lián)配置連接在所述柵電極和所述溝道之間，并且其中所述電阻器與所述第 一電容器并聯(lián)連接且與所述第二電容器串聯(lián)連接。11. 根據(jù)權利要求10所述的晶體管，其中所述第一電容器與所述柵電極和第一節(jié)點直 接電接觸，其中所述第二電容器與所述第一節(jié)點和所述阻擋區(qū)域直接電接觸，并且其中所 述電阻器與所述柵電極和所述第一節(jié)點直接電接觸。12. 根據(jù)權利要求11所述的晶體管，其中所述柵極結構包括布置在所述阻擋區(qū)域上的 第一摻雜半導體區(qū)域和布置在所述第一摻雜半導體區(qū)域上的第二摻雜半導體區(qū)域，其中所 述第一電容器通過第一摻雜半導體區(qū)域和所述阻擋區(qū)域之間的第一 pn結形成，并且其中所 述第二電容器通過所述第一摻雜半導體區(qū)域和所述第二摻雜半導體區(qū)域之間的第二pn結 形成。13. 根據(jù)權利要求12所述的晶體管，其中所述第一摻雜半導體區(qū)域包括形成在所述阻 擋區(qū)域上的半導體材料的第一摻雜層，其中所述第二摻雜半導體區(qū)域包括形成在所述第一 摻雜半導體區(qū)域上的半導體材料的第二摻雜層，并且其中所述電阻器通過所述第一摻雜層 的與所述第一摻雜半導體區(qū)域物理隔離的部分形成。14. 根據(jù)權利要求13所述的晶體管，其中所述電阻器具有至少500 Ω的電阻，其中所述 第一電容器和所述第二電容器的電容值為使得所述RC網(wǎng)絡的主極點時間常數(shù)與所述RC網(wǎng) 絡的零時間常數(shù)的比率在1.5和0.5之間，其中所述主極點時間常數(shù)等于所述電阻器的電阻 乘以所述第一電容器和所述第二電容器的總電容，并且其中所述零時間常數(shù)等于所述電阻 器的電阻乘以所述第二電容器的電容。15. 根據(jù)權利要求14所述的晶體管，其中通過所述第一摻雜層的相互并聯(lián)連接的多個 矩形部分來提供所述電阻器。16. -種高電子迀移率晶體管，包括： 緩沖區(qū)域； 阻擋區(qū)域，與所述緩沖區(qū)域鄰接并沿著所述緩沖區(qū)域延伸，所述緩沖區(qū)域和所述阻擋 區(qū)域由具有不同帶隙的半導體材料形成，使得由于壓電效應而在所述緩沖區(qū)域和所述阻擋 區(qū)域之間的界面處出現(xiàn)包括二維電荷載流子氣體的導電溝道； 源電極和漏電極，相互隔開并且與所述溝道歐姆接觸； 柵極結構，被配置為控制所述溝道的傳導狀態(tài)，所述柵極結構包括導電柵電極、第一二 極管、第二二極管和電阻器， 其中所述柵極結構被配置為使得所述溝道在正柵極-源極電位下處于傳導狀態(tài)而在零 柵極-源極電位下處于非傳導狀態(tài)， 其中所述第一二極管被布置為在所述正柵極-源極電位下被正向偏置， 其中所述第二二極管被布置為在所述正柵極-源極電位下被反向偏置，并且 其中在正柵極-源極電位下，只有所述柵電極和所述第一二極管之間的連接通過所述 電阻器。17. 根據(jù)權利要求16所述的晶體管，其中所述柵極結構包括布置在所述阻擋區(qū)域上的 第一摻雜半導體區(qū)域和布置在所述第一摻雜半導體區(qū)域上的第二摻雜半導體區(qū)域，其中所 述第一二極管通過第一摻雜半導體區(qū)域和所述阻擋區(qū)域之間的第一 pn結形成，并且其中所 述第二二極管通過所述第一摻雜半導體區(qū)域和所述第二摻雜半導體區(qū)域之間的第二pn結 形成。18. 根據(jù)權利要求17所述的晶體管，其中所述第一摻雜半導體區(qū)域包括形成在所述阻 擋區(qū)域上的半導體材料的第一摻雜層，其中所述第二摻雜半導體區(qū)域包括形成在所述第一 摻雜半導體區(qū)域上的半導體材料的第二摻雜層，并且其中所述電阻器通過所述第一摻雜層 的與所述第一摻雜半導體區(qū)域物理隔離的部分形成。19. 根據(jù)權利要求18所述的晶體管，其中所述電阻器通過所述第一摻雜層的多個矩形 部分形成，并且其中所述多個矩形部分中的每個矩形部分均與所述柵電極的第一部分和第 二部分電連接，并且其中每個所述矩形部分均通過形成在所述阻擋區(qū)域上的鈍化層與所述 第一摻雜半導體區(qū)域物理隔開。20. 根據(jù)權利要求19所述的晶體管，其中所述多個矩形部分中的每個矩形部分均相互 并聯(lián)連接并具有50k Ω和150k Ω之間的電阻，并且其中所述電阻器具有500 Ω和l〇k Ω之間 的電阻。
【文檔編號】H01L29/423GK106024878SQ201610176655
【公開日】2016年10月12日
【申請日】2016年3月24日
【發(fā)明人】G·庫拉托拉, O·黑伯倫
【申請人】英飛凌科技奧地利有限公司