一種led芯片的制備方法及采用該方法制備的led芯片的制作方法
【專利摘要】本發(fā)明提供了一種LED芯片的制備方法及采用該方法制備的LED芯片，LED芯片包括依次生長在襯底上的N型半導(dǎo)體層、發(fā)光層、P型半導(dǎo)體層、電流阻擋層以及覆蓋在電流阻擋層上的ITO透明導(dǎo)電層，N型半導(dǎo)體層制作有N電極，ITO透明導(dǎo)電層上制作P電極，所述N電極外側(cè)的芯片上表面沉積有SiO2保護(hù)層，P電極外側(cè)的芯片上表面依次沉積有SiON增透膜和SiO2保護(hù)層。本發(fā)明由于在ITO透明導(dǎo)電層的表面上沉積了一層SiON增透膜和使用磷酸溶液蝕刻SiON增透膜，使得在ITO透明導(dǎo)電層在芯片的制作流程中避免損傷和污染，提高了ITO透明導(dǎo)電層質(zhì)量，使得LED芯片亮度提升的同時(shí)芯片電壓下降，使LED更加節(jié)能環(huán)保。
【專利說明】
一種LED芯片的制備方法及米用該方法制備的LED芯片
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及LED芯片制造領(lǐng)域，特別地，涉及一種LED芯片的制備方法及采用該方 法制備的LED芯片。
【背景技術(shù)】
[0002] LED芯片制作過程中，IT0(Indium Tin Oxide氧化銦錫)薄膜的制作是很重要的一 個(gè)環(huán)節(jié)，目的是利用ΙΤ0薄膜的導(dǎo)電性進(jìn)行電流擴(kuò)展，且由于ΙΤ0膜具有良好的透明性，保證 了LED芯片的出光效率。
[0003] 目前，制作LED芯片從蒸鍍ΙΤ0透明導(dǎo)電層到沉積Si02保護(hù)層這個(gè)過程中依次包括 步驟：1、蒸鍍IT0透明導(dǎo)電層;2、IT0光刻；3、IT0蝕刻圖形化;4、IT0圖形化后去膠;5、ICP光 亥lj; 6、ICP刻蝕露出N區(qū)；7、ICP刻蝕后去膠;8、沉積Si02保護(hù)層。上述步驟中，ΙΤ0透明導(dǎo)電層 會在光刻、刻蝕及去膠過程中反復(fù)多次受到顯影液和去膠液的浸蝕，這樣會使得ΙΤ0透明導(dǎo) 電層的質(zhì)量下降，影響出光效率，降低芯片亮度;而且ΙΤ0透明導(dǎo)電層表面的光刻膠不能百 分之百去除干凈，殘留的雜質(zhì)還會影響ΙΤ0透明導(dǎo)電層與金屬電極的接觸，導(dǎo)致芯片電壓升 尚。
[0004] 中國專利申請201410596788.7公開了一種LED芯片的Al2〇3/SiON增透膜結(jié)構(gòu)的生 長方法:將完成ΙΤ0蝕刻后的LED芯片放入到生長Al 2〇3薄膜的M0CVD腔體中，再將M0CVD腔體 升溫到400-680°C，通入腔體A1源與0源，生長Al 2〇3薄膜充當(dāng)電極增透膜;使用負(fù)性光刻膠對 Al2〇3薄膜進(jìn)行PAD光刻，在光刻膠上形成PAD圖形;使用ICP設(shè)備對Al2〇3薄膜進(jìn)行干法刻蝕， 去除PAD圖形區(qū)域里的A1203薄膜;在刻蝕掉的增透膜上蒸鍍金屬電極，形成P、N電極結(jié)構(gòu)， 然后去除光刻膠，并將去膠后的芯片放入管式爐中退火處理;將制備好電極的LED產(chǎn)品放入 等離子增強(qiáng)化學(xué)氣相沉積PECVD設(shè)備腔體中，通入N 2預(yù)熱，然后通入稀釋過的硅烷、一氧化 二氮和氨氣的混合氣體，生長SiON增透膜；使用濕法刻蝕工藝刻蝕掉P、N電極表面上的 SiON，至此增透膜生長完畢。該專利申請是在完成ΙΤ0蝕刻后在芯片的表面生長Al203/Si0N 增透膜結(jié)構(gòu)，其ΙΤ0蝕刻之前的步驟還會受到損傷和污染，從而影響ΙΤ0膜層的質(zhì)量，影響 LED的發(fā)光亮度。
[0005] 因而，如何突破現(xiàn)有技術(shù)進(jìn)一步提高LED的亮度仍然是本領(lǐng)域技術(shù)人員亟待解決 的技術(shù)課題。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明目的在于提供一種LED芯片的制備方法及采用該方法制備的LED芯片，以解 決現(xiàn)有LED芯片制程中ΙΤ0透明導(dǎo)電層易被損傷和污染而影響LED亮度的問題，本發(fā)明所提 供的LED芯片的制備方法是在蒸鍍ΙΤ0透明導(dǎo)電層之后接著在ΙΤ0表面沉積一層SiON增透 膜，使得ΙΤ0在芯片制程中受到SiON增透膜的保護(hù)，且在設(shè)置P電極前使用磷酸溶液蝕刻 SiON增透膜，提高了 ΙΤ0透明導(dǎo)電層的質(zhì)量，可以有效的提升LED芯片的出光效率。
[0007] 為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種LED芯片的制備方法，包括如下步驟：
[0008]步驟A、在襯底上先后形成包含N型半導(dǎo)體層、發(fā)光層及P型半導(dǎo)體層的外延層和 ΙΤ0透明導(dǎo)電層；
[0009 ] 步驟B、在ΙΤ0透明導(dǎo)電層上沉積一層SiON增透膜；
[0010] 步驟C、通過光刻和刻蝕形成N型半導(dǎo)體層上的臺階;使得上臺階部上的發(fā)光層、P 型半導(dǎo)體層、ΙΤ0透明導(dǎo)電層和SiON增透膜均保留，而下臺階部上的發(fā)光層、P型半導(dǎo)體層、 ΙΤ0透明導(dǎo)電層和SiON增透膜均被蝕刻去除；
[0011] 步驟D、在包括SiON增透膜和N型半導(dǎo)體層的下臺階部的LED整個(gè)上表面整面形成 一層Si〇2保護(hù)層；
[0012] 步驟E、通過光刻和蝕刻Si02保護(hù)層和SiON增透膜而在ΙΤ0透明導(dǎo)電層上方形成用 于設(shè)置P電極的凹槽P，且通過光刻和蝕刻Si〇2保護(hù)層在所述下臺階部上方形成用于設(shè)置N 電極的凹槽N;其中，在形成凹槽P時(shí)，先使用Β0Ε溶液蝕刻Si02保護(hù)層，后使用磷酸溶液蝕刻 SiON增透膜；
[0013] 步驟F、在所述凹槽P處制作P電極和在所述凹槽N處制作N電極。
[0014]在本發(fā)明中，步驟A中在形成ΙΤ0透明導(dǎo)電層之前還包括如下步驟：
[0015] 步驟a、在LED外延層上整面沉積電流阻擋層；
[0016] 步驟b、利用光刻和蝕刻去掉部分電流阻擋層，保留所需圖案的電流阻擋層結(jié)構(gòu)。
[0017] 在本發(fā)明中，所述步驟B中采用等離子體增強(qiáng)化學(xué)氣相沉積法沉積SiON增透膜的 厚度范圍為100~1500埃。
[0018] 在本發(fā)明中，所述步驟C中采用Β0Ε溶液蝕刻SiON增透膜。
[0019]在本發(fā)明中，所述步驟C中使用Β0Ε溶液對SiON增透膜的蝕刻時(shí)間為30~120秒。
[0020] 在本發(fā)明中，所述步驟E中使用的磷酸溶液中磷酸與水的體積比為1~9:1，腐蝕溫 度為80 °C~200 °C，腐蝕時(shí)間為30~200秒。
[0021] 另外，本發(fā)明還提供一種上述方法制備的LED芯片，所述LED芯片在厚度方向依次 包括襯底、外延層和電極，且所述外延層包括N型半導(dǎo)體層、發(fā)光層及P型半導(dǎo)體層，N型半導(dǎo) 體層為包括上臺階部和下臺階部的臺階型結(jié)構(gòu)，發(fā)光層及P型半導(dǎo)體層依次設(shè)置在所述上 臺階部上方，所述P型半導(dǎo)體層上還設(shè)有ΙΤ0透明導(dǎo)電層，所述電極包括設(shè)置在下臺階部上 的N電極和設(shè)置在ΙΤ0透明導(dǎo)電層上的P電極，所述N電極外側(cè)的芯片上表面沉積有Si0 2保護(hù) 層，P電極外側(cè)的芯片上表面依次沉積有SiON增透膜和Si02保護(hù)層。
[0022] 在本發(fā)明中，所述SiON增透膜的厚度為100~1500埃。
[0023] 在本發(fā)明中，所述P型半導(dǎo)體層上設(shè)有電流阻擋層，所述ΙΤ0透明導(dǎo)電層覆蓋于所 述電流阻擋層上方。
[0024] 相比于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果：
[0025] 1、本發(fā)明在LED外延層上完成沉積ΙΤ0透明導(dǎo)電層之后接著在ΙΤ0表面沉積一層 SiON增透膜，使得ΙΤ0透明導(dǎo)電層在光刻、刻蝕以及光刻后去膠過程中受到了 SiON增透膜的 保護(hù)，避免了 ΙΤ0透明導(dǎo)電層受損傷和污染，提高了 ΙΤ0透明導(dǎo)電層的質(zhì)量，使LED芯片亮度 提升的同時(shí)電壓有所降低；
[0026] 2、本發(fā)明在形成P電極的凹槽P時(shí)采用磷酸溶液刻蝕SiON增透膜，減少LED芯片與 Β0Ε溶液接觸的時(shí)間，進(jìn)一步降低或避免LED芯片制備過程中對的IT0透明導(dǎo)電層傷害；另 外，這也降低了 Β0Ε溶液滲透過IT0透明導(dǎo)電層而腐蝕IT0透明導(dǎo)電層底下電流阻擋層的風(fēng) 險(xiǎn)，進(jìn)一步保證了 LED芯片的出光效率。
[0027] 除了上面所描述的目的、特征和優(yōu)點(diǎn)之外，本發(fā)明還有其它的目的、特征和優(yōu)點(diǎn)。 下面將參照圖，對本發(fā)明作進(jìn)一步詳細(xì)的說明。
【附圖說明】
[0028] 構(gòu)成本申請的一部分的附圖用來提供對本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí) 施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中：
[0029] 圖1是本發(fā)明一種LED芯片的剖視結(jié)構(gòu)示意圖；
[0030] 其中，1、襯底，2、N型半導(dǎo)體層，21、上臺階部，22、下臺階部，3、發(fā)光層、4、P型半導(dǎo) 體層，5、IT0透明導(dǎo)電層，6、Si0N增透膜，7、Si0 2保護(hù)層，8、N電極，9、P電極，10、電流阻擋層。
【具體實(shí)施方式】
[0031] 以下結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明，但是本發(fā)明可以根據(jù)權(quán)利要求限 定和覆蓋的多種不同方式實(shí)施。
[0032] 參見圖1，本發(fā)明的一種LED芯片，該LED芯片在厚度方向依次包括襯底1、外延層和 電極，且外延層包括N型半導(dǎo)體層2、發(fā)光層3及P型半導(dǎo)體層4，N型半導(dǎo)體層2為包括上臺階 部21和下臺階部22的臺階型結(jié)構(gòu)，發(fā)光層3及P型半導(dǎo)體層4依次設(shè)置在所述上臺階部21上 方，P型半導(dǎo)體層4上還設(shè)有ΙΤ0透明導(dǎo)電層5,電極包括設(shè)置在下臺階部22上的N電極8和設(shè) 置在ΙΤ0透明導(dǎo)電層5上的P電極9，N電極外側(cè)的芯片上表面沉積有Si0 2保護(hù)層7，P電極外側(cè) 的芯片上表面依次沉積有SiON增透膜6和Si02保護(hù)層7。
[0033] 在一種具體的實(shí)施方式中，SiON增透膜6的厚度為100~1500埃。
[0034]在一種具體的實(shí)施方式中，P型半導(dǎo)體層4上設(shè)有電流阻擋層10，IT0透明導(dǎo)電層5 覆蓋于電流阻擋層上方。
[0035] 本發(fā)明實(shí)施例的上述LED芯片的制備方法，包括如下步驟：
[0036] 步驟A、在襯底1上依次生長N型半導(dǎo)體層2、發(fā)光層3及P型半導(dǎo)體層4而形成LED外 延層;并在外延層上蒸鍍ΙΤ0透明導(dǎo)電層5;具體地，可采用金屬有機(jī)化學(xué)氣相沉積、分子束 外延或氫化物氣相外延技術(shù)生長發(fā)光外延層，本發(fā)明中優(yōu)選的采用金屬有機(jī)化學(xué)氣相沉積 技術(shù)生長外延層。
[0037]步驟B、在ΙΤ0透明導(dǎo)電層5上沉積一層SiON增透膜6;本發(fā)明中優(yōu)選的采用等離子 體增強(qiáng)化學(xué)氣相沉積法在ΙΤ0透明導(dǎo)電層的表面沉積SiON增透膜。
[0038]步驟C、通過光刻和刻蝕形成N型半導(dǎo)體層2上的臺階;使得上臺階部21上的發(fā)光層 3、P型半導(dǎo)體層4、ΙΤ0透明導(dǎo)電層5和SiON增透膜6均保留，而下臺階部22上的發(fā)光層3、P型 半導(dǎo)體層4、IT0透明導(dǎo)電層5和SiON增透膜6均被蝕刻去除。具體的包括:使用光刻膠對SiON 增透膜進(jìn)行ΙΤ0光刻，在光刻膠層上形成ΙΤ0圖層；以ΙΤ0圖層為掩模用Β0Ε溶液對SiON增透 膜蝕刻30~120秒，去除SiON增透膜；以ΙΤ0圖層為掩模對ΙΤ0透明導(dǎo)電層進(jìn)行ΙΤ0刻蝕，后去 除IT 0光刻后的光刻膠；在P型半導(dǎo)體層上使用光刻膠進(jìn)行ME SA光刻，在光刻膠層上形成 MESA圖層，以MESA圖層為掩模利用ICP刻蝕自上至下依次刻蝕P型半導(dǎo)體層4、發(fā)光層3以及N 型半導(dǎo)體層2,使N型半導(dǎo)體層2形成具有上臺階部21及下臺階部22的臺階狀結(jié)構(gòu)，露出N型 半導(dǎo)體層;后去除MESA光刻后的光刻膠。
[0039] 步驟D、在包括SiON增透膜6和N型半導(dǎo)體層的下臺階部22的LED整個(gè)上表面整面形 成一層Si0 2保護(hù)層7;
[0040] 步驟E、通過光刻和蝕刻Si〇2保護(hù)層7和SiON增透膜6而在ΙΤ0透明導(dǎo)電層5上方形 成用于設(shè)置P電極9的凹槽P，且通過光刻和蝕刻Si0 2保護(hù)層7在下臺階部22上方形成用于設(shè) 置N電極8的凹槽N;其中，在形成凹槽P時(shí)，先使用Β0Ε溶液蝕刻Si0 2保護(hù)層7，后使用磷酸溶 液蝕刻SiON增透膜6。在本發(fā)明中，使用光刻膠對Si02保護(hù)層進(jìn)行PAD光刻，在光刻膠層上形 成PAD圖層;對PAD圖層進(jìn)行刻蝕，先使用Β0Ε溶液對PAD圖層區(qū)域的Si0 2保護(hù)層進(jìn)行腐蝕，后 再用磷酸溶液對PAD圖層區(qū)域的SiON增透膜進(jìn)行腐蝕，分別去除PAD圖層區(qū)域的SiO保護(hù)層 2 和SiON增透膜，以形成凹槽P及凹槽N;在該步驟中，使用的磷酸溶液中磷酸與水的體積比為 1~9:1，腐蝕溫度為80°C~200°C，腐蝕時(shí)間為30~200秒。
[0041 ] 步驟F、在凹槽P處制作P電極9和在凹槽N處制作N電極8。
[0042]在一種具體的實(shí)施方式中，步驟A中在形成ΙΤ0透明導(dǎo)電層5之前還包括如下步驟：
[0043] 步驟a、在LED外延層上整面沉積電流阻擋層10;
[0044]步驟b、利用光刻和蝕刻去掉部分電流阻擋層，保留所需圖案的電流阻擋層結(jié)構(gòu)。
[0045] 在一種具體的實(shí)施方式中，步驟B中采用等離子體增強(qiáng)化學(xué)氣相沉積法沉積SiON 增透膜6的厚度范圍為100~1500埃。
[0046] 在一種具體的實(shí)施方式中，步驟C中采用Β0Ε溶液蝕刻SiON增透膜6。
[0047]在一種具體的實(shí)施方式中，步驟E中使用Β0Ε溶液對Si02保護(hù)層的腐蝕時(shí)間為30~ 120 秒。
[0048] 在本發(fā)明中選取六片同爐同圈的外延片（外延片同爐同圈是為了確保外延片光電 參數(shù)的一致性，保證本實(shí)驗(yàn)結(jié)論的準(zhǔn)確性。六片外延片的其中三片采用現(xiàn)有的方法制作，即 不涉及設(shè)置SiON增透膜和使用磷酸溶液蝕刻SiON增透膜，另外三片采用本發(fā)明的方法制 作)制備成芯片，外觀檢驗(yàn)表明實(shí)驗(yàn)芯片外觀正常，并點(diǎn)測電性參數(shù)如表1:
[0049] 表 1
[0050]
[00511由上述表1中的參數(shù)可知:本發(fā)明方法制得的LED芯片結(jié)構(gòu)，由于在蒸鍍ΙΤ0透明導(dǎo) 電層之后沉積了一層SiON增透膜，且在設(shè)置P電極前使用磷酸溶液蝕刻SiON增透膜，使得 ITO透明導(dǎo)電層在芯片的整個(gè)制作過程中不被腐蝕和污損，提高ITO透明導(dǎo)電層的質(zhì)量。采 用本發(fā)明方法制得的芯片與現(xiàn)有方法制得的芯片相比電壓VF1降低了 0.042V，亮度L0P1提 高了 1.8mw，亮度提高比例為0.91 %。實(shí)現(xiàn)了提升LED亮度同時(shí)降低電壓的目的。
[0052]在本發(fā)明中，分別選取全測數(shù)據(jù)平均值附近的采用現(xiàn)有方法制得芯片和采用本發(fā) 明方法制得的芯片進(jìn)行封裝，藍(lán)光封裝數(shù)據(jù)如表2:
[0053]表 2
[0056]由上述表2中的數(shù)據(jù)可知:采用本發(fā)明方法制備的LED芯片封裝的LED與采用現(xiàn)有 方法制備的LED芯片封裝的LED相比電壓降低了 0.042V，光功率提高了 1.9mw，提高比例為 0.78 %，發(fā)光效率提高了 1.1 %。
[0057]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技 術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種LED芯片的制備方法，其特征在于，包括如下步驟： 步驟A、在襯底（1)上先后形成包含N型半導(dǎo)體層(2)、發(fā)光層(3)及P型半導(dǎo)體層(4)的外 延層和ITO透明導(dǎo)電層(5); 步驟B、在I TO透明導(dǎo)電層(5)上沉積一層Si ON增透膜(6); 步驟C、通過光刻和刻蝕形成N型半導(dǎo)體層(2)上的臺階;使得上臺階部（21)上的發(fā)光層 (3)、P型半導(dǎo)體層(4)、IT0透明導(dǎo)電層(5)和SiON增透膜(6)均保留，而下臺階部(22)上的發(fā) 光層(3)、P型半導(dǎo)體層(4)、IT0透明導(dǎo)電層(5)和SiON增透膜(6)均被蝕刻去除； 步驟D、在包括SiON增透膜(6)和N型半導(dǎo)體層的下臺階部(22)的LED整個(gè)上表面整面形 成一層Si02保護(hù)層(7); 步驟E、通過光刻和蝕刻Si02保護(hù)層(7)和SiON增透膜(6)而在IT0透明導(dǎo)電層(5)上方形 成用于設(shè)置P電極(9)的凹槽P，且通過光刻和蝕刻Si02保護(hù)層(7)在所述下臺階部(22)上方 形成用于設(shè)置N電極（8)的凹槽N;其中，在形成凹槽P時(shí)，先使用B0E溶液蝕刻Si0 2保護(hù)層 (7)，后使用磷酸溶液蝕刻SiON增透膜(6); 步驟F、在所述凹槽P處制作P電極和在所述凹槽N處制作N電極。2. 根據(jù)權(quán)利要求1所述的LED芯片的制備方法，其特征在于，步驟A中在形成IT0透明導(dǎo) 電層(5)之前還包括如下步驟： 步驟a、在LED外延層上整面沉積電流阻擋層（10); 步驟b、利用光刻和蝕刻去掉部分電流阻擋層，保留所需圖案的電流阻擋層結(jié)構(gòu)。3. 根據(jù)權(quán)利要求1所述的LED芯片的制備方法，其特征在于，所述步驟B中采用等離子體 增強(qiáng)化學(xué)氣相沉積法沉積S iON增透膜(6)的厚度范圍為100~1500埃。4. 根據(jù)權(quán)利要求1所述的LED芯片的制備方法，其特征在于，所述步驟C中采用B0E溶液 蝕刻SiON增透膜(6)。5. 根據(jù)權(quán)利要求4所述的LED芯片的制備方法，其特征在于，所述步驟C中使用B0E溶液 對S iON增透膜(6)的蝕刻時(shí)間為30~120秒。6. 根據(jù)權(quán)利要求1所述的LED芯片的制備方法，其特征在于，所述步驟E中使用的磷酸溶 液中磷酸與水的體積比為1~9:1，腐蝕溫度為80°C~200°C，腐蝕時(shí)間為30~200秒。7. 根據(jù)權(quán)利要求1~6任一項(xiàng)所述方法制備的LED芯片，其特征在于，所述LED芯片在厚 度方向依次包括襯底（1)、外延層和電極，且所述外延層包括N型半導(dǎo)體層(2)、發(fā)光層(3)及 P型半導(dǎo)體層(4)，N型半導(dǎo)體層(2)為包括上臺階部(21)和下臺階部(22)的臺階型結(jié)構(gòu)，發(fā) 光層(3)及P型半導(dǎo)體層(4)依次設(shè)置在所述上臺階部（21)上方，所述P型半導(dǎo)體層(4)上還 設(shè)有IT0透明導(dǎo)電層(5)，所述電極包括設(shè)置在下臺階部(22)上的N電極(8)和設(shè)置在IT0透 明導(dǎo)電層（5)上的P電極(9)，所述N電極外側(cè)的芯片上表面沉積有Si0 2保護(hù)層（7)，P電極外 側(cè)的芯片上表面依次沉積有SiON增透膜(6)和Si02保護(hù)層(7)。8. 根據(jù)權(quán)利要求7所述一種高亮度LED芯片，其特征在于，所述SiON增透膜(6)的厚度為 100 ~1500埃。9. 根據(jù)權(quán)利要求7所述一種高亮度LED芯片，其特征在于，所述P型半導(dǎo)體層(4)上設(shè)有 電流阻擋層（10)，所述IT0透明導(dǎo)電層(5)覆蓋于所述電流阻擋層上方。
【文檔編號】H01L33/42GK106025012SQ201610595189
【公開日】2016年10月12日
【申請日】2016年7月26日
【發(fā)明人】胡棄疾, 張雪亮, 汪延明
【申請人】湘能華磊光電股份有限公司