一種crlh分支線耦合器的結構及其設計方法
【專利摘要】本發(fā)明公開了一種CRLH分支線耦合器的結構及其設計方法，該結構印制在介電常數為2.65，厚度為1.5mm的P4BM?2介質板上，刻蝕在微帶線內部的DRC用于實現(xiàn)負的介電常數，其兩側的交指縫隙用于實現(xiàn)負的磁導率。本發(fā)明提出利用DRC構造CRLH傳輸線結構，然后利用該傳輸線結構分別實現(xiàn)+90°50Ω和+90°35Ω的傳輸線，將實現(xiàn)的傳輸線應用到分支線耦合器的設計中，大大減小了分支線耦合器的尺寸，該方法尺寸縮減大、不會帶來后向輻射，可以用于任何頻段，易于集成和封裝，調試起來也比較容易，同時具有較高的設計自由度。
【專利說明】
一種CRLH分支線耦合器的結構及其設計方法
技術領域
[0001] 本發(fā)明屬于微波工程技術領域，涉及一種CRLH分支線耦合器的結構及其設計方 法。
【背景技術】
[0002] 分支線耦合器是微波工程的重要器件之一，也是平面微波集成電路的基本器件之 一，尤其是功率等分的3dB分支線耦合器，不僅容易制作，而且它的輸出端口位于同一側，因 而結構上易于同半導體器件結合，構成平衡混頻器、移相器和開關等集成電路，它也被廣泛 應用于天線饋電網絡的設計之中。然而在理論上，分支線耦合器的兩個輸出端口的輸出信 號在工作頻率上的相位差總是90°，所以無論采用何種方法、何種材料設計分支線耦合器， 其四臂的長度都約等于四分之一波導波長，當工作在低頻段時，這個尺寸對于微波集成電 路而言是很大的。因此，如何縮小分支線耦合器的電路尺寸一直是微波工程設計人員的研 究熱點。
[0003] 到目前為止，研究人員提出了大致有以下四大類方法來減小分支線耦合器的電路 面積：
[0004] -是采用集總元件:采用這種方法設計出來的分支線耦合器的面積能控制在很小 的范圍內，然而由于采用了集總元件，因此其加工一般比較麻煩，而且集總元件的Q值一般 比較高，因此其設計精度要求比較高而且工作帶寬也很窄，此外，由于集總元件自身的諧 振，該類分支線耦合器不能應用于高頻場合。
[0005] 二是在地板上腐蝕電磁帶隙（EBG)結構：由于EBG結構的慢波效應，采用這種方法 可以使其面積有效地縮小20%左右，但是由于采用了 EBG結構，這樣就容易產生后向輻射， 帶來不易集成和封裝等問題，而且相對于其它各類方法來說，腐蝕EBG所帶來的尺寸縮小并 不是很大。
[0006] 三是采用具有高介電常數、介質板很厚的微帶板:這種方法可以把分支線耦合器 的面積縮小至1/16,但是這種方法的其中一個缺點是介質損耗太大，這樣其性能就大大降 低，它另一個缺點是加工精度要求很高，要求達到微米級的加工精度，因此，這一設計是不 太容易推廣的。
[0007] 四是對分支線耦合器的分支線或平行線依照分形幾何或普通曲折線進行曲折來 達到減小尺寸的目的，但是由于分形幾何結構無法用解析表達式表示，只能手動逐段建模， 靈活性和可調性比較差。另外，因為分支線和平行線寬度不同，采用分形幾何之后，保證其 各自電長度為90°需要經過微調優(yōu)化，對于可調性比較差的分形幾何模型，上述優(yōu)化過程是 非常復雜而且耗時的。而且對線寬較寬的傳輸線進行曲折或分形也比較困難，此外，曲折或 分形同時也會帶來大量彎折，這就增大了結構的不連續(xù)性和線間的耦合，從而導致匹配特 性與正交相移特性優(yōu)化過程復雜。

【發(fā)明內容】

[0008] 本發(fā)明的目的在于克服上述技術存在的缺陷，提供一種CRLH分支線耦合器的結構 及其設計方法，提出利用DRC構造 CRLH傳輸線結構，然后利用該傳輸線結構分別實現(xiàn)+90° 50 Ω和+90° 35 Ω的傳輸線，將實現(xiàn)的傳輸線應用到分支線耦合器的設計中，大大減小了分支 線耦合器的尺寸，該方法尺寸縮減大、不會帶來后向輻射，可以用于任何頻段，易于集成和 封裝，調試起來也比較容易，同時具有較高的設計自由度。
[0009] 其具體技術方案為：
[0010] 一種CRLH分支線耦合器的結構，該結構印制在介電常數為2.65,厚度為1.5mm的 P4BM-2介質板上，刻蝕在微帶線內部的DRC用于實現(xiàn)負的介電常數，其兩側的交指結構用于 實現(xiàn)負的磁導率，所述交指結構和DRC以首尾串聯(lián)的方式鑲嵌于微帶線中。
[0011] -種CRLH分支線耦合器的結構的設計方法，其步驟如下：
[0012] 步驟1:構造 CRLH傳輸線結構，必須得具備串聯(lián)電容和并聯(lián)電感；
[0013] 步驟2:在微帶線內部靠外的兩側刻蝕交指縫隙，從而實現(xiàn)串聯(lián)電容；
[0014] 步驟3:在微帶線中央區(qū)域刻蝕DRC結構，引入諧振回路，從而實現(xiàn)并聯(lián)電感；
[0015]步驟4:分別利用CRLH傳輸線結構設計+90° 50 Ω和+90° 35 Ω的傳輸線，從而構造分 支線耦合器。
[0016] 與現(xiàn)有技術相比，本發(fā)明的有益效果為：
[0017] 1、與利用集總元件縮減分支線耦合器尺寸的方案相比，該方法不受應用頻帶的限 制，既可以應用到低頻場合，也可以應用到高頻場合。
[0018] 2、與利用EBG結構縮減分支線耦合器尺寸的方案相比，該方法尺寸縮減性大，不會 帶來后向輻射，易于集成和封裝。
[0019] 3、與利用高介電常數縮減分支線耦合器尺寸的方案相比，該方法介質損耗小，設 計自由度大。
[0020] 4、與利用分形曲線或者蜿蜒線縮減分支線耦合器尺寸的方案相比，該方法建模簡 單，調試容易，設計自由度大。
【附圖說明】
[0021] 圖1是基于DRC的CRLH傳輸線結構示意圖；
[0022]圖2是50 Ω的+90°移相線的S參數仿真結果，其中圖2(a)為傳輸線結構的幅度響應 仿真結果，圖2(b)為傳輸線結構的相位特性仿真結果；
[0023]圖3是35 Ω的+90°移相線的S參數仿真結果，其中圖3(a)為傳輸線結構的幅度響應 仿真結果，圖3(b)為傳輸線結構的相位特性仿真結果；
[0024] 圖4是分支線耦合器的測試結果，其中圖4(a)為分支線耦合器的幅度響應測試結 果，圖4(b)為分支線耦合器的相位響應測試結果。
【具體實施方式】
[0025] 下面結合附圖和具體實施例對本發(fā)明的技術方案作進一步詳細地說明。
[0026] 如圖1所示，一種CRLH分支線耦合器的結構，該結構印制在介電常數為2.65,厚度 為1.5mm的P4BM-2介質板上，刻蝕在微帶線內部的DRC用于實現(xiàn)負的介電常數，其兩側的交 指結構用于實現(xiàn)負的磁導率。交指結構和DRC以首尾串聯(lián)的方式鑲嵌于微帶線中，具體的連 接方式和位置關系如圖1所示。
[0027]實施例1CRLH分支線耦合器的結構的設計方法
[0028]本發(fā)明中，要設計的分支線耦合器的工作頻率為1GHz，為了設計工作在該頻率上 的分支線耦合器，首先要分別設計50 Ω的+90°移相線和35 Ω的+90°移相線，通過仿真優(yōu)化， 表1和表2分別給出了這兩種移相線的尺寸，圖2和圖3分別給出了它們的S參數仿真結果。 [0029] 表1 50 Ω的+90°移相線的尺寸
[0031] 表2 35 Ω的+90。移相線的尺寸
[0033]由圖2和圖3可知，設計的50 Ω移相線在1GHz處的| S11 |、| S21 |和Φ分別為-30.72(18、-0.24(18和+90°，設計的35〇移相線在16取處的|311|、|321|和〇分別為-28.14dB、-0.28dB和+89°。由此可見，這兩個移相線基本達到了設計目標，可以用來構造小 型化分支線耦合器。
[0034]實施例2基于DRC的小型化分支線耦合器的性能
[0035] 利用實施例1設計的移相線構造了分支線耦合器，對該分支線耦合器進行實物加 工和實驗測量，圖4給出了它的測試結果，由圖4可知，在0.994GHZ-1.007GHz范圍內，分支線 耦合器的|S11|小于-10dB，隔離度大于10dB，2端口的插入損耗波動小于3.66±0.31dB，3端 口的插入損耗波動小于3.63±0.23dB，輸出端口的幅度不平衡度小于0.3dB，輸出端口的相 位差為90° ±5°。為突出本發(fā)明中分支線耦合器在尺寸上的優(yōu)越性，將此分支線耦合器的面 積與工作在1GHz的傳統(tǒng)分支線耦合器相比，本發(fā)明中的分支線耦合器面積縮減了66%，此 外，該分支線耦合器不會帶來后向輻射，易于集成和封裝，另外，該結構適用于任何頻段，調 試起來比較容易，同時具有較高的設計自由度。
[0036] 以上所述，僅為本發(fā)明較佳的【具體實施方式】，本發(fā)明的保護范圍不限于此，任何熟 悉本技術領域的技術人員在本發(fā)明披露的技術范圍內，可顯而易見地得到的技術方案的簡 單變化或等效替換均落入本發(fā)明的保護范圍內。
【主權項】
1. 一種CRLH分支線耦合器的結構，其特征在于，該結構印制在介電常數為2.65，厚度為 1.5mm的P4BM-2介質板上，刻蝕在微帶線內部的DRC用于實現(xiàn)負的介電常數，其兩側的交指 結構用于實現(xiàn)負的磁導率，所述交指結構和DRC以首尾串聯(lián)的方式鑲嵌于微帶線中。2. -種CRLH分支線耦合器的結構的設計方法，其特征在于，其步驟如下： 步驟1:構造 CRLH傳輸線結構，必須得具備串聯(lián)電容和并聯(lián)電感； 步驟2:在微帶線內部靠外的兩側刻蝕交指縫隙，從而實現(xiàn)串聯(lián)電容； 步驟3:在微帶線中央區(qū)域刻蝕DRC結構，引入諧振回路，從而實現(xiàn)并聯(lián)電感； 步驟4:分別利用CRLH傳輸線結構設計+90° 50 Ω和+90° 35 Ω的傳輸線，從而構造分支線 親合器。
【文檔編號】H01P5/16GK106025472SQ201610496139
【公開日】2016年10月12日
【申請日】2016年6月28日
【發(fā)明人】耿林, 王光明, 馮存前, 王亞偉, 劉小龍, 曾會勇, 宗彬峰
【申請人】中國人民解放軍空軍工程大學