碳化硅半導(dǎo)體裝置和用于制造碳化硅半導(dǎo)體裝置的方法
【專利摘要】提出了半導(dǎo)體裝置。該裝置包括半導(dǎo)體層，該半導(dǎo)體層包括碳化硅，并且具有第一表面和第二表面。柵極絕緣層設(shè)置于半導(dǎo)體層的第一表面的一部分上，并且柵極電極設(shè)置于柵極絕緣層上。該裝置進(jìn)一步包括氧化物，該氧化物設(shè)置于柵極絕緣層與柵極電極之間在與柵極電極的邊緣相鄰的拐角處，以便柵極絕緣層具有在拐角處比在層的中心處的厚度大的厚度。還提供用于制作裝置的方法。
【專利說明】碳化硅半導(dǎo)體裝置和用于制造碳化硅半導(dǎo)體裝置的方法
[0001] 發(fā)明背景 本發(fā)明一般涉及碳化硅(Sic)半導(dǎo)體裝置，并且更具體地，涉及具有M0S(金屬氧化物半 導(dǎo)體)結(jié)構(gòu)的SiC半導(dǎo)體裝置的柵極結(jié)構(gòu)和用于制造SiC半導(dǎo)體裝置的方法。
[0002] 硅(Si)是最廣泛地使用的半導(dǎo)體材料，并且已使用硅許多年。由于強(qiáng)烈的商業(yè)利 益及所得到的研究和開發(fā)，硅裝置技術(shù)已達(dá)到先進(jìn)水平，并且實(shí)際上，許多人認(rèn)為，硅功率 裝置接近針對該材料而預(yù)測的理論最大功率極限。該材料的進(jìn)一步的精制不太可能得到性 能的實(shí)質(zhì)的改進(jìn)，并且因此，開發(fā)努力已將焦點(diǎn)轉(zhuǎn)移到開發(fā)寬帶間隙半導(dǎo)體作為對硅的替 代。
[0003] 碳化硅(SiC)具有許多對于高壓、高頻以及高溫應(yīng)用的所希望的性質(zhì)。更具體地， SiC具有寬帶間隙（比Si的寬帶間隙多大約3倍）、高擊穿場（比Si的擊穿場高大約10倍）、高 導(dǎo)熱率(Si的導(dǎo)熱率大約4倍）以及高電子飽和速度(Si的電子飽和速度的兩倍）。這些性質(zhì) 支持SiC將優(yōu)于(excel over)常規(guī)型功率裝置應(yīng)用理論，并且提供能夠以極低的功率損耗 在高溫下操作的裝置。另外，SiC是能夠通過熱氧化而形成硅氧化物的有利的半導(dǎo)體材料， 這已是用于主張(a SSert)SiC半導(dǎo)體裝置的優(yōu)點(diǎn)的有影響的基礎(chǔ)。
[0004] 在各種SiC裝置中，SiC M0S(金屬氧化物半導(dǎo)體)裝置(例如，M0SFET或IGBT)能夠 容易地被驅(qū)動，并且簡單地替代目前可用的廣泛地用于功率切換應(yīng)用的Si-IGBLMOSFET通 常包括柵極區(qū)、源極區(qū)、漏極區(qū)以及設(shè)置于源極區(qū)與漏極區(qū)之間的溝道區(qū)。通常，首先將柵 極電介質(zhì)(例如，Si0 2)形成于半導(dǎo)體襯底(例如，SiC)上，并且然后，將柵極材料設(shè)置于柵極 電介質(zhì)上，以形成柵極電極。
[0005] 前述應(yīng)用在要求例如航天、電力分配等的長時間段地操作的裝置的領(lǐng)域相當(dāng)有 利;然而，存在已認(rèn)識到可靠的SiC/Si02系統(tǒng)挑戰(zhàn)的因素。在SiC上熱生長的Si0 2具有可與在 Si上生長的Si02相比的壽命，然而，低的反型溝道迀移率必需在以大于4 MV/cm的電場操作 的同時，使用薄的（<50nm)柵極電介質(zhì)，以使溝道傳導(dǎo)最大化。這些因素的組合導(dǎo)致柵極電 介質(zhì)中的高電場。能夠在柵極電介質(zhì)的平面區(qū)上支持所生成的電場，但該電場在形成于柵 極電極邊緣處的尖銳拐角處顯著地更高，這對裝置的可靠性造成負(fù)面影響。
[0006] 因此，可希望提供用于制作半導(dǎo)體裝置，更具體地，M0SFET裝置的方法，該裝置在 柵極電極的尖銳拐角處具有減弱的電場，因而提供具有提高的可靠性的M0SFET裝置。
[0007] 發(fā)明簡述 一個實(shí)施例針對半導(dǎo)體裝置。該裝置包括半導(dǎo)體層，該半導(dǎo)體層包括碳化硅，并且具有 第一表面和第二表面。柵極絕緣層設(shè)置于半導(dǎo)體層的第一表面的一部分上，并且柵極電極 設(shè)置于柵極絕緣層上。該裝置進(jìn)一步包括氧化物，該氧化物在與柵極電極的邊緣相鄰的拐 角處設(shè)置于柵極絕緣層與柵極電極之間，以便于柵極絕緣層在拐角處具有比在層的中心處 的厚度大的厚度。
[0008] 在一個實(shí)施例中，提供金屬氧化物場效應(yīng)晶體管(M0SFET)裝置。該裝置包括半導(dǎo) 體層，該半導(dǎo)體層包括碳化硅，并且具有第一表面和第二表面。半導(dǎo)體層包括:漂移區(qū)，具有 第一導(dǎo)電類型;阱區(qū)，與漂移區(qū)相鄰，并且接近于第一表面，阱區(qū)具有第二導(dǎo)電類型；以及源 極區(qū)，與阱區(qū)相鄰，源極區(qū)具有第一導(dǎo)電類型。柵極絕緣層設(shè)置于半導(dǎo)體層的第一表面的一 部分上，并且柵極電極設(shè)置于柵極絕緣層上。該裝置進(jìn)一步包括氧化物，該氧化物在與柵極 電極的邊緣相鄰的拐角處設(shè)置于柵極絕緣層與柵極電極之間，以便于柵極絕緣層在拐角處 具有比在層的中心處的厚度大的厚度。電介質(zhì)層進(jìn)一步設(shè)置于柵極電極和半導(dǎo)體層的第一 表面的一部分上。
[0009] 另一實(shí)施例針對用于制作半導(dǎo)體裝置的方法。該方法包括如下的步驟:將柵極絕 緣層設(shè)置于包括碳化硅的半導(dǎo)體層上；將柵極電極設(shè)置于柵極絕緣層上；以及在設(shè)置柵極 電極之后，執(zhí)行氧化過程。在小于大約950攝氏度的溫度下包括以至少大約0.03:1的比的氫 氣和氧氣的環(huán)境中執(zhí)行氧化過程。
[0010] 附圖 在參考附圖而閱讀下面的詳細(xì)描述時，本發(fā)明的這些及其他特征、方面以及優(yōu)點(diǎn)將變 得更好理解，其中，在所有的附圖中，相似的字符表示相似部件，其中： 圖1示意地示出常規(guī)M0SFET裝置的橫截面半單元圖； 圖2示出圖1的M0SFET裝置的柵極絕緣層中的電場輪廓； 圖3-6圖示示意地證明根據(jù)本發(fā)明的一些實(shí)施例的制造M0SFET裝置的制作階段的橫截 面半單元圖； 圖7示出圖6的M0SFET裝置的柵極絕緣層中的電場輪廓。
【具體實(shí)施方式】
[0011] 如在下文中詳細(xì)地討論的，本發(fā)明的一些實(shí)施例包括用于制作SiC基半導(dǎo)體裝置 的方法，該方法包括形成柵極電極之后的氧化過程步驟。進(jìn)一步注意到，氧化過程以如下的 方式執(zhí)行：改進(jìn)裝置的可靠性，而未顯著地影響關(guān)鍵的電氣性質(zhì)，例如裝置的閾值電壓、漏 電流以及導(dǎo)通狀態(tài)的源極一漏極的電阻。在一些實(shí)施例中，所得到的SiC半導(dǎo)體裝置包括在 與柵極電極的邊緣相鄰的拐角處設(shè)置于柵極絕緣層與柵極電極之間的氧化物，以便在拐角 處具有與設(shè)置狀態(tài)(as - disposed)的柵極絕緣層相比相對厚的絕緣層。如本文中所使用 的，設(shè)置狀態(tài)的層指在沒有任何后續(xù)設(shè)置的情況下在裝置制作過程期間的沉積狀態(tài)的層或 生長狀態(tài)的層。
[0012] 如在本文中在整個說明書和權(quán)利要求書中所使用的近似語言可以應(yīng)用于修改能 夠容許變化的任何數(shù)量表示，而不導(dǎo)致與其有關(guān)的基本功能的改變。因此，通過諸如"大約" 和"基本上"的一個術(shù)語或多個術(shù)語而修改的值不限于所指定的精確的值。在一些實(shí)例中， 近似語言可以與用于對該值進(jìn)行測量的儀器的精度相對應(yīng)。術(shù)語"一"、"一個"以及"該"包 括復(fù)數(shù)對象，除非上下文清楚地另有所指示。如本文中所使用的，術(shù)語"和/或"包括關(guān)聯(lián)的 所列出的項(xiàng)目中的一個或多個的任何組合和所有的組合。
[0013] 除非另有定義，否則本文中所使用的技術(shù)術(shù)語和科學(xué)術(shù)語具有與由本發(fā)明所屬的 領(lǐng)域中的技術(shù)人員普遍地理解的相同的含義。如本文中所使用的術(shù)語"第一"、"第二"等不 表示任何順序、數(shù)量或重要性，而是用來將一個元件與另一個區(qū)分。如果公開范圍，則針對 相同組件或性質(zhì)的所有的范圍的端點(diǎn)是包括的并且可獨(dú)立地組合(例如，"多達(dá)大約25%的 重量，或更具體地，大約5%的重量至大約20%的重量"的范圍包括"大約5%的重量至大約25% 的重量"的范圍的端點(diǎn)和所有的中間值等）。
[0014] 如本文中所使用的，術(shù)語"層"指以連續(xù)的或間斷的方式設(shè)置于至少一部分的底層 表面上的材料。此外，術(shù)語"層"不一定意味著所設(shè)置的材料的均勻的厚度，并且，所設(shè)置的 材料可能具有均勻的厚度或可變的厚度。此外，如本文中所使用的術(shù)語"層"指單層或多層， 除非上下文清楚地另有所指示。在本公開中，在層被描述為"在另一層或襯底上"時，要理 解，層能夠彼此直接地接觸，或具有在層之間的一個(或多個)層或特征。此外，術(shù)語"在…… 上"描述層彼此的相對位置，并且不一定意味著"在……頂部上"，因?yàn)?，上方或下方的相?位置取決于裝置相對于觀察者的取向。此外，為了方便起見而使用"頂部"、"底部"、"上方"、 "下方"以及這些術(shù)語的變更，并且不要求組件的任何特定取向，除非另有規(guī)定。如本文中所 使用的術(shù)語"與……相鄰"意味著兩個層連續(xù)地設(shè)置并且彼此直接接觸。
[0015] 通過本領(lǐng)域技術(shù)人員將理解，"η -型"和"P-型"指存在于相應(yīng)的半導(dǎo)體層中的大 部分的電荷載流子。例如，在η -型層中，大部分的載流子是電子，并且，在Ρ -型層中，大部 分的載流子是空穴(不存在電子）。如本文中所使用的，"η+"和"η"分別指摻雜劑的更高（大 于IX 1018 cm3)的摻雜濃度和更低(通常在5 Χ1015 cm3至5 Χ1017 cm3的范圍中）的摻雜濃 度。通常，如本領(lǐng)域中所已知的，P-型摻雜劑包括硼、鋁、鎵或其任何組合，并且，η-型摻雜 劑包括氮、磷或其任何組合或者其他適當(dāng)?shù)膿诫s材料。
[0016] 如稍后詳細(xì)地描述的，提出了用于制作半導(dǎo)體裝置的方法。半導(dǎo)體裝置可以是金 屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)、絕緣柵雙極型晶體管（IGBT)或任何基于M0S(金屬 氧化物半導(dǎo)體)的半導(dǎo)體裝置。雖然本方法和設(shè)計可應(yīng)用于各種各樣的半導(dǎo)體裝置，但參考 M0SFET單元或裝置而描述本發(fā)明的獨(dú)特的特征。在實(shí)際的功率M0SFET裝置中，許多M0SFET 單元將會相互緊接地定位，并且，共用共同的柵極電極和源極電極。本發(fā)明的方法和特征可 應(yīng)用于垂直M0SFET裝置和橫向M0SFET裝置兩者。
[0017] 圖1是常規(guī)SiC垂直M0SFET裝置10的示例的橫截面圖。裝置10通常包括SiC層12， SiC層12具有設(shè)置于SiC層12上的漂移區(qū)14W-阱區(qū)16形成于漂移區(qū)14的頂表面11內(nèi)，并 且，n+-源極區(qū)18形成于P-阱區(qū)16內(nèi)。柵極絕緣層22形成于層12的表面11上，并且，柵極電 極24形成于柵極絕緣層22上。通常，可以使多晶硅層沉積，并且隨后圖案化和/或蝕刻，以提 供多晶硅柵極電極24。漏極電極20通常形成為與底部表面13上的半導(dǎo)體層12接觸，底部表 面13可以包括襯底層(未在圖1中示出）。裝置10進(jìn)一步包括附加的特征，例如源極電極38、 鈍化層34(例如層間電介質(zhì)）、接觸區(qū)15以及形成于源極區(qū)18和多晶硅柵極電極24的上部上 的歐姆接觸件28和26。
[0018] 參考圖1，如本領(lǐng)域技術(shù)人員所已知的，柵極絕緣層22在操作偏置下經(jīng)歷電場。如 先前所討論的，電場在形成為與柵極電極24的底部表面25的邊緣相鄰的柵極絕緣層22的尖 銳拐角40附近是高的。圖2是沿著方向50測量的柵極絕緣層22中的電場輪廓，示出在拐角40 處的高電場峰值52。
[0019] 圖3-6示意地表示根據(jù)本發(fā)明的方面的說明的垂直M0SFET裝置100的制作階段。圖 3是過程中的M0SFET裝置100的橫截面?zhèn)纫晥D。裝置100通常包括半導(dǎo)體層（也可以被稱為 "晶圓"）102，半導(dǎo)體層102具有設(shè)置于半導(dǎo)體層102上的漂移區(qū)104。在某些實(shí)施例中，半導(dǎo) 體層102包括碳化硅(SiC)。
[0020] 在所圖示的示例中，裝置100具有η-摻雜漂移區(qū)104和n+-摻雜源極區(qū)108。如將 領(lǐng)會，對于具有P+-摻雜源極區(qū)的裝置100,漂移區(qū)104可以是p-型摻雜。n+-摻雜源極區(qū) 108形成于P-阱區(qū)106內(nèi)，接近于第一表面101。通常，通過由合適的p-型摻雜劑來將η-摻 雜漂移區(qū)104植入而形成Ρ-阱區(qū)106。如將領(lǐng)會，Ρ-阱區(qū)106的形成可能涉及許多處理步 驟，例如通過掩模而將漂移區(qū)104掩蔽和在漂移區(qū)104中的植入之前圖案化掩模。例如，能夠 使用類似的植入步驟來形成η+-源極區(qū)108和高度地?fù)诫s的ρ+-區(qū)105。通常，在每個植入步 驟之后執(zhí)行退火步驟?？梢酝ㄟ^任何已知的方法而將漏極電極200形成為與半導(dǎo)體層102的 第二表面103接觸。
[0021]該方法進(jìn)一步包括如圖4中所圖示的柵極絕緣層202和柵極電極204的形成的步 驟。通常，通過柵極絕緣層202(也可以被稱為"柵極電介質(zhì)"）而使柵極電極204與半導(dǎo)體層 102(例如，SiC晶圓）絕緣。首先，將柵極絕緣層202設(shè)置于半導(dǎo)體層102上，后面是將柵極電 極204設(shè)置于柵極絕緣層202上。柵極絕緣層202通常可以包括二氧化硅(Si0 2)、氮化硅或其 組合。其他合適的材料可以包括氧化鉭（Ta2〇5)、氧化鋁（AI2O3)、氧化錯（Zr〇2)、氧化鉿 (Hf0 2)或其他形成玻璃的材料。通常，柵極絕緣層202包括氧化物，并且，因此，被稱為"柵極 氧化層"。在某些實(shí)施例中，柵極氧化層202包括二氧化硅(Si0 2)。在一些實(shí)施例中，柵極絕 緣層202的厚度(d)可以在大約20納米至大約200納米的范圍中。
[0022]在一個實(shí)例中，可以通過任何已知的方法而執(zhí)行柵極絕緣層202的形成。在某些實(shí) 例中，可以通過在例如大于大約1100攝氏度的高溫下使半導(dǎo)體層1〇2(例如，SiC晶圓）氧化 而提供柵極氧化層202。能夠通過包括例如濕式氧化或干式氧化的任何已知的方法而執(zhí)行 氧化?？梢韵Ｍ赝ㄟ^本領(lǐng)域技術(shù)人員已知的任何方法而使柵極絕緣層202退火。
[0023]在另外步驟中，柵極電極204設(shè)置于柵極絕緣層202的第一部分201上。柵極電極 204可以包括前述的金屬、多晶硅或多層組合。在某些實(shí)施例中，使多晶硅層沉積于柵極絕 緣層202上，并且隨后圖案化和/或蝕刻，以提供多晶硅柵極電極204?？梢允苟嗑Ч鑼訐诫s， 例如，P+-摻雜，以便提高其傳導(dǎo)性。通常，多晶硅層的厚度可以小于大約2微米。在某些實(shí) 例中，例如，多晶硅層的厚度能夠在大約0.1微米至大約1微米的范圍中。
[0024] 含金屬層206能夠任選地設(shè)置于多晶硅層204上。含金屬層206可以包括從由鉭、 鎳、鉬、鈷、鈦、鎢、鈮、鉿、鋯、釩、鋁、鉻以及鉑組成的組選擇的金屬。在一些實(shí)施例中，含金 屬層206包括金屬娃化物，例如娃化鉭。含金屬層206的厚度可以從大約10 nm至大約500 nm 的范圍。在一些實(shí)例中，可以使含金屬層206退火。
[0025] 如所提到的，通常，可以執(zhí)行蝕刻步驟，以從裝置100的不希望的部分，例如柵極絕 緣層202的第二部分203、漂移區(qū)104等去除柵極電極材料。在過程期間，蝕刻步驟可以從柵 極絕緣層202的表面去除某材料，如圖5中所示，留下具有減少的厚度(d'），d'〈 d的柵極絕 緣層202的第二部分203。在一些其他實(shí)例中，蝕刻步驟可以將柵極絕緣層202的第二部分完 全地去除。
[0026] 如先前所提到的，該方法進(jìn)一步包括執(zhí)行氧化過程步驟的步驟。在一個實(shí)施例中， 在形成柵極電極204之后執(zhí)行氧化過程，并且，在某些實(shí)施例中，在形成含金屬層206之后執(zhí) 行氧化過程。在一些其他實(shí)施例中，可以在層間電介質(zhì)（ILD)304(在下文中描述）的沉積之 后執(zhí)行氧化過程。在小于大約950攝氏度的溫度下包含氫氣和氧氣的環(huán)境中執(zhí)行氧化過程。 如本領(lǐng)域技術(shù)人員所已知的，在存在氫氣和氧氣的情況下執(zhí)行的氧化過程通常被稱為"濕 式氧化"。在濕式氧化中，氫氣和氧氣的氣體混合物形成致熱的蒸汽，該蒸汽使柵極電極204 氧化。氧化環(huán)境還可以包括其他惰性氣體，例如氮?dú)狻鍤獾?。雖然可以利用多種氣體的組 合，但應(yīng)當(dāng)對過程設(shè)計給出考慮，并且，如果多種載氣的使用不提供優(yōu)點(diǎn)或提供可以忽略的 優(yōu)點(diǎn)，則在某些情況下，可以對于利用氣體混合物中的僅氫氣和氧氣給出優(yōu)先。
[0027] 同樣地，氣體混合物內(nèi)的每一種氣體的濃度將取決于所選擇的氣體。通常，氧氣濃 度將驅(qū)動氧化過程，并且，能夠在對其他氧化過程參數(shù)給出考慮的情況下選擇以實(shí)現(xiàn)希望 的氧化速率。然而，在濕式氧化中，氫氣和氧氣兩者的濃度都可影響氧化速率和所得到的氧 化層的質(zhì)量。根據(jù)本發(fā)明的一些實(shí)施例，在小于大約950攝氏度的溫度下包括以至少大約 0.03:1的比的氫氣和氧氣的環(huán)境中執(zhí)行氧化過程。在一些實(shí)施例中，氧化環(huán)境中的氫氣和 氧氣的比可以從大約1:1至大約3:1的范圍中。在某些實(shí)施例中，氫氣和氧氣的比可以從大 約1.5:1至大約2:1的范圍中。
[0028] 通常，氧化過程涉及將諸如爐的室中的晶圓加熱至希望的溫度，并且，然后，將氣 體或氣體混合物引入室中。備選地，能夠?qū)⑾Ｍ臍怏w或氣體混合物引入到室，并且，然后， 能夠?qū)⑹译S后加熱至希望的溫度。在一些實(shí)例中，可以將包含以希望的比的氫氣和氧氣的 氣體混合物提供至室中。在一些其他實(shí)施例中，可以將預(yù)定量的氫氣和氧氣個別供應(yīng)至室 中，以實(shí)現(xiàn)室內(nèi)部的希望的比。
[0029] 如本領(lǐng)域普通技術(shù)人員將領(lǐng)會，氧化過程可以包括一個或多個氧化過程子步驟， 其中，可以在氧化過程子步驟中的一個或多個中在氧化環(huán)境中通過例如使用不同的溫度或 壓力和/或不同的氫氣一氧氣比而執(zhí)行氧化。子步驟還可以包括在高溫下的退火步驟。雖然 本發(fā)明的實(shí)施例描述在包含氫氣和氧氣的氧化環(huán)境中執(zhí)行的氧化過程，但采用氫的同位素 例如氘替代氧化過程子步驟中的一個或多個中的氧化環(huán)境中的氫氣處于本發(fā)明的范圍內(nèi)。
[0030] 在氧化過程期間，如圖5中所描繪的，氧化層300在柵極電極204的頂部和側(cè)面上生 長。已進(jìn)一步觀察到，通過執(zhí)行根據(jù)本發(fā)明的方面的氧化過程步驟，使尖銳拐角40(圖1)轉(zhuǎn) 化成氧化物，并且，氧化物存在于柵極電極204的位于邊緣402附近的底部表面205處。結(jié)果， 柵極電極204的邊緣402下方的絕緣材料的厚度增加至d" ；d" > d。換言之，與邊緣402相鄰 的拐角400處的柵極絕緣層202的厚度(d"）大于層202的中心處的厚度(d)。柵極絕緣層202 在與邊緣402相鄰的拐角處比中心處大于大約1%厚度。在一些實(shí)例中，與邊緣402相鄰的拐 角400處的柵極絕緣層202的厚度中的增加處于從大約1%至大約500%的范圍中。在某些實(shí)例 中，厚度中的增加處于從大約10%至大約300%的范圍中。在一些實(shí)施例中，拐角的幾何結(jié)構(gòu) 是這樣的，以致于拐角處的電場小于或等于柵極絕緣層的其余部分中的電場。
[0031] 通常，例如通過蝕刻而將柵極電極的頂部表面處的氧化層300去除。已經(jīng)發(fā)現(xiàn)，氧 化層300的蝕刻速率比電介質(zhì)層304(例如PSG層）的蝕刻速率低得多，這指示氧化層300包 括高質(zhì)量的氧化物。
[0032] 可以持續(xù)任何期望時間段地執(zhí)行氧化過程，并且，通常執(zhí)行氧化過程持續(xù)充足的 時間量以增加拐角處的柵極絕緣層202的厚度并且提供期望的厚度的氧化層300。氧化層 300可以具有在從大約20納米至大約500納米的范圍中的厚度，并且，通?？梢栽趶拇蠹s1秒 鐘至大約30分鐘的氧化時間中取決于具體的氧化參數(shù)而提供這類厚度。在一些實(shí)例中，尤 其是在當(dāng)在低溫下執(zhí)行氧化過程時的情況下，氧化時間可能比30分鐘長。
[0033] 圖6示出完整的M0SFET裝置100,更具體地，示出SiC M0SFET裝置。一旦執(zhí)行了氧 化，就對晶圓進(jìn)一步進(jìn)行處理，以提供附加的特征，例如源極接觸件208、源極電極308以及 鈍化層304。鈍化層304通常包括電介質(zhì)材料，該電介質(zhì)材料有時被稱為層間電介質(zhì)（ILD)。 層304通常設(shè)置成覆蓋柵極電極204。在一些實(shí)施例中，可以在執(zhí)行氧化過程之后，將層間電 介質(zhì)304設(shè)置于柵極電極206上。在一些其他實(shí)施例中，可以在設(shè)置電介質(zhì)層304之后，執(zhí)行 氧化過程。在某些實(shí)例中，電介質(zhì)層304可以包含其中包括磷硅酸鹽玻璃(PSG)的材料。 [0034] 通常由金屬（例如，鋁）形成的源極電極308能夠進(jìn)一步設(shè)置于電介質(zhì)層304上。源 極電極308通過源極接觸件208而與源極區(qū)108和P-阱區(qū)106電氣接觸。在一些實(shí)施例中，可 以設(shè)置多個金屬層。金屬層可以包括鋁、鎳、鉬、鎢、金、銅、鉭、鈦、鉑，或因此可以包括這些 金屬的組合。
[0035] 在諸如在上文中參考圖3-6而討論的M0SFET裝置100的半導(dǎo)體裝置的制作中，如本 領(lǐng)域技術(shù)人員所已知的，并且如裝置100的形成所要求的，各種區(qū)和層的形成/沉積可以包 括一個或多個子步驟，其包括掩蔽、圖案化、蝕刻或退火。
[0036] 圖7示出沿著方向50測量的圖6的柵極絕緣層202中的電場輪廓。清楚地是，邊緣 402附近的拐角處的電場值54比圖1的裝置10中的拐角40處的電場值（圖2)低得多。根據(jù)本 發(fā)明的方面而執(zhí)行的氧化過程防止電場集中于形成與柵極電極邊緣相鄰的柵極絕緣層的 拐角處。因而形成的所得到的M0SFET裝置可以具有拐角處的減弱的電場，并且顯示提高的 可靠性。
[0037] 如先前所提及的，在小于大約950攝氏度的溫度下的包含氫氣和氧氣的氧化環(huán)境 中執(zhí)行氧化過程可以進(jìn)一步是希望的。表1示出相對于基線M0SFET裝置的比較的M0SFET裝 置和實(shí)驗(yàn)的M0SFET裝置的閾值電壓的歸一化值。采用除了在設(shè)置柵極電極之后執(zhí)行的氧化 過程步驟之外，與用于制作基線M0SFET裝置而執(zhí)行的過程步驟類似的過程步驟來制作比較 的裝置和實(shí)驗(yàn)的裝置。通過使用在大約950攝氏度執(zhí)行的氧化過程步驟而制作比較的裝置， 并且，通過使用在大約850攝氏度執(zhí)行的氧化過程步驟而制作實(shí)驗(yàn)的裝置。已觀察到，在大 約950攝氏度或甚至更高執(zhí)行的氧化過程可以提供具有與基線裝置的閾值電壓相比降低的 閾值電壓的M0SFET裝置(例如，比較的M0SFET裝置），這反映出比較的裝置的退化的性能。因 而，可以有利地在例如低于大約900攝氏度的更低的溫度下執(zhí)行根據(jù)本方法的氧化過程。在 一些實(shí)例中，可以在大約700攝氏度與大約900攝氏度之間的溫度下執(zhí)行氧化過程。表1清楚 地示出，在大約850攝氏度執(zhí)行的氧化過程提供具有希望的閾值電壓的實(shí)驗(yàn)的M0SFET裝置。 在一些實(shí)例中，通過使用高壓氧化來甚至在更低的溫度下，也同樣地也許有可能執(zhí)行氧化 過程。
[0038] 已觀察到，在形成柵極電極之后執(zhí)行氧化過程導(dǎo)致具有改進(jìn)的可靠性的半導(dǎo)體裝 置。通過使用三競爭失效模式分析(tQ、非本征以及本征失效模式），對來自將實(shí)驗(yàn)的M0SFET 裝置樣本(其涉及樣本裝置的制作過程期間形成柵極電極之后的所描述的氧化過程步驟， 例如圖6)與基線MOSFET裝置樣本(其不涉及樣本裝置的制作過程期間形成柵極電極之后的 所描述的氧化過程，例如圖1)相比的加速壽命試驗(yàn)的失效數(shù)據(jù)進(jìn)行分析，產(chǎn)生對失效率對 時間的預(yù)測。然后，從其中早期失效被消耗(通過假定的老化/篩選試驗(yàn))并且按照數(shù)十億的 裝置操作小時或失效時間（FIT)縮放的值處的標(biāo)繪提取所預(yù)測的安裝地點(diǎn)失效率。實(shí)驗(yàn)的 樣本示出FIT率中與基線樣本相比的大約50%至大約500%的改進(jìn)。
[0039] 在上文中參考圖1、圖3-圖6而討論的若干個層、區(qū)以及組件的形狀和尺寸（例如， 厚度）只是為了理解MOSFET結(jié)構(gòu)而說明的；并且，不意味著限制本發(fā)明的范圍。這些區(qū)和組 件(例如，源極區(qū)、漏極區(qū)等)的精確的形狀、尺寸以及位置能夠在某種程度上變化。
[0040] 所附權(quán)利要求意圖如已構(gòu)思本發(fā)明那樣廣泛地要求保護(hù)本發(fā)明，并且，本文中所 提出的示例說明從各式各樣的所有的可能的實(shí)施例選擇的實(shí)施例。因此，
【申請人】的意圖是， 所附權(quán)利要求不受利用于圖示本發(fā)明的特征的示例的選擇限制。如權(quán)利要求中所使用的， 單詞"包含"及其語法變型在邏輯上還對向并且包括變化并且不同的程度的短語，比如例如 但不限于此"基本上由……組成"和"由……組成"。在必要時，補(bǔ)充范圍；那些范圍包括其間 的所有的子范圍。將預(yù)料到，這些范圍中的變型將使具有本領(lǐng)域普通技術(shù)的實(shí)踐者他們自 己想到，并且，在尚未致力于公眾的情況下，在可能的情況下，那些變型應(yīng)當(dāng)解釋通過所附 權(quán)利要求涵蓋。同樣地預(yù)期到，科學(xué)和技術(shù)上的前進(jìn)將實(shí)現(xiàn)由于語言不嚴(yán)密而現(xiàn)在未預(yù)期 的可能的等效物和代替物，并且，在可能的情況下，這些變型還應(yīng)當(dāng)解釋通過所附權(quán)利要求 涵蓋。
【主權(quán)項(xiàng)】
1. 一種半導(dǎo)體裝置，包含： 半導(dǎo)體層，包含碳化硅，所述半導(dǎo)體層具有第一表面和第二表面； 柵極絕緣層，設(shè)置于所述半導(dǎo)體層的所述第一表面的一部分上； 柵極電極，設(shè)置于所述柵極絕緣層上；以及 氧化物，設(shè)置于所述柵極絕緣層與所述柵極電極之間在與所述柵極電極的邊緣相鄰的 拐角處，以便所述柵極絕緣層在與所述柵極電極的所述邊緣相鄰的所述拐角處具有比在所 述層的中心處的厚度大的厚度。2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中通過執(zhí)行氧化過程而形成所述氧化物。3. 如權(quán)利要求2所述的半導(dǎo)體裝置，其中，在小于大約950攝氏度的溫度下的包含以至 少大約0.03:1的比的氫氣和氧氣的環(huán)境中執(zhí)行所述氧化過程。4. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述柵極電極包含設(shè)置于所述柵極絕緣層上 的多晶硅層。5. 如權(quán)利要求4所述的半導(dǎo)體裝置，其中，所述柵極電極進(jìn)一步包含設(shè)置于所述多晶硅 層上的含金屬層。6. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述柵極絕緣層在與所述柵極電極的所述邊 緣相鄰的所述拐角處具有比在所述層的所述中心處的所述厚度大至少大約1%的厚度。7. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述柵極絕緣層在與所述柵極電極的所述邊 緣相鄰的所述拐角處具有比在所述層的所述中心處的所述厚度大從大約1%至大約500%的 厚度。8. 如權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包含設(shè)置于所述柵極電極上的電介質(zhì)層。9. 一種金屬氧化物場效應(yīng)晶體管(MOSFET)裝置，包含： 半導(dǎo)體層，包含碳化硅，并且具有第一表面和第二表面，所述半導(dǎo)體層包括： 漂移區(qū)，具有第一導(dǎo)電類型； 阱區(qū)，與所述漂移區(qū)相鄰，并且接近于所述第一表面，所述阱區(qū)具有第二導(dǎo)電類型；以 及 源極區(qū)，與所述阱區(qū)相鄰，所述源極區(qū)具有所述第一導(dǎo)電類型； 柵極絕緣層，設(shè)置于所述半導(dǎo)體層的所述第一表面上； 柵極電極，設(shè)置于所述柵極絕緣層上； 氧化物，設(shè)置于所述柵極絕緣層與所述柵極電極之間在與所述柵極電極的邊緣相鄰的 拐角處，以便所述柵極絕緣層在所述拐角處具有比在所述層的中心處的厚度大至少大約1% 的厚度。10. -種用于制作半導(dǎo)體裝置的方法，包含如下的步驟： 將柵極絕緣層設(shè)置于包含碳化硅(SiC)的半導(dǎo)體層上； 將柵極電極設(shè)置于所述柵極絕緣層上；以及 在將所述柵極電極設(shè)置于在小于大約950攝氏度的溫度下的包含以至少大約0.03:1.0 的比的氫氣和氧氣的環(huán)境中之后，執(zhí)行氧化過程。11. 如權(quán)利要求10所述的方法，其中，執(zhí)行所述氧化過程的步驟包含在包含以從大約1: 1至大約3:1的范圍的比的氫氣和氧氣的環(huán)境中氧化。12. 如權(quán)利要求10所述的方法，其中，執(zhí)行所述氧化過程的步驟包含在從大約500攝氏 度至大約950攝氏度的溫度下氧化。13. 如權(quán)利要求10所述的方法，其中，執(zhí)行所述氧化過程的步驟包含在從大約700攝氏 度至大約900攝氏度的溫度下氧化。14. 如權(quán)利要求10所述的方法，其中，設(shè)置所述柵極絕緣層包含使所述半導(dǎo)體層熱氧 化。15. 如權(quán)利要求14所述的方法，其中，使所述半導(dǎo)體層熱氧化包含在大于大約1100攝氏 度的溫度下的含氧氣的大氣中使所述半導(dǎo)體層氧化。16. 如權(quán)利要求10所述的方法，其中，設(shè)置所述柵極絕緣層包含形成大約20 nm與大約 200 nm之間的厚度的所述柵極絕緣層。17. 如權(quán)利要求10所述的方法，其中，設(shè)置所述柵極電極包含將多晶硅層設(shè)置于所述柵 極絕緣層上。18. 如權(quán)利要求17所述的方法，其中，設(shè)置所述柵極電極進(jìn)一步包含在執(zhí)行所述氧化過 程之前，將含金屬層設(shè)置于所述多晶硅層上。19. 如權(quán)利要求18所述的方法，其中，設(shè)置所述含金屬層包含將金屬層、金屬硅化物層 或所述金屬層和所述金屬硅化物層設(shè)置于所述柵極電極上。20. 如權(quán)利要求18所述的方法，其中，所述含金屬層包含從由鉭、鎢、鎳、鈷、鈦、鉬、鈮、 鉿、鋯、釩、鉻以及鉑組成的組選擇的金屬。21. 如權(quán)利要求10所述的方法，其中，執(zhí)行所述氧化過程導(dǎo)致將氧化物設(shè)置于所述柵極 絕緣層與所述柵極電極之間在與所述柵極電極的邊緣相鄰的拐角處。22. 如權(quán)利要求10所述的方法，其中，執(zhí)行所述氧化過程導(dǎo)致與所述柵極電極的邊緣相 鄰的拐角處的所述柵極絕緣層的厚度中的增加。23. 如權(quán)利要求22所述的方法，其中，執(zhí)行所述氧化過程導(dǎo)致與所述柵極電極的所述邊 緣相鄰的所述拐角處的所述柵極絕緣層的所述厚度中的至少大約1%的增加。24. 如權(quán)利要求10所述的方法，進(jìn)一步包含如下的步驟：在執(zhí)行所述氧化過程步驟之 后，將電介質(zhì)層設(shè)置于所述柵極電極上。25. 如權(quán)利要求10所述的方法，進(jìn)一步包含如下的步驟：在執(zhí)行所述氧化過程步驟之 前，將電介質(zhì)層設(shè)置于所述柵極電極上。
【文檔編號】H01L21/04GK106030757SQ201580009268
【公開日】2016年10月12日
【申請日】2015年1月27日
【發(fā)明人】J.J.麥克馬洪, L.D.斯特瓦諾維奇, S.D.阿瑟, T.B.戈?duì)柶婵? R.A.博普雷, Z.M.斯坦, A.V.波羅特尼科夫
【申請人】通用電氣公司