金屬內(nèi)連線結(jié)構(gòu)及其制作方法
【專利摘要】本發(fā)明公開一種金屬內(nèi)連線結(jié)構(gòu)及其制作方法。該制作方法包括，首先提供一基底，該基底上設(shè)有一第一金屬間介電層，然后形成一金屬內(nèi)連線于第一金屬間介電層中，去除部分第一金屬間介電層，形成一間隙壁于金屬內(nèi)連線旁以及利用間隙壁為掩模去除部分第一金屬間介電層以于金屬間介電層中形成一開口。
【專利說明】
金屬內(nèi)連線結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種制作金屬內(nèi)連線結(jié)構(gòu)的方法，尤其是涉及一種于金屬內(nèi)連線結(jié)構(gòu)中形成氣隙(air gap)的方法。【背景技術(shù)】
[0002]隨著半導體元件尺寸的逐漸縮小，內(nèi)連線結(jié)構(gòu)的線寬的逐漸變窄也使得傳輸信號的線阻值(line resistance, R)變大。此外，導線間的間距縮小也使得寄生電容(parasitic capacitance^)變大。因此，使得信號因RC延遲的狀況增加，導致芯片運算速度減慢，降低了芯片的效能。
[0003]寄生電容(C)與介電層的介電常數(shù)或k值(k-value)呈線性相關(guān)。低介電常數(shù)介電材料可降低芯片上整個內(nèi)連線結(jié)構(gòu)的電容值、降低信號的RC延遲以及增進芯片效能。降低整體的電容同時降低了耗電量。對于超大型集成電路(ULSI)的設(shè)計而言，采用低介電常數(shù)材料以及低阻值的金屬材料，可以使得整個內(nèi)連線結(jié)構(gòu)達到最佳效能。因此，現(xiàn)有技術(shù)通常試圖通過將金屬間的間隙以低介電常數(shù)材料填滿以降低RC延遲。
[0004]—般常用氧化硅材料(Si02)作為介電材料，雖然其具有相對高的介電常數(shù)值 (4.1-4.5)，但由于其具有良好的熱穩(wěn)定性與化學穩(wěn)定性，再加上容易通過一般的氧化物蝕刻制作工藝形成高深寬比(high aspect rat1)的接觸窗與介層洞，因此仍被廣泛的采用。 然而，隨著元件尺寸縮小以及封裝密度增高，勢必需要縮減金屬導線間的間距，以有效的連結(jié)整個集成電路。因此，目前也研發(fā)出多種低介電常數(shù)的材料以進一步降低芯片的RC值。 諸如氟化二氧化娃(fluorinated Si02)、氣溶膠(aerogel)、聚合物等等。另一種降低內(nèi)連線間的介電常數(shù)值的方法則是在結(jié)構(gòu)中形成氣隙(air gap)。一般氧化硅材料的介電常數(shù)約介于4或更高，而空氣的介電常數(shù)則約為1左右。
[0005]雖然對于降低RC值而言空氣為最佳的介電材料，然而要實際在集成電路制作工藝中引入氣隙結(jié)構(gòu)仍面臨許多問題。例如:不具支撐力的氣隙結(jié)構(gòu)會造成半導體裝置整體的結(jié)構(gòu)應力強度隨的減弱，可能使得結(jié)構(gòu)變形，且弱化的結(jié)構(gòu)還可能在后續(xù)的集成電路制作工藝中遭遇各種不同的問題。因此，需要一種內(nèi)連線結(jié)構(gòu)以及其制造方法來克服上述問題。
【發(fā)明內(nèi)容】

[0006]本發(fā)明優(yōu)選實施例揭露一種制作金屬內(nèi)連線結(jié)構(gòu)的方法。首先提供一基底，該基底上設(shè)有一第一金屬間介電層，然后形成一金屬內(nèi)連線于第一金屬間介電層中，去除部分第一金屬間介電層，形成一間隙壁于金屬內(nèi)連線旁以及利用間隙壁為掩模去除部分第一金屬間介電層以于金屬間介電層中形成一開口。
[0007]本發(fā)明另一實施例揭露一種金屬內(nèi)連線結(jié)構(gòu)，其包含一基底，一金屬間介電層設(shè)于基底，一金屬內(nèi)連線設(shè)于金屬間介電層中，一間隙壁設(shè)于金屬內(nèi)連線旁且同時設(shè)于金屬間介電層上以及一氣隙設(shè)于金屬間介電層中。【附圖說明】
[0008]圖1至圖5為本發(fā)明優(yōu)選實施例制作一金屬內(nèi)連線結(jié)構(gòu)的方法示意圖；
[0009]圖6為本發(fā)明另一實施例制作一金屬內(nèi)連線結(jié)構(gòu)的示意圖。
[0010]主要元件符號說明
[0011]12基底14金屬內(nèi)連線結(jié)構(gòu)
[0012]16金屬內(nèi)連線結(jié)構(gòu)18停止層
[0013]20金屬間介電層22金屬內(nèi)連線
[0014]24溝槽導體26接觸洞導體
[0015]28間隙壁30開口
[0016]32介電層34氣隙
[0017]36介電層【具體實施方式】
[0018]請參照圖1至圖5,圖1至圖5為本發(fā)明優(yōu)選實施例制作一金屬內(nèi)連線結(jié)構(gòu)的方法示意圖。如圖1所示，首先提供一基底12,例如一由半導體材料所構(gòu)成的基底 12,其中半導體材料可選自由娃、鍺、娃鍺復合物、娃碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構(gòu)成的群組。基底12上可包含例如金屬氧化物半導體 (metal-oxide semiconductor, M0S)晶體管等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)(圖未示)等介電層覆蓋于其上。更具體而言，基底 12上可包含平面型或非平面型(如鰭狀結(jié)構(gòu)晶體管)等M0S晶體管元件，其中M0S晶體管可包含金屬柵極以及源極/漏極區(qū)域、間隙壁、外延層、接觸洞蝕刻停止層等晶體管元件， 層間介電層可設(shè)于基底12上并覆蓋M0S晶體管，且層間介電層可具有多個接觸插塞電連接 M0S晶體管的柵極以及/或源極/漏極區(qū)域。由于平面型或非平面型晶體管與層間介電層等相關(guān)制作工藝均為本領(lǐng)域所熟知技術(shù)，在此不另加贅述。
[0019]然后于層間介電層上依序形成兩組金屬內(nèi)連線結(jié)構(gòu)14、16電連接前述的接觸插塞，其中各金屬內(nèi)連線結(jié)構(gòu)14、16各包含一停止層18、一金屬間介電層20以及多個金屬內(nèi)連線22鑲嵌于停止層18與金屬間介電層20中。需注意的是，本實施例雖以兩組金屬內(nèi)連線結(jié)構(gòu)14、16為例，但所設(shè)置的金屬內(nèi)連線結(jié)構(gòu)數(shù)量并不局限于此，而可視制作工藝需求調(diào)整。其次各金屬內(nèi)連線結(jié)構(gòu)14、16中的各金屬內(nèi)連線22優(yōu)選包含一溝槽導體(trench conductor) 24與一接觸洞導體(via conductor) 26,且各金屬內(nèi)連線22均優(yōu)選依據(jù)雙鑲嵌制作工藝鑲嵌于金屬間介電層20以及/或停止層18中并彼此電連接，由于雙鑲嵌制作工藝是本領(lǐng)域所熟知技術(shù)，在此不另加贅述。另外在本實例中金屬內(nèi)連線22優(yōu)選包含銅、金屬間介電層20優(yōu)選包含氧化硅、而停止層18則包含氮化硅，但不局限于此。
[0020]然后如圖2所示，先進行一蝕刻制作工藝，例如可直接以所暴露出的金屬內(nèi)連線 22為掩模去除部分金屬間介電層20,使剩余的金屬間介電層20上表面略高于溝槽導體24 的底表面，并由此暴露出部分溝槽導體24的上表面及部分側(cè)壁。
[0021]接著如圖3所示，先覆蓋一低介電常數(shù)介電材料(圖未示)于金屬間介電層20與溝槽導體24上，然后進行一回蝕刻制作工藝去除部分介電材料，以于各溝槽導體24的部分側(cè)壁上形成一間隙壁28。在本實施例中，間隙壁28優(yōu)選與金屬間介電層20為不同材料，但兩者均可選自由氧化硅、氮化硅、氮氧化硅(S1N)以及氮碳化硅(SiCN)所構(gòu)成的群組。
[0022]需注意的是，本實施例雖優(yōu)選如圖2控制剩余的金屬間介電層20上表面略高于溝槽導體24的底表面，但不局限于此，又可依據(jù)制作工藝需求調(diào)整剩余金屬間介電層20的高度，例如可將剩余的金屬間介電層20上表面控制與溝槽導體24底表面齊平。如此后續(xù)所形成的間隙壁28底部將與溝槽導體24的底部齊平，此實施例也屬本發(fā)明所涵蓋的范圍。
[0023]隨后如圖4所示，利用所暴露出的溝槽導體24頂部與間隙壁28為掩模進行另一蝕刻制作工藝，以于金屬間介電層20中形成多個開口 30。在本實施例中，用來蝕刻金屬間介電層20形成開口 30的蝕刻制作工藝可依據(jù)制作工藝需求選擇濕蝕刻、干蝕刻或同時搭配進行濕蝕刻與干蝕刻制作工藝，并以此形成不同形狀的開口 30。為了方便說明起見，現(xiàn)以圖4所示的幾種開口 30舉例來做說明，若以濕蝕刻制作工藝來去除部分金屬間介電層20， 則所形成的開口 30優(yōu)選呈現(xiàn)如右邊的橢圓狀；若以干蝕刻制作工藝去除部分金屬間介電層20,所形成的開口 30優(yōu)選呈現(xiàn)中間的長方形狀；若同時搭配進行濕蝕刻與干蝕刻，則所形成的開口 30將呈現(xiàn)長方形狀且深度較深，例如直接暴露停止層18表面。此外，適當調(diào)整相鄰的溝槽導體24間的間隙大小，也可影響形成開口的深寬比。再者，該蝕刻制作工藝也可蝕穿停止層18而直接深入前面數(shù)層的金屬間介電層20中，換句話說，本發(fā)明可于制作單一層金屬內(nèi)連線結(jié)構(gòu)時，便利用所暴露出的溝槽導體24頂部與間隙壁28為掩模來蝕刻當層的金屬間介電層20以形成多個開口 30,因此任一層溝槽導體24的部分側(cè)壁上都可以有間隙壁28 ;或者可于形成多層金屬內(nèi)連線結(jié)構(gòu)后，再利用最上層的溝槽導體24頂部與間隙壁28來做為掩模，以同時蝕穿多層金屬間介電層20與停止層18來以形成該多個開口 30， 因此只有最上層的溝槽導體24的部分側(cè)壁上形成有間隙壁28,此都應屬本發(fā)明的涵蓋范圍。
[0024]之后如圖5所示，例如以形成圖4中最右邊的橢圓開口 30為例，形成一介電層32 于金屬內(nèi)連線22及間隙壁28上并填入開口 30內(nèi)，且同時于介電層32中形成一氣隙(air gap)34。更具體而言，本發(fā)明可利用例如化學氣相沉積(chemical vapor deposit1n, CVD) 等制作工藝形成一介電層32覆蓋金屬內(nèi)連線22與間隙壁28表面并同時填入原本設(shè)于金屬間介電層20內(nèi)的大部分開口 30,優(yōu)選者還可選用填洞能力較差的沉積制作工藝，使介電層32封口后于介電層32中自然形成一氣隙34。在本實施例中，介電層32優(yōu)選包含低介電常數(shù)材料，且介電層32與間隙壁28又可同時由相同材料所構(gòu)成。至此即完成本發(fā)明優(yōu)選實施例的一金屬內(nèi)連線結(jié)構(gòu)的制作。值得注意的是，通過間隙壁28的設(shè)置，而可于相鄰的溝槽導體24間蝕刻出高深寬比的開口 30,此外，在形成介電層32前，不可移除間隙壁28， 以免相對擴大開口 30上部而不利形成氣隙34。
[0025]請再參照圖5,圖5依據(jù)本發(fā)明優(yōu)選實施例另揭露一種金屬內(nèi)連線結(jié)構(gòu)的結(jié)構(gòu)示意圖。如圖中所示，金屬內(nèi)連線結(jié)構(gòu)16主要包含一基底12、至少一金屬間介電層20設(shè)于基底12上、至少一金屬內(nèi)連線22設(shè)于金屬間介電層20中、一間隙壁28設(shè)于各金屬內(nèi)連線旁 22且同時設(shè)于金屬間介電層20上、一介電層32設(shè)于金屬內(nèi)連線22與間隙壁28上并同時埋在金屬間介電層20內(nèi)以及一氣隙34包覆于介電層32內(nèi)。
[0026]在本實施例中，金屬間介電層20與基底12之間可依據(jù)制作工藝需求設(shè)置主動元件、被動元件以及層間介電層等，金屬內(nèi)連線22優(yōu)選包含一溝槽導體24與一接觸洞導體26,間隙壁28的底部優(yōu)選介于溝槽導體24的上下表面之間且不超過溝槽導體24的底部， 而埋在金屬間介電層20中與部分間隙壁28之間的介電層32優(yōu)選為一約略橢圓的形狀而包覆一氣隙34。
[0027]另外如圖6所示，本發(fā)明另一實施例于圖5形成氣隙34后可再利用溝槽導體24 進行一蝕刻制作工藝，去除金屬間介電層20與溝槽導體24上的間隙壁28及介電層32,并形成另一由低介電常數(shù)材料所構(gòu)成的介電層36于溝槽導體24與金屬間介電層20上，其中介電層36的低介電常數(shù)材料優(yōu)選小于金屬間介電層20的低介電常數(shù)材料。最后再以平坦化步驟，例如化學機械研磨等去除部分介電層36以及/或部分溝槽導體24,使剩余的溝槽導體24與介電層36表面齊平。至此完成本發(fā)明另一實施例的金屬內(nèi)連線結(jié)構(gòu)的制作。
[0028]綜上所述，本發(fā)明主要于金屬間介電層以及金屬內(nèi)連線完成后先去除部分金屬間介電層，形成一間隙壁于所暴露的金屬內(nèi)連線旁，利用間隙壁與金屬內(nèi)連線為掩模去除部分金屬間介電層以形成開口，然后再覆蓋一介電層于開口內(nèi)并同時于介電層中形成氣隙。 此外，本發(fā)明可每制作一層金屬內(nèi)連線結(jié)構(gòu)時，便于溝槽導體的部分側(cè)壁上形成間隙壁，進而形成氣隙；或者于形成多層金屬內(nèi)連線結(jié)構(gòu)后，再利用最上層的溝槽導體的部分側(cè)壁上形成間隙壁，來形成同時貫穿多層金屬間介電層與停止層的氣隙。依據(jù)此制作工藝本發(fā)明不但可于金屬間介電層中形成氣隙改善RC延遲的狀況，又可同時避免現(xiàn)有氣隙結(jié)構(gòu)因支撐力不佳而造成塌陷的情形。
[0029]以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應屬本發(fā)明的涵蓋范圍。
【主權(quán)項】
1.一種制作金屬內(nèi)連線結(jié)構(gòu)的方法，包含:提供一基底，該基底上設(shè)有一第一金屬間介電層；形成一金屬內(nèi)連線于該第一金屬間介電層中；去除部分該第一金屬間介電層；形成一間隙壁于該金屬內(nèi)連線旁；以及利用該間隙壁為掩模去除部分該第一金屬間介電層以于該金屬間介電層中形成一開□ 〇2.如權(quán)利要求1所述的方法，其中該金屬內(nèi)連線包含一溝槽導體以及一接觸洞導體。3.如權(quán)利要求2所述的方法，還包含去除部分該第一金屬間介電層使剩余的該第一金 屬間介電層上表面高于該溝槽導體的底表面。4.如權(quán)利要求2所述的方法，還包含形成該間隙壁于該溝槽導體旁。5.如權(quán)利要求1所述的方法，還包含形成一介電層于該金屬內(nèi)連線及該間隙壁上且填 入該開口內(nèi)并同時于該介電層中形成一氣隙(air gap)。6.如權(quán)利要求5所述的方法，其中該介電層包含低介電常數(shù)材料。7.如權(quán)利要求5所述的方法，其中該介電層及該間隙壁包含相同材料。8.如權(quán)利要求5所述的方法，還包含:在形成該氣隙后去除部分該介電層及該間隙壁；以及 形成一第二金屬間介電層于該第一金屬間介電層及該氣隙上。9.如權(quán)利要求8所述的方法，其中該第二金屬間介電層的上表面與該金屬內(nèi)連線的上 表面齊平。10.—種金屬內(nèi)連線結(jié)構(gòu)，包含:基底，該基底上設(shè)有一金屬間介電層；金屬內(nèi)連線，設(shè)于該金屬間介電層中；間隙壁，設(shè)于該金屬內(nèi)連線旁且同時設(shè)于該金屬間介電層上；以及 氣隙，設(shè)于該金屬間介電層中。11.如權(quán)利要求10所述的金屬內(nèi)連線結(jié)構(gòu)，其中該金屬內(nèi)連線包含溝槽導體以及接觸 洞導體。12.如權(quán)利要求11所述的金屬內(nèi)連線結(jié)構(gòu)，其中該金屬間介電層的上表面高于該溝槽 導體的底表面。13.如權(quán)利要求10所述的金屬內(nèi)連線結(jié)構(gòu)，還包含一介電層環(huán)繞該氣隙。14.如權(quán)利要求13所述的金屬內(nèi)連線結(jié)構(gòu)，其中該介電層是設(shè)于該金屬間介電層中且 位于該間隙壁及該金屬內(nèi)連線上。15.如權(quán)利要求13所述的金屬內(nèi)連線結(jié)構(gòu)，其中該介電層包含低介電常數(shù)材料。16.如權(quán)利要求13所述的金屬內(nèi)連線結(jié)構(gòu)，其中該介電層及該間隙壁包含相同材料。
【文檔編號】H01L23/522GK106033741SQ201510122601
【公開日】2016年10月19日
【申請日】2015年3月20日
【發(fā)明人】劉恩銓, 童宇誠, 楊智偉
【申請人】聯(lián)華電子股份有限公司