包括以三維堆疊布置接合的集成電路裝置的電子封裝件的制作方法
【專利摘要】本發(fā)明提供一種電子封裝件，包括：多個垂直堆疊的集成電路(IC)裝置，包括第一IC裝置以及第二IC裝置。該電子封裝件還包括將該第一IC裝置的一側(cè)完全耦接至該第二IC裝置的一側(cè)的部分的第一接合層。不與該第一IC裝置的該一側(cè)耦接的該第二IC裝置的該側(cè)的其余部分包括天線。
【專利說明】
包括以三維堆疊布置接合的集成電路裝置的電子封裝件
技術(shù)領(lǐng)域
[0001]本揭露通常涉及數(shù)據(jù)處理，尤其涉及電子封裝件以及形成電子封裝件的方法，該電子封裝件包括以三維堆疊布置接合的多個集成電路裝置。
【背景技術(shù)】
[0002]為了在二維區(qū)域內(nèi)容置更多的集成電路(integrated circuit; IC)裝置，將獨(dú)立的IC裝置與其它組件集成并堆疊成單個三維(3D)電子封裝件。在三維電子封裝件中，堆疊內(nèi)的IC裝置可以若干方式互連。例如，在各IC裝置的表面形成的接合墊可與普通襯底或該堆疊中的其它IC裝置打線接合。另一個例子是所謂的“微凸塊(micro-bump)”三維封裝件，其中，各IC裝置包括若干微凸塊，該些微凸塊例如沿該IC裝置的外側(cè)邊緣路由至電路板。
[0003]互連該堆疊內(nèi)的IC裝置的另一種方式是使用襯底通孔(through-substrate via；TSVhTSV延伸穿過襯底，從而電性互連不同IC裝置上的電路。與其它技術(shù)相比，此類襯底通孔互連可在互連密度方面提供優(yōu)勢。除了在三維IC裝置堆疊中的應(yīng)用以外，襯底通孔互連也可通過提供與晶圓背側(cè)的極低電阻接地接觸以及增強(qiáng)的散熱功能來增加天線通信裝置的性能。
[0004]盡管天線通信裝置可從IC堆疊技術(shù)獲益，但已證明，輻射及接收天線結(jié)構(gòu)須置于IC裝置的前側(cè)或背側(cè)的典型要求對于該堆疊內(nèi)的其它IC裝置的封裝很具有挑戰(zhàn)性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種電子封裝件，包括:多個垂直堆疊的集成電路(integratedcircuit; IC)裝置，包括第一IC裝置以及第二IC裝置。該電子封裝件還包括將該第一IC裝置的一側(cè)完全耦接至該第二 IC裝置的一側(cè)的部分的第一接合層。不與該第一 IC裝置的該一側(cè)耦接的該第二 IC裝置的該側(cè)的其余部分包括天線。
[0006]通過僅將該第二IC裝置的一側(cè)的部分耦接至該第一 IC裝置的整側(cè)，在該第一 IC裝置與該第二 IC裝置之間形成缺口(gap)，以設(shè)置該第二 IC裝置的該天線。因此，針對該天線形成缺口允許具有該天線的該第二 IC裝置與該堆疊中的該第一 IC裝置密切耦接，從而提供上述三維封裝的密度優(yōu)勢。
[0007]從下面對附圖中所顯示的示例實(shí)施例的更詳細(xì)說明將清楚這里所說明的上述及其它目的、特征以及優(yōu)點(diǎn)，附圖中類似的附圖標(biāo)記通常表示示例實(shí)施例的類似部件。
【附圖說明】
[0008]圖1A提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維(3D)堆疊布置接合的多個集成電路(IC)裝置的示例電子封裝件的不同層面的剖切視圖。
[0009]圖1B提供一個示意圖，顯示圖1A的第二IC裝置的不同層面的剖切視圖，依據(jù)這里所述的實(shí)施例，該第二 IC裝置可與三維堆疊布置中的一個或多個額外IC裝置接合。
[0010]圖1C提供一個示意圖，顯示圖1A的第一IC裝置的不同層面的剖切視圖，依據(jù)這里所述的實(shí)施例，該第一 IC裝置可與三維堆疊布置中的一個或多個額外裝置接合。
[0011]圖2提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的另一個示例電子封裝件的不同層面的剖切視圖。
[0012]圖3提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的另一個示例電子封裝件的不同層面的剖切視圖。
[0013]圖4提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的另一個示例電子封裝件的不同層面的剖切視圖。
[0014]圖5提供一個流程圖，顯示依據(jù)這里所述的實(shí)施例形成包括以三維堆疊布置接合的多個IC裝置的電子封裝件的示例方法。
[0015]圖6提供一個流程圖，顯示依據(jù)這里所述的實(shí)施例形成包括以三維堆疊布置接合的多個IC裝置的電子封裝件的又一個示例方法。
【具體實(shí)施方式】
[0016]為進(jìn)一步解釋，圖1A提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維(3D)堆疊布置接合的多個集成電路(IC)裝置的示例電子封裝件(100)的不同層面的剖切視圖。在圖1A的例子中，電子封裝件(100)包括第一IC裝置(102)以及第二IC裝置(104)。
[0017]為進(jìn)一步解釋，圖1B提供一個示意圖，顯示圖1A的第二IC裝置(104)的不同層面的剖切視圖，且圖1C提供一個示意圖，顯示圖1A的第一IC裝置(102)的不同層面的剖切視圖。
[0018]圖1A至IC的第一 IC裝置(102)及第二 IC裝置(104)可通過通常實(shí)施于半導(dǎo)體裝置制造中的已知制程步驟來形成或制造。下面舉例說明示例制程步驟及材料，不過，應(yīng)當(dāng)理解，可使用本領(lǐng)域技術(shù)人員的技藝內(nèi)的替代步驟來取代此類例子。
[0019]—般來說，半導(dǎo)體裝置制造是用以形成存在于日常電性及電子裝置中的集成電路的制程。通常，半導(dǎo)體裝置制造包括光刻及化學(xué)制程步驟的多步驟序列，在此期間，電子電路順序形成于由例如半導(dǎo)體及絕緣體的材料制成的晶圓上。硅或GaAs(砷化鎵)幾乎總是用于包含主動裝置(例如晶體管)的晶圓，而各種復(fù)合半導(dǎo)體或者具有半導(dǎo)體沉積于其上的例如石英玻璃或藍(lán)寶石等絕緣體也可用于專門應(yīng)用。在特定實(shí)施例中，可使用硅晶圓。典型的娃晶圓由極純娃制成，該極純娃通過柴可拉斯基(Czochral ski)或浮區(qū)(float zone)制程生長成直徑達(dá)450毫米(稍小于18英寸)的單結(jié)晶柱體晶錠(ingot)(晶棒(boule))。接著，將這些晶錠切成約0.75毫米厚的晶圓并拋光，以獲得很規(guī)則且平坦的表面。
[0020]在典型的半導(dǎo)體裝置制造中，各種制程步驟落入四種常規(guī)類型:沉積、移除、圖案化以及電性屬性改性。沉積是生長、涂布或以其它方式轉(zhuǎn)移材料至晶圓上的任意制程?？捎玫募夹g(shù)包括物理氣相沉積(physical vapor deposit1n；PVD)、化學(xué)氣相沉積(chemicalvapor deposit1n ； CVD)、電化學(xué)沉積(electrochemical deposit1n;ECD)、分子束外延(molecular beam epitaxy;MBE)以及最近的原子層沉積(atomic layer deposit1n；ALD)等。移除是自晶圓移除材料的任意制程，例子包括蝕刻制程(濕式或干式)以及化學(xué)-機(jī)械平坦化(chemical-mechanical planarizat1n;CMP)。圖案化是沉積材料的成形或改變，且通常被稱為光刻。例如，在傳統(tǒng)光刻中，使用被稱為光阻的化學(xué)劑涂布晶圓；接著，被稱為步進(jìn)機(jī)(stepper)的機(jī)器聚焦、對準(zhǔn)并移動掩膜，以將下方晶圓的選擇部分暴露于短波長光;通過顯影液清洗掉暴露區(qū)域。在蝕刻或其它制程以后，通過等離子灰化移除剩余的光阻。電性屬性的改性歷來需要摻雜晶體管源極及漏極(最初通過擴(kuò)散爐，后來通過離子注入)。在這些摻雜制程之后執(zhí)行爐退火，或者，在先進(jìn)裝置中，執(zhí)行快速熱退火(rapid thermalannealing;RTA);退火用以活化所注入的摻雜物?，F(xiàn)在，電性屬性的改性也擴(kuò)展至通過曝光于紫外制程(UV processing;UVP)中的紫外光來降低低k絕緣體中的材料介電常數(shù)。
[0021]通常，前端工藝(front-end-of-line;FEOL)是IC制造的第一部分，其中，在半導(dǎo)體中圖案化各裝置(晶體管、電容器、電阻器等)。前端工藝通常被認(rèn)為涵蓋直至(但不包括)沉積金屬互連層的所有步驟。例如，典型的前端工藝可能包含形成完全隔離的CMOS元件所需的CMOS制造的所有制程:選擇要使用的晶圓的類型;化學(xué)-機(jī)械平坦化并清洗晶圓；淺溝槽隔離(shallow trench isolat1n; STI);講形成；柵極模塊形成；以及源極及漏極模塊形成。
[0022]各種半導(dǎo)體裝置一經(jīng)形成，即必須互連該些裝置，以形成想要的電性電路。這發(fā)生于總稱為后端工藝(back end of line;BE0L)的一系列晶圓制程步驟中。后端工藝制程包括形成由介電層隔離的金屬互連線。該后端工藝是IC制造的第二部分，其中，各裝置(晶體管、電容器、電阻器等)與晶圓上的線路互連。后端工藝通常開始于在晶圓上沉積第一金屬層時。后端工藝包括接觸、絕緣層(介電質(zhì))、金屬層，以及IC裝置-封裝件連接的接合位點(diǎn)。在典型的系統(tǒng)中，后端工藝可包括下列步驟的其中一些或全部:硅化源漏區(qū)及多晶硅區(qū)；添加介電質(zhì)(首先，較下層是前金屬介電質(zhì)(pre-metal dielectric;PMD)-以將金屬與娃及多晶硅隔離)；CMP(化學(xué)機(jī)械平坦化)制程;在PMD(前金屬介電質(zhì))中制作孔;添加金屬層;添加第二介電質(zhì)；穿過介電質(zhì)制造過孔(via)，以將較下金屬與較高金屬連接;通過金屬CVD(化學(xué)氣相沉積)制程填充過孔;針對所有金屬層重復(fù)步驟；以及添加最終的鈍化層，以保護(hù)IC
目.ο
[0023]例如，圖1A至IC的各IC裝置(102，104)可具有前端工藝(FEOL)區(qū)，其中，在半導(dǎo)體襯底(例如塊體襯底或絕緣體上半導(dǎo)體襯底)中形成主動裝置(例如晶體管)。也就是說，各該IC裝置可包括一個或多個半導(dǎo)體裝置。圖1A至IC的IC裝置(102，104)的前端工藝區(qū)包括圖1A至IC中的TSV(156)以及周圍襯底和/或阻擋層(通常顯示為158) JSV(ISe)通常與襯底158絕緣，不過，接地至襯底(158)的TSV (156)可例如于襯底(158)與所關(guān)注的射頻頻率充分絕緣時使用。通過在后端工藝(BEOL)區(qū)(171)上形成的數(shù)個線路層來制作與襯底中的主動裝置的電性連接，該后端工藝區(qū)通常包括通過垂直過孔與其它線路連接的連續(xù)較大的銅線路層。在特定實(shí)施例中，在制程期間，在完成后端工藝構(gòu)造以后，顯露這些TSV，接著顯露研磨側(cè)(grindside)線路墊或重布層。在TSV顯露之前或之后，鈍化并配置該IC裝置以進(jìn)行外部連接。在圖1A至IC的例子中，該第一IC裝置及該第二IC裝置經(jīng)配置以通過金屬著陸墊(152)與焊料連接(150)(例如受控塌陷IC裝置連接(C4)接合)來外部連接至另一個IC裝置?？墒褂闷渌愋偷倪B接，例如銅柱或平面銅。TSV可在晶圓薄化之前自晶圓前側(cè)形成，或者在晶圓薄化之后自晶圓后側(cè)形成。
[0024]在圖1A至IC的例子中，第二IC裝置(104)還包括例如通過射頻(rad1 frequency；RF)與其它IC裝置通信的天線(120)。依據(jù)不同實(shí)施例，該天線可通過在該IC裝置形成的后端工藝(BEOL)部分中所制造的組件或者通過絕緣的襯底通孔(TSV)來形成。在特定實(shí)施例中，該天線可由金屬線、C4接合或銅柱形成。依據(jù)使用該天線的該IC裝置的要求，該天線可能需要位于該IC裝置的正面或背面。在圖1A至IC的例子中，該天線位于該裝置、芯片或晶圓的下側(cè)。本領(lǐng)域的技術(shù)人員將意識到，該天線可設(shè)于該裝置、芯片或晶圓的下側(cè)或上側(cè)，下面將作進(jìn)一步詳細(xì)解釋。
[0025]在形成IC裝置以后，作為組裝三維電子封裝件的部分，可將IC裝置組合在一起。在圖1A至IC的例子中，第一IC裝置(102)與第二IC裝置(104)通過第一接合層(106)耦接，以形成三維堆疊布置。三維堆疊布置是指IC裝置的垂直堆疊。與將IC裝置水平并排置于板上相反，垂直堆疊IC裝置允許IC裝置占據(jù)較少空間且與其它IC裝置及組件具有較大的連接。如上所述，在三維電子封裝件中，IC裝置可通過包括使用接合墊及微凸塊(如圖1A中所示)或者使用接合墊(如圖2中所示)的若干方式互連。TSV用于穿過芯片的連接。TSV是完全穿過硅晶圓或IC裸芯片的垂直電性連接(過孔)。與例如封裝件上封裝件(package-on-package)的替代相比，使用TSV形成三維封裝件及三維集成電路的其中一個原因是因?yàn)檫^孔的密度大體較高，以及因?yàn)檫B接的長度較短。在圖1C的例子中，各該IC裝置包括用以通過接合層
(106)與另一個IC裝置電性連接的TSV(156)。
[0026]在圖1C的例子中，第一接合層(106)將第一IC裝置(102)的一側(cè)(140)完全耦接至第二 IC裝置(104)的一側(cè)的部分(第一部分130)。如圖1C中所示，不與該第一 IC裝置的該一側(cè)耦接的第二 IC裝置(104)的該側(cè)的其余部分(第二部分132)包括天線(120)。也就是說，依據(jù)此三維布置接合在一起的IC裝置經(jīng)堆疊以使IC裝置的天線暴露且不被另一個IC裝置的接合層或襯底覆蓋。換句話說，依據(jù)不同的實(shí)施例，在IC裝置之間形成缺口(199)，從而可暴露一個IC裝置的天線。為該天線形成缺口將使該IC裝置能夠與三維堆疊中的另一個IC裝置密切耦接，從而增加三維封裝的密度。針對該天線的此缺口防止RF信號在襯底(158)中衰減。而且，與覆蓋天線于襯底或其它材料中相比，針對天線形成缺口允許更好的信號接收及傳輸。下面將更詳細(xì)解釋，依據(jù)不同實(shí)施例，IC裝置可被定位并接合一起，以針對天線在IC裝置之間形成缺口，從而使該天線可暴露于IC裝置的正面或背面上。所示缺口(199)處于開放環(huán)境，也就是空氣，但它可通過低射頻損耗鈍化劑(例如介電質(zhì)或聚合物)密封，該低射頻損耗鈍化劑允許射頻信號自該天線傳送至相鄰芯片或裝置。圖1A至IC顯示焊料凸塊(150)與金屬著陸墊(152)連接而圖2顯示銅柱(172)與金屬墊(152)連接。
[0027]為進(jìn)一步解釋，圖2提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的另一個示例電子封裝件(200)的不同層面的剖切視圖。圖2的電子封裝件(200)與圖1的電子封裝件(100)類似之處在于圖2的電子封裝件(200)也包括通過第一接合層(106)耦接在一起的第一 IC裝置(102)與第二 IC裝置(104)。
[0028]不過，在圖2的例子中，第一IC裝置(102)包括銅柱(172)而不是C4連接(150)來與第二IC裝置(104)接合。在此例子中，各該IC裝置包括銅柱(172)以接合另一個IC裝置，將該第一 IC裝置與該第二 IC裝置耦接的該第一接合層中的金屬-金屬接合或者金屬連接材料。不論兩個IC裝置(102，104)之間的連接類型，依據(jù)不同的實(shí)施例，天線(120)仍暴露于兩個IC裝置(102，104)之間的缺口中。
[0029]為進(jìn)一步解釋，圖3提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的另一個示例電子封裝件(300)的不同層面的剖切視圖。圖3的電子封裝件(300)與圖2的電子封裝件(200)的類似之處在于圖3的電子封裝件(300)也包括通過第一接合層(106)耦接在一起的第一 IC裝置(302)與第二 IC裝置(104)。
[0030]不過，在圖3的例子中，第一IC裝置(302)不同于圖1的第一IC裝置(102)之處在于圖3的第一IC裝置(302)具有被移除的后端工藝區(qū)，以使第一IC裝置(102)的TSV(156)通過外部連接器銅柱(172)在各側(cè)上耦接以與其它IC裝置接合。另外，電子封裝件(300)還包括通過第三接合層(310)耦接在一起的第三IC裝置(304)與第四IC裝置(314)。本領(lǐng)域的技術(shù)人員將意識到，依據(jù)本揭露的實(shí)施例可使用任意數(shù)目的IC裝置，并且選擇圖3的四個IC裝置用以說明目的而非限制。在其它實(shí)施例中(未顯示)，依據(jù)這里提供的其它例子可堆疊額外的IC裝置。在此例子中，第三IC裝置(304)通過第二接合層(306)也與第一IC裝置(302)耦接，該第二接合層將第一 IC裝置(302)的另一側(cè)完全耦接至第三IC裝置(304)的一側(cè)的部分。不與第一 IC裝置(302)的該另一側(cè)耦接的第三IC裝置(304)的該側(cè)的其余部分包括第二天線(320)。在圖3的例子中，第二IC裝置(104)的第一天線(120)位于該第二IC裝置的該側(cè)的其余部分(132)的正面上，且第二天線(320)位于第三IC裝置(304)的該側(cè)的其余部分(也就是不與該第一 IC裝置連接的部分)的背面上。
[0031]為進(jìn)一步解釋，圖4提供一個示意圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的另一個示例電子封裝件的不同層面的剖切視圖。圖4的電子封裝件(400)與圖3的電子封裝件(300)的類似之處在于圖4的電子封裝件(400)也包括通過第一接合層(106)耦接在一起的第一 IC裝置(302)與第二 IC裝置(104);通過第三接合層(310)耦接在一起的第三IC裝置(404)與第四IC裝置(314);以及將第三IC裝置(404)與第一IC裝置(302)耦接在一起的第二接合層(306)。
[0032]不過，在圖4的例子中，第三IC裝置(404)不同于圖3的第三IC裝置(304)之處在于圖4的第三IC裝置(404)具有位于第三IC裝置(404)的該側(cè)的其余部分的正面上的第二天線(420)。也就是說，在圖4的例子中，第二IC裝置(104)的第一天線(120)位于該第二IC裝置的該側(cè)的其余部分的正面上，且第二天線(420)位于不被第三接合層(310)覆蓋的第三IC裝置(404)的該側(cè)的其余部分的正面上。
[0033]為進(jìn)一步解釋，圖5提供一個流程圖，顯示依據(jù)這里所述的實(shí)施例形成包括以三維堆疊布置接合的多個IC裝置的電子封裝件的示例方法。圖5的方法包括定位(posit1ning)(502)第一 IC裝置與第二 IC裝置垂直對齊。定位(502)第一 IC裝置與第二 IC裝置垂直對齊可通過以下步驟執(zhí)行:識別包括天線的IC裝置;識別小于具有該天線的該IC裝置的另一個IC裝置;將該兩個IC裝置垂直對齊，以使包括該天線的該IC裝置的部分懸于不具有該天線的該另一個IC裝置或耦接該兩個IC裝置的接合層上方，或者未被其覆蓋。也就是說，定位該兩個IC裝置包括在該兩個IC裝置之間形成缺口，以通過該三維電子封裝件中的IC裝置的垂直堆疊，使該天線不被接合、襯底或任意其它組件或者IC裝置阻擋。
[0034]圖5的方法還包括在該第一IC裝置與該第二 IC裝置之間形成(504)第一接合層。在該第一 IC裝置與該第二 IC裝置之間形成(504)第一接合層可通過以下步驟執(zhí)行:施加連接金屬材料，該連接金屬材料將該兩個IC裝置的襯底或金屬組件接合在一起;在該兩個IC組件之間施加焊料連接;在該兩個IC裝置之間連接一個或多個TSV。如上所述的定位該IC裝置，依據(jù)實(shí)施例，還施加該接合層，使該接合層不會覆蓋或阻擋該天線。例如，依據(jù)不同實(shí)施例，該接合層將該第一 IC裝置的一側(cè)完全耦接至該第二 IC裝置的一側(cè)的部分，其中，不與該第一 IC裝置的該一側(cè)耦接的該第二 IC裝置的該側(cè)的其余部分包括天線。
[0035]為進(jìn)一步解釋，圖6是一個流程圖，顯示依據(jù)這里所述的實(shí)施例包括以三維堆疊布置接合的多個IC裝置的電子封裝件的又一個示例形成方法。圖6的方法與圖5的方法的類似之處在于圖6的方法也包括定位(502)第一IC裝置與第二IC裝置垂直對齊；以及在該第一IC裝置與該第二 IC裝置之間形成(504)第一接合層。
[0036]不過，圖6的方法還包括定位(602)第三IC裝置與該第二IC裝置及該第一 IC裝置垂直對齊。定位(602)該第三IC裝置與該第二 IC裝置及該第一 IC裝置垂直對齊可通過以下步驟執(zhí)行:識別包括天線的IC裝置;識別小于具有該天線的該IC裝置的另一個IC裝置;垂直對齊該兩個IC裝置，以使包括該天線的該IC裝置的部分懸于不具有該天線的該另一個IC裝置或耦接該兩個IC裝置的接合層上方，或者未被其覆蓋。也就是說，定位該兩個IC裝置包括在該兩個IC裝置之間形成缺口，以通過該三維電子封裝件中的IC裝置的垂直堆疊，使該天線不被接合、襯底或任意其它組件或者IC裝置阻擋。
[0037]圖6的方法還包括形成(604)將該第一IC裝置的另一側(cè)完全耦接至該第三IC裝置的一側(cè)的部分的第二接合層，其中，不與該第一 IC裝置的該另一側(cè)耦接的該第三IC裝置的該側(cè)的其余部分包括天線。形成(604)將該第一 IC裝置的另一側(cè)完全耦接至該第三IC裝置的一側(cè)的部分的第二接合層可通過以下步驟執(zhí)行:施加連接金屬材料，該連接金屬材料將該兩個IC裝置的襯底或金屬組件接合在一起;在該兩個IC組件之間施加焊料連接;在該兩個IC裝置之間連接一個或多個TSV。如上所述的定位該IC裝置，依據(jù)實(shí)施例，還施加該接合層，使該接合層不會覆蓋或阻擋該天線。例如，依據(jù)不同實(shí)施例，該接合層將該第一 IC裝置的一側(cè)完全耦接至該第二IC裝置的一側(cè)的部分，其中，不與該第一IC裝置的該一側(cè)耦接的該第二 IC裝置的該側(cè)的其余部分包括天線。
[0038]針對上述解釋，讀者將意識到，依據(jù)這里所述的實(shí)施例包括以三維(3D)堆疊布置接合的多個垂直堆疊IC裝置的電子封裝件的益處包括針對天線形成缺口，以使具有天線的IC裝置能夠與三維堆疊中的另一個IC裝置密切耦接，從而提供三維封裝的密度優(yōu)勢。而且，與覆蓋天線于襯底或其它材料相比，針對天線形成缺口允許更好的信號接收及傳輸。
[0039]盡管本揭露通過參照一個或多個特定實(shí)施例來說明，但本領(lǐng)域的技術(shù)人員將理解，可作各種變更并可以等同物替代其元件而不背離本揭露的范圍。另外，可作許多修改來使特定的情形或材料適應(yīng)本揭露的教導(dǎo)，而不背離其基本范圍。因此，意圖是本揭露不限于任意特定的實(shí)施例，而是本揭露將包括落入所附權(quán)利要求范圍內(nèi)的所有實(shí)施例。因此，本揭露的范圍僅受所附權(quán)利要求書的語言的限制。
【主權(quán)項】
1.一種電子封裝件，包括: 多個垂直堆疊的集成電路(integrated circuit; IC)裝置，包括第一IC裝置及第二IC裝置；以及 第一接合層，將該第一IC裝置的一側(cè)完全耦接至該第二IC裝置的一側(cè)的部分;其中，不與該第一 IC裝置的該一側(cè)耦接的該第二 IC裝置的該側(cè)的其余部分包括天線。2.如權(quán)利要求1所述的電子封裝件，其中，該第一IC裝置包括至少一個半導(dǎo)體裝置且該第二 IC裝置包括至少一個半導(dǎo)體裝置;其中，該第一 IC裝置的該至少一個半導(dǎo)體裝置與該第二 IC裝置的該至少一個半導(dǎo)體裝置通過垂直絕緣的襯底通孔耦接在一起。3.如權(quán)利要求1所述的電子封裝件，其中，該第一接合層包括將該第一IC裝置直接耦接至該第二 IC裝置的金屬連接材料。4.如權(quán)利要求1所述的電子封裝件，其中，該第一接合層包括將該第一IC裝置耦接至該第二 IC裝置的一個或多個受控塌陷IC裝置連接(C4)接合、銅柱或者金屬著陸墊。5.如權(quán)利要求1所述的電子封裝件，其中，該天線通過在該集成電路裝置形成的后端工藝(back end of line;BE0L)部分中所制造的組件形成于該第二IC裝置上。6.如權(quán)利要求1所述的電子封裝件，其中，該天線通過絕緣的襯底通孔(throughsubstrate via ;TSV)形成于該第二IC裝置上。7.如權(quán)利要求1所述的電子封裝件，其中，該多個垂直堆疊的集成電路裝置還包括第三IC裝置；以及 其中，該電子封裝件還包括將該第一IC裝置的另一側(cè)完全耦接至該第三IC裝置的一側(cè)的部分的第二接合層;其中，不與該第一 IC裝置的該另一側(cè)耦接的該第三IC裝置的該側(cè)的其余部分包括天線。8.如權(quán)利要求7所述的電子封裝件，其中，該第二IC裝置的該天線位于該第二IC裝置的該側(cè)的其余部分的正面上；以及 其中，該第三側(cè)的該天線位于該第三IC裝置的該側(cè)的其余部分的背面上。9.如權(quán)利要求7所述的電子封裝件，其中，該第二IC裝置的該天線位于該第二IC裝置的該側(cè)的其余部分的正面上；以及 其中，該第三IC裝置的該天線位于該第三IC裝置的該側(cè)的其余部分的正面上。10.—種形成包括多個垂直堆疊集成電路(IC)裝置的電子封裝件的方法，該方法包括: 定位第一IC裝置與第二IC裝置垂直對齊；以及 在該第一 IC裝置與該第二 IC裝置之間形成第一接合層;該第一接合層將該第一 IC裝置的一側(cè)完全耦接至該第二IC裝置的一側(cè)的部分;其中，不與該第一IC裝置的該一側(cè)耦接的該第二 IC裝置的該側(cè)的其余部分包括天線。11.如權(quán)利要求10所述的方法，其中，該第一IC裝置包括至少一個半導(dǎo)體裝置且該第二IC裝置包括至少一個半導(dǎo)體裝置；以及 其中，該第一 IC裝置的該至少一個半導(dǎo)體裝置與該第二 IC裝置的該至少一個半導(dǎo)體裝置通過垂直絕緣的襯底通孔(TSV)耦接在一起。12.如權(quán)利要求10所述的方法，其中，該第一接合層包括將該第一IC裝置直接耦接至該第二 IC裝置的金屬連接材料。13.如權(quán)利要求10所述的方法，其中，該第一接合層包括將該第一IC裝置耦接至該第二IC裝置的一個或多個受控塌陷IC裝置連接(C4)接合、銅柱或者金屬著陸墊。14.如權(quán)利要求10所述的方法，其中，該天線通過在該集成電路裝置形成的后端工藝(BEOL)部分中所制造的組件形成于該第二 IC裝置上。15.如權(quán)利要求10所述的方法，其中，該天線通過絕緣的襯底通孔(TSV)形成于該第二IC裝置上。16.如權(quán)利要求10所述的方法，其中，該電子封裝件還包括第三IC裝置;其中，該方法還包括: 定位該第三IC裝置與該第二IC裝置以及該第一IC裝置垂直對齊；以及 形成將該第一 IC裝置的另一側(cè)完全耦接至該第三IC裝置的一側(cè)的部分的第二接合層，其中，不與該第一 IC裝置的該另一側(cè)耦接的該第三IC裝置的該側(cè)的其余部分包括天線。17.如權(quán)利要求10所述的方法，其中，該第二IC裝置的該天線位于該第二IC裝置的該側(cè)的其余部分的正面上；以及 其中，該第三IC裝置的該天線位于該第三IC裝置的該側(cè)的其余部分的背面上。18.如權(quán)利要求17所述的方法，其中，該第二IC裝置的該天線位于該第二IC裝置的該側(cè)的其余部分的正面上；以及 其中，該第三側(cè)的該天線位于該第三IC裝置的該側(cè)的其余部分的正面上。
【文檔編號】H01L21/768GK106057776SQ201610228539
【公開日】2016年10月26日
【申請日】2016年4月13日 公開號201610228539.1, CN 106057776 A, CN 106057776A, CN 201610228539, CN-A-106057776, CN106057776 A, CN106057776A, CN201610228539, CN201610228539.1
【發(fā)明人】M·G·法魯克, J·A·菲茨西蒙斯, A·H·西蒙, A·K·斯坦珀
【申請人】格羅方德半導(dǎo)體公司