具有離散柵極的半導(dǎo)體存儲(chǔ)裝置位線晶體管的制作方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體存儲(chǔ)裝置，包括多個(gè)擴(kuò)散區(qū)域?qū)ΑU(kuò)散區(qū)域?qū)Πǖ谝慌c第二擴(kuò)散區(qū)域，每一擴(kuò)散區(qū)域包括一位線晶體管對(duì)的源極及漏極區(qū)域及與各個(gè)擴(kuò)散區(qū)域?qū)佑|的多個(gè)位線晶體管柵極對(duì)，位線晶體管對(duì)包括一第一位線晶體管及一第二位線晶體管。位線晶體管柵極對(duì)的第一位線晶體管柵極包括第一擴(kuò)散區(qū)域的第一位線晶體管的柵極部分以及第二擴(kuò)散區(qū)域的第一位線晶體管的柵極部分。位線晶體管柵極對(duì)的第二位線晶體管柵極包括第一擴(kuò)散區(qū)域的第二位線晶體管的柵極部分及第二擴(kuò)散區(qū)域的第二位線晶體管的柵極部分。
【專利說明】
具有離散柵極的半導(dǎo)體存儲(chǔ)裝置位線晶體管
技術(shù)領(lǐng)域
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體裝置的結(jié)構(gòu)，且特別是有關(guān)于一種具有離散位線晶體管柵極的改良的半導(dǎo)體存儲(chǔ)裝置位線晶體管結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)持續(xù)在尺寸上縮小，在非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)中，位線與位線的節(jié)距(pitch)逐漸變得更小。在傳統(tǒng)的位線晶體管結(jié)構(gòu)中，位線晶體管(Bit LineTransistor,BLT)造成的壓降(IRdrop)與位線晶體管的寬度可呈反比，例如當(dāng)單元的尺寸縮小時(shí)，位線晶體管造成的壓降增加。較小的全局位線(Global Bit Line, GBL)間距可導(dǎo)致工藝變異區(qū)間(process window)不足的議題，例如較小的工藝變異區(qū)間及增加的親合噪聲(coupling noise)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的實(shí)施例因此提供一種具有離散位線晶體管柵極的半導(dǎo)體存儲(chǔ)裝置位線晶體管結(jié)構(gòu)。在一實(shí)施例中，提供一種半導(dǎo)體存儲(chǔ)裝置，包括多個(gè)擴(kuò)散區(qū)域?qū)?，擴(kuò)散區(qū)域?qū)Πǖ谝慌c第二擴(kuò)散區(qū)域。每一擴(kuò)散區(qū)域包括一位線晶體管對(duì)的源極及漏極區(qū)域。半導(dǎo)體存儲(chǔ)裝置也包括與各個(gè)擴(kuò)散區(qū)域?qū)佑|的多個(gè)位線晶體管柵極對(duì)。位線晶體管柵極對(duì)的第一位線晶體管柵極包括第一擴(kuò)散區(qū)域的第一位線晶體管的柵極部分，以及第二擴(kuò)散區(qū)域的第一位線晶體管的柵極部分。位線晶體管柵極對(duì)的第二位線晶體管柵極包括第一擴(kuò)散區(qū)域的第二位線晶體管的柵極部分，以及第二擴(kuò)散區(qū)域的第二位線晶體管的柵極部分。
[0004]在半導(dǎo)體存儲(chǔ)裝置的一實(shí)施例中，位線晶體管柵極包括一離散多晶層(polylayer)。在某些實(shí)施例中，半導(dǎo)體存儲(chǔ)器也包括多個(gè)四條一組的導(dǎo)線，四條一組的導(dǎo)線的一第一導(dǎo)線與一第一擴(kuò)散區(qū)域?qū)Φ牡谝晃痪€晶體管的柵極接點(diǎn)電性接觸，四條一組的導(dǎo)線的一第二導(dǎo)線與一第二擴(kuò)散區(qū)域?qū)Φ牡谝晃痪€晶體管的柵極接點(diǎn)電性接觸，四條一組的導(dǎo)線的一第三導(dǎo)線與一第一擴(kuò)散區(qū)域?qū)Φ牡诙痪€晶體管的柵極接點(diǎn)電性接觸，四條一組的導(dǎo)線的一第四導(dǎo)線與第二擴(kuò)散區(qū)域?qū)Φ牡诙痪€晶體管的柵極接點(diǎn)電性接觸。
[0005]在半導(dǎo)體存儲(chǔ)裝置的一實(shí)施例中，各擴(kuò)散區(qū)域的第一與第二位線晶體管包括第一與第二漏極區(qū)域及一共源極區(qū)域。在半導(dǎo)體存儲(chǔ)裝置的某些實(shí)施例中，第一與第二漏極區(qū)域包括多個(gè)漏極接點(diǎn)。在半導(dǎo)體存儲(chǔ)裝置的一實(shí)施例中，共源極區(qū)域包括多個(gè)源極接點(diǎn)。
[0006]在半導(dǎo)體存儲(chǔ)裝置的某些實(shí)施例中，各擴(kuò)散區(qū)域的第一與第二位線晶體管包括第一與第二源極區(qū)域及一共漏極區(qū)域。在半導(dǎo)體存儲(chǔ)裝置的一實(shí)施例中，第一與第二源極區(qū)域包括多個(gè)源極接點(diǎn)。在半導(dǎo)體存儲(chǔ)裝置的某些實(shí)施例中，共漏極區(qū)域包括多個(gè)漏極接點(diǎn)。
[0007]在半導(dǎo)體存儲(chǔ)裝置的一實(shí)施例中，離散多晶層包括一第一端及一第二端，而離散多晶層還包括位于第一與第二端的一寬度凸部。在某些實(shí)施例中，半導(dǎo)體存儲(chǔ)裝置也包括至少一存儲(chǔ)器區(qū)段，至少一存儲(chǔ)器區(qū)段包括四個(gè)擴(kuò)散區(qū)域?qū)八膫€(gè)位線晶體管柵極對(duì)。四個(gè)擴(kuò)散區(qū)域?qū)八膫€(gè)位線晶體管柵極對(duì)被配置在兩行及兩列中。
[0008]在一實(shí)施例中，半導(dǎo)體存儲(chǔ)裝置也包括具有第一與第二端的多個(gè)區(qū)域位線及一第一與第二存儲(chǔ)器區(qū)段對(duì)。第一存儲(chǔ)器區(qū)段被配置在一第一端上且與區(qū)域位線電性接觸，而第二存儲(chǔ)器區(qū)段被配置于多個(gè)區(qū)域位線的一第二端。在半導(dǎo)體存儲(chǔ)裝置的某些實(shí)施例中，第一存儲(chǔ)器區(qū)段的位線晶體管包括奇數(shù)個(gè)位線晶體管，而第二存儲(chǔ)器區(qū)段的位線晶體管包括偶數(shù)個(gè)位線晶體管。
【附圖說明】
[0009]以下參照附圖總括地說明本發(fā)明，附圖不需按比例繪制，其中:
[0010]圖1A及圖1B繪示現(xiàn)有的位線晶體管結(jié)構(gòu)。
[0011]圖1C繪示依據(jù)本發(fā)明的一實(shí)施例的位線晶體管結(jié)構(gòu)。
[0012]圖2A及圖2B繪示依據(jù)本發(fā)明的一實(shí)施示范例的位線結(jié)構(gòu)的存儲(chǔ)器區(qū)段。
[0013]圖3A及圖3B繪示依據(jù)本發(fā)明的一實(shí)施例的位線晶體管接點(diǎn)配置。
[0014]圖4繪示依據(jù)本發(fā)明之一實(shí)施例的位線晶體管多晶層。
[0015]【符號(hào)說明】
[0016]100A:位線晶體管結(jié)構(gòu)
[0017]100B:位線晶體管結(jié)構(gòu)
[0018]100C:位線晶體管結(jié)構(gòu)
[0019]104:擴(kuò)散區(qū)域
[0020]106:區(qū)域位線/區(qū)域位線
[0021]110:擴(kuò)散區(qū)域
[0022]112:區(qū)域位線/區(qū)域位線
[0023]114:區(qū)域位線
[0024]116:擴(kuò)散區(qū)域
[0025]118:位線晶體管柵極
[0026]202:存儲(chǔ)器區(qū)段
[0027]216:擴(kuò)散區(qū)域
[0028]218:位線晶體管柵極對(duì)
[0029]220Α、220Β:漏極接點(diǎn)
[0030]220C:源極接點(diǎn)
[0031]220D:柵極接點(diǎn)
[0032]222、224:柵極導(dǎo)線
[0033]316:擴(kuò)散區(qū)域
[0034]318:位線晶體管柵極
[0035]320:接點(diǎn)
[0036]322:接點(diǎn)
[0037]324:接點(diǎn)
[0038]326:接點(diǎn)
[0039]328:接點(diǎn)
[0040]LBLl、LBL3、LBL5、LBL7、LBL9、LBLl1、LBL 13、LBL15、LBL 17、LBL19、LBL 21、LBL23、LBL25、LBL27、LBL29、LBL31:區(qū)域位線交會(huì)
[0041]Gl、G2、G3、G4、G5、G6、G7、G8:導(dǎo)線
【具體實(shí)施方式】
[0042]現(xiàn)在將參考附圖更完整地說明本發(fā)明某些實(shí)施例，附圖中繪示本發(fā)明某些而非全部實(shí)施例。本發(fā)明的各種實(shí)施例可以許多不同的形式被實(shí)施，且不應(yīng)被解釋成受限于于此處所提出的實(shí)施例；反之，提供這些實(shí)施例使此揭露書滿足適用的法律要求。
[0043]如于說明書及于以下的權(quán)利要求中所使用，除非上下文清楚地表示，否則單數(shù)形式「一」、「一個(gè)」及「此」可表示復(fù)數(shù)。舉例而言，所提到的「一存儲(chǔ)器裝置」包括多個(gè)這種存儲(chǔ)器裝置。
[0044]雖然于此采用特定的用語(yǔ)，但它們只以一通用且描述性的意義使用且并非為了限制的目的。除非用語(yǔ)已以其他方式被定義，否則本文所使用包括技術(shù)及科學(xué)用語(yǔ)的所有用語(yǔ)具有與該本領(lǐng)域普通技術(shù)人員所通常理解的相同意思。將更進(jìn)一步理解，例如在常用字典中所定義的那些用語(yǔ)應(yīng)被解釋成具有如本領(lǐng)域普通技術(shù)人員所通常理解的意思。將更進(jìn)一步理解，例如在常用字典中所定義的那些用語(yǔ)應(yīng)被解釋成具有與相關(guān)技藝與本發(fā)明書的上下文中，其意思相符的解釋。除非在此揭露書明確地如此定義，否則這些一般使用的用語(yǔ)不會(huì)以一理想化的或過于正式的意義解釋。
[0045]發(fā)明人已構(gòu)思一種包括數(shù)個(gè)離散位線晶體管結(jié)構(gòu)柵極的半導(dǎo)體存儲(chǔ)裝置位線晶體管結(jié)構(gòu)(bit line transistor structure，BLT)。此些離散位線晶體管結(jié)構(gòu)柵極可允許一較大的全局位線(global bit line，GBL)工藝操作區(qū)間、一較大的數(shù)據(jù)讀取區(qū)間(readwindow)及一較小的位線晶體管結(jié)構(gòu)面積(Y-direct1n)。于一固定間距下，較少的全局位線數(shù)目允許較寬的線/空間寬度，因此在光刻期間可改善金屬間介電材料(Inter-MetalDielectric, IMD)填滿。較大的數(shù)據(jù)讀取區(qū)間也可使位線晶體管結(jié)構(gòu)相比于傳統(tǒng)的位線晶體管結(jié)構(gòu)具有較少的全局位線至全局位線(GBL to GBL)親合噪聲(coupling noise)。較寬的全局位線間距也可以減少寄生電容(parasitic capacitance)，以降低在讀取操作期間的串音(cross-talk)。位線晶體管結(jié)構(gòu)可具有可比較的，或在某些實(shí)例中更好的例如供每個(gè)位線晶體管使用之較小的壓降(IRdrop)。
[0046]現(xiàn)有技術(shù)的位線晶體管結(jié)構(gòu)
[0047]圖1A及圖1B繪示現(xiàn)有技術(shù)的位線晶體管結(jié)構(gòu)。圖1A說明一種32區(qū)域位線(LocalBit Line，LBL)交會(huì)位線晶體管結(jié)構(gòu)100A、數(shù)個(gè)擴(kuò)散區(qū)域104及數(shù)條區(qū)域位線106。位線晶體管結(jié)構(gòu)100A包括十六個(gè)擴(kuò)散區(qū)域104，每個(gè)擴(kuò)散區(qū)域104包括兩個(gè)位線晶體管的源極及漏極區(qū)域。此些擴(kuò)散區(qū)域104可設(shè)置于單一列中的兩組八個(gè)擴(kuò)散區(qū)域內(nèi)。兩群八個(gè)擴(kuò)散區(qū)域104可被兩條區(qū)域位線106連接。區(qū)域位線106可包括各個(gè)位線晶體管的柵極區(qū)域。
[0048]位線晶體管結(jié)構(gòu)100A配置可包括一狹窄的擴(kuò)散區(qū)域104寬度，使位線晶體管的面積具有一較小的整體尺寸，但也可以包括一顯著的壓降。
[0049]圖1B說明一種32區(qū)域位線交會(huì)位線晶體管結(jié)構(gòu)100B、數(shù)個(gè)擴(kuò)散區(qū)域110及數(shù)條區(qū)域位線112。位線晶體管結(jié)構(gòu)100B包括十六個(gè)擴(kuò)散區(qū)域110，每個(gè)擴(kuò)散區(qū)域110包括兩個(gè)位線晶體管的源極及漏極部分。此些擴(kuò)散區(qū)域110可于區(qū)域位線112的每一端，以四個(gè)成一行的兩行，設(shè)置于兩組八個(gè)擴(kuò)散區(qū)域中。每一個(gè)兩組八個(gè)擴(kuò)散區(qū)域的四列的兩個(gè)擴(kuò)散區(qū)域110可被兩條區(qū)域位線112連接。此些區(qū)域位線可包括各個(gè)位線晶體管的柵極部分。
[0050]位線晶體管結(jié)構(gòu)100B可具有一比位線晶體管結(jié)構(gòu)100A更寬的擴(kuò)散寬度，導(dǎo)致一較低的壓降，但也具有一顯著較大的位線晶體管結(jié)構(gòu)面積。
[0051]具有離散多晶柵極(discrete poly gate)的位線晶體管結(jié)構(gòu)
[0052]圖1C繪示依據(jù)本發(fā)明的一實(shí)施例的位線晶體管結(jié)構(gòu)。位線晶體管結(jié)構(gòu)100C可以是一種32區(qū)域位線交會(huì)位線晶體管結(jié)構(gòu)，包括區(qū)域位線114、數(shù)個(gè)擴(kuò)散區(qū)域116及數(shù)個(gè)位線晶體管柵極118。位線晶體管結(jié)構(gòu)100C可包括十六個(gè)擴(kuò)散區(qū)域116，每個(gè)擴(kuò)散區(qū)域116包括兩個(gè)位線晶體管的源極及漏極區(qū)域。此些擴(kuò)散區(qū)域116可于區(qū)域位線114的每一端被配置為四個(gè)擴(kuò)散區(qū)域?qū)?。此些擴(kuò)散區(qū)域116可更進(jìn)一步被配置在兩行中。每一個(gè)擴(kuò)散區(qū)域116對(duì)可被兩個(gè)位線晶體管柵極118，例如位線晶體管柵極對(duì)連接。此些位線晶體管柵極可包括各個(gè)位線晶體管的柵極部分。此些位線晶體管柵極118可以是一離散多晶層(discretepoly layer)，例如摻入一源極/漏極注入的周邊裝置的多晶。
[0053]位線晶體管結(jié)構(gòu)100C可具有一比位線晶體管結(jié)構(gòu)100A更寬的擴(kuò)散區(qū)域?qū)挾?，可?dǎo)致可與位線晶體管結(jié)構(gòu)100B的壓降相比的壓降。位線晶體管結(jié)構(gòu)100C也可具有一比位線晶體管結(jié)構(gòu)100B更小的位線晶體管面積。
[0054]位線結(jié)構(gòu)的范例存儲(chǔ)器區(qū)段
[0055]圖2A及圖2B繪示依據(jù)本發(fā)明的一實(shí)施的位線結(jié)構(gòu)的存儲(chǔ)器區(qū)段。存儲(chǔ)器區(qū)段202可以是一擴(kuò)散區(qū)域及位線晶體管柵極群組，類似于在圖1C中所討論的擴(kuò)散區(qū)域116及位線晶體管柵極118群組。位線晶體管結(jié)構(gòu)可包括位于區(qū)域位線114的每一端，例如位于對(duì)向端的第一與第二存儲(chǔ)器區(qū)段202。第一存儲(chǔ)器區(qū)段202可包括奇數(shù)位線的控制，而第二存儲(chǔ)器區(qū)段可包括偶數(shù)位線的控制。圖2A說明與奇數(shù)位線相關(guān)的存儲(chǔ)器區(qū)段202的一部分的放大視圖，包括區(qū)域位線交會(huì)LBLl、LBL3、LBL5、LBL7、LBL9、LBLl1、LBL 13、LBL15、LBL 17、LBL19、LBL 21、LBL23、LBL25、LBL27、LBL29 及 LBL31。同樣地，第二存儲(chǔ)器段可包括偶數(shù)的區(qū)域位線交點(diǎn)LBLO至LBL30。
[0056]此些擴(kuò)散區(qū)域216可具有配置于擴(kuò)散區(qū)域的每一端的位線晶體管的漏極接點(diǎn)220A及220B。一源極接點(diǎn)220C可設(shè)置于擴(kuò)散區(qū)域216的相對(duì)中心內(nèi)，介于兩個(gè)漏極區(qū)域之間。雖然這個(gè)說明書提及位線晶體管結(jié)構(gòu)，于其中每個(gè)擴(kuò)散區(qū)域具有兩個(gè)漏極區(qū)域及一共源極區(qū)域，本領(lǐng)域技術(shù)人員將理解到位線晶體管結(jié)構(gòu)可另外具有擴(kuò)散區(qū)域，這些擴(kuò)散區(qū)域包括兩個(gè)源極區(qū)域與一共漏極區(qū)域。
[0057]數(shù)個(gè)離散多晶位線晶體管柵極對(duì)218可與擴(kuò)散區(qū)域216接觸。此些位線晶體管柵極對(duì)218可設(shè)置于擴(kuò)散區(qū)域中，實(shí)質(zhì)上在擴(kuò)散區(qū)域的源極區(qū)域與漏極區(qū)域之間。位線晶體管柵極對(duì)218可包括一柵極接點(diǎn)220D。
[0058]圖2B繪示具有柵極導(dǎo)線222及224的圖2A的存儲(chǔ)器區(qū)段。柵極導(dǎo)線可以是一金屬層，例如鋁銅、銅、雙金屬鑲嵌等等。柵極導(dǎo)線可被配置以提供柵偏壓(gating bias)至各個(gè)位線晶體管。柵極導(dǎo)線222、224可設(shè)置成四條一組，例如四條一組的導(dǎo)線Gl?G4及G5?G8。柵極導(dǎo)線Gl可與第二擴(kuò)散區(qū)域216對(duì)的第一位線晶體管的柵極接點(diǎn)220D電性接觸，并與LBL 23及31關(guān)聯(lián)(associated with)。柵極導(dǎo)線G2可與第一擴(kuò)散區(qū)域216對(duì)的第一位線晶體管的柵極接點(diǎn)220D電性接觸，并與LBL 7及LBL 15關(guān)聯(lián)。第三柵極導(dǎo)線G3可與第二擴(kuò)散區(qū)域216對(duì)的第二位線晶體管的柵極接點(diǎn)220D電性接觸，并與LBL 21及29關(guān)聯(lián)。第四柵極導(dǎo)線G4可與第一擴(kuò)散區(qū)域216對(duì)的第二位線晶體管的柵極接點(diǎn)220D電性接觸，并與LBL 5及LBL 13關(guān)聯(lián)。柵極導(dǎo)線G5?G8可同樣地被配置且與LBL 1、3、9、11、
17、19、27 及 25 關(guān)聯(lián)。
[0059]范例位線晶體管接點(diǎn)配置
[0060]圖3A及圖3B繪示依據(jù)本發(fā)明的一實(shí)施例的位線晶體管接點(diǎn)配置。每個(gè)描繪出的擴(kuò)散區(qū)域316對(duì)包括位于每一端的一漏極區(qū)域及位于相對(duì)中心的一源極區(qū)域。位線晶體管柵極318對(duì)與擴(kuò)散區(qū)域?qū)Φ牡谝慌c第二擴(kuò)散區(qū)域316接觸，此擴(kuò)散區(qū)域?qū)橛诿恳粋€(gè)漏極區(qū)域與共源極之間。位線晶體管源極及漏極區(qū)域可具有一個(gè)、兩個(gè)或三個(gè)接點(diǎn)。如圖3A所示，每個(gè)漏極區(qū)域包括兩個(gè)接點(diǎn)320，每個(gè)共源極區(qū)域包括一個(gè)接點(diǎn)322，而位線晶體管柵極包括一個(gè)接點(diǎn)324。如圖3B所示，每個(gè)共源極區(qū)域包括兩個(gè)接點(diǎn)328，每個(gè)漏極區(qū)域包括一個(gè)接點(diǎn)326，而位線晶體管柵極包括一個(gè)接點(diǎn)324。
[0061 ] 范例位線晶體管柵極多晶層
[0062]圖4繪示依據(jù)本發(fā)明的一實(shí)施例的位線晶體管多晶層。在所繪的實(shí)施例中，位線晶體管柵極多晶層可包括位于第一與第二端的寬度凸部。較寬的多晶層可具有少許的光刻兼容(litho-friendly)困難，改善多晶層線端縮短(line-end shortening)問題。
[0063]具有離散位線晶體管柵極的半導(dǎo)體存儲(chǔ)裝置位線晶體管結(jié)構(gòu)可縮小位線晶體管面積，降低全局位線至全局位線(GBL to GBL)耦合噪聲，允許放大的數(shù)據(jù)讀取區(qū)間及放大的全局位線工藝操作區(qū)間。此外，具有離散位線晶體管柵極的位線晶體管結(jié)構(gòu)的制造不需要額外的屏蔽層或工藝，且由于位線晶體管面積縮小最小化面積的間接成本，可減少模具成本。
[0064]本領(lǐng)域普通技術(shù)人員將想到，于此提出的本發(fā)明的多數(shù)修改及其他實(shí)施例，具有上述說明及相關(guān)附圖中所提供的教導(dǎo)的益處。因此，應(yīng)理解本發(fā)明并非受限于所揭露的具體實(shí)施例，且修改及其他實(shí)施例包括于以下的權(quán)利要求的范疇內(nèi)。
[0065]此外，雖然上述說明及相關(guān)附圖描述在元件及/或功能的某些例示組合的上下文中的實(shí)施例，但應(yīng)可理解到元件及/或功能的不同組合，可在不違背權(quán)利要求的范疇下由替代實(shí)施例所提供。于此，舉例而言，不同于上面詳述的元件及/或功能的組合，也被考慮為可在某些權(quán)利要求中提出。雖然于此采用特定的用語(yǔ)，但它們僅以一通用且描述性的意義使用，不具有限制的目的。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括: 多個(gè)擴(kuò)散區(qū)域?qū)?，包括第一與第二擴(kuò)散區(qū)域，其中各該擴(kuò)散區(qū)域包括一位線晶體管對(duì)的源極及漏極區(qū)域，該位線晶體管對(duì)包括一第一位線晶體管及一第二位線晶體管； 多個(gè)位線晶體管柵極對(duì)，與各個(gè)該些擴(kuò)散區(qū)域?qū)佑|，其中該些位線晶體管柵極對(duì)的一第一位線晶體管柵極包括該第一擴(kuò)散區(qū)域的第一位線晶體管的一柵極部分，以及該第二擴(kuò)散區(qū)域的第一位線晶體管的一柵極部分，其中該些位線晶體管柵極對(duì)的一第二位線晶體管柵極包括該第一擴(kuò)散區(qū)域的該第二位線晶體管的一柵極部分，以及該第二擴(kuò)散區(qū)域的該第二位線晶體管的一柵極部分。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中該些位線晶體管柵極包括一離散多晶層。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括: 多個(gè)四條一組的導(dǎo)線，其中該些四條一組的導(dǎo)線的一第一導(dǎo)線與一第一擴(kuò)散區(qū)域?qū)Φ牡谝晃痪€晶體管的一柵極接點(diǎn)電性接觸，該些四條一組的導(dǎo)線的一第二導(dǎo)線與一第二擴(kuò)散區(qū)域?qū)Φ牡谝晃痪€晶體管的一柵極接點(diǎn)電性接觸，該四條一組的導(dǎo)線的一第三導(dǎo)線與一第一擴(kuò)散區(qū)域?qū)Φ牡诙痪€晶體管的一柵極接點(diǎn)電性接觸，且該四條一組的導(dǎo)線的一第四導(dǎo)線與該些第二擴(kuò)散區(qū)域?qū)Φ牡诙痪€晶體管的一柵極接點(diǎn)電性接觸。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中各該擴(kuò)散區(qū)域的該第一與第二位線晶體管分別包括一第一漏極區(qū)域、一第二漏極區(qū)域及一共源極區(qū)域。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其中該第一與第二漏極區(qū)域包括多個(gè)漏極接點(diǎn)。6.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其中該共源極區(qū)域包括多個(gè)源極接點(diǎn)。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中各該擴(kuò)散區(qū)域的該第一與第二位線晶體管分別包括一第一漏極區(qū)域、一第二源極區(qū)域及一共漏極區(qū)域。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其中該第一與第二源極區(qū)域包括多個(gè)源極接點(diǎn)。9.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其中該共漏極區(qū)域包括多個(gè)漏極接點(diǎn)。10.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中該離散多晶層包括一第一端及一第二端，其中該離散多晶層還包括位于該第一與第二端的一寬度凸部。11.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括: 至少一存儲(chǔ)器區(qū)段，包括: 四個(gè)擴(kuò)散區(qū)域?qū)八膫€(gè)位線晶體管柵極對(duì)， 其中該四個(gè)擴(kuò)散區(qū)域及四個(gè)位線晶體管柵極對(duì)被配置在兩行及兩列中。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括: 多個(gè)區(qū)域位線，具有一第一與第二端；及 一第一與第二存儲(chǔ)器區(qū)段對(duì)，其中該第一存儲(chǔ)器區(qū)段被配置在該些區(qū)域位線的一第一端，并與該些區(qū)域位線電性接觸，且該第二存儲(chǔ)器區(qū)段被配置于該些區(qū)域位線的一第二端。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置，其中該第一存儲(chǔ)器區(qū)段的位線晶體管包括奇數(shù)位線晶體管，而該第二存儲(chǔ)器區(qū)段的位線晶體管包括偶數(shù)位線晶體管。
【文檔編號(hào)】G11C16/24GK106057811SQ201510340323
【公開日】2016年10月26日
【申請(qǐng)日】2015年6月18日
【發(fā)明人】蔡亞峻, 黃蘭婷, 郭乃萍, 蘇俊聯(lián)
【申請(qǐng)人】旺宏電子股份有限公司