用于工藝損傷最小化的mram結構的制作方法
【專利摘要】本發(fā)明涉及具有延伸的上電極的磁阻式隨機存取存儲器(MRAM)單元和形成方法。在一些實施例中，MRAM單元具有布置在導電下電極上方的磁隧道結(MTJ)。導電上電極布置在磁隧道結上方。導電上電極具有下部和上部。下部位于磁隧道結上面并且由包封結構橫向圍繞。上部布置在下部和包封結構上并且橫向延伸超出導電上電極的下部。通過橫向地延伸超出下部，導電上電極的上部給通孔提供了比上電極的下部將提供的更大的接合面積，從而減輕了由覆蓋誤差導致的通孔穿通。本發(fā)明的實施例還涉及用于工藝損傷最小化的MRAM結構。
【專利說明】
用于工藝損傷最小化的MRAM結構
技術領域
[0001]本發(fā)明的實施例涉及集成電路器件，更具體地，涉及用于工藝損傷最小化的MRAM結構。
【背景技術】
[0002]許多現(xiàn)代電子器件包含配置為存儲數(shù)據(jù)的電子存儲器。電子存儲器可以是易失性存儲器或非易失性存儲器。易失性存儲器在導通時存儲數(shù)據(jù)，而非易失性存儲器能夠在斷開電源時存儲數(shù)據(jù)。磁阻式隨機存取存儲器(MRAM)是用于下一代非易失性存儲器技術的一種有前景的候選。MRAM單元包括具有可變電阻的磁隧道結(MTJ)，磁隧道結位于設置在后段制程(BEOL)金屬化層內(nèi)的兩個電極之間。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的實施例提供了一種磁阻式隨機存取存儲器(MRAM)器件，包括:磁隧道結(MTJ)，設置在導電下電極上方；導電上電極，包括垂直地布置在所述磁隧道結上方并且由包封結構橫向地圍繞的下部以及位于所述下部和所述包封結構上的上部；以及其中，所述導電上電極的所述上部橫向地延伸超出所述導電上電極的所述下部。
[0004]本發(fā)明的另一實施例提供了一種磁阻式隨機存取存儲器(MRAM)器件，包括:反鐵磁層，設置在導電下電極上方，所述導電下電極鄰接下金屬互連層；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；自由磁層，布置在所述介電阻擋層上方；雙包封結構，具有通過第一包封層與所述自由磁層橫向地分隔開的第二包封層；以及導電上電極，包括布置在所述自由磁層上并且由所述雙包封結構橫向地圍繞的下部以及位于所述下部和所述雙包封結構上的上部。
[0005]本發(fā)明的又一實施例提供了一種形成MRAM單元的方法，包括:形成具有磁隧道結(MTJ)的MRAM堆疊件，所述磁隧道結設置在下電極層和第一上電極層之間；實施第一蝕刻工藝，所述第一蝕刻工藝圖案化所述第一上電極層以形成導電上電極的下部；形成橫向地圍繞所述導電上電極的所述下部的包封結構；在所述導電上電極的所述下部和所述包封結構上方形成第二上電極層；以及實施第二蝕刻工藝，所述第二蝕刻工藝圖案化所述第二上電極層以形成所述導電上電極的上部，所述導電上電極的所述上部橫向地延伸超出所述導電上電極的所述下部。
【附圖說明】
[0006]當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0007]圖1示出了具有延伸的上電極的磁阻式隨機存取存儲器(MRAM)單元的一些實施例。
[0008]圖2示出了具有延伸的上電極的MRAM單元的一些額外的實施例。
[0009]圖3示出了具有MRAM單元的集成芯片的一些實施例，其中，MRAM單元具有延伸的上電極。
[0010]圖4示出了形成具有延伸的上電極的MRAM單元的方法的一些實施例的流程圖。
[0011]圖5至圖12示出了用于說明形成具有延伸的上電極的MRAM單元的方法的截面圖的一些實施例。
【具體實施方式】
[0012]以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括其中第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0013]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。
[0014]磁阻式隨機存取存儲器(MRAM)單元配置為使用磁存儲元件存儲數(shù)據(jù)。通常地，MRAM單元包括垂直地布置在下電極和上電極之間的后段制程(BEOL)金屬堆疊件內(nèi)的磁隧道結(MTJ)。MTJ包括通過介電阻擋層垂直地分隔開的固定磁層和自由磁層。固定磁層的磁取向是靜態(tài)的(即，固定的)，而自由磁層的磁取向能夠在相對于固定磁層的磁取向的平行配置和反平行配置之間切換。平行配置提供低電阻狀態(tài)，低電阻狀態(tài)數(shù)字化地存儲作為第一位值的數(shù)據(jù)(例如，邏輯“O”)。反平行配置提供高電阻狀態(tài)，高電阻狀態(tài)數(shù)字化地存儲作為第二位值的數(shù)據(jù)(例如，邏輯“I”)。
[0015]隨著集成芯片的功能增加，對更多的存儲器的需求也增加，從而使得集成芯片設計者和制造商必須增加可用的存儲器的量，同時減小集成芯片的尺寸和功耗。為了達到這個目標，在過去的幾十年間，存儲單元組件的尺寸已經(jīng)不斷縮小。在MRAM存儲單元中，隨著存儲單元組件的尺寸減小，由于通孔和上電極之間的覆蓋容差將減小，所以將金屬互連通孔接合在上電極上的能力變得越來越困難。應該理解，覆蓋誤差可以引起通孔與上電極偏移，從而導致通孔穿通(例如，導通孔沿著上電極的側面延伸至下面的層)和器件短路。
[0016]因此，本發(fā)明涉及具有延伸的上電極的磁阻式隨機存取存儲器(MRAM)單元和形成方法。延伸的上電極在不增大MRAM單元的磁隧道結(MTJ)的尺寸的情況下為上面的通孔提供較大的接合面積，從而減輕由通孔和上電極之間的覆蓋誤差導致的制造通孔穿通。在一些實施例中，MRAM單元具有布置在導電下電極上方的磁隧道結(MTJ)。導電上電極布置在磁隧道結上方。導電上電極具有下部和上部。下部位于磁隧道結上面并且由包封結構橫向圍繞。上部布置在下部和包封結構上，并且橫向地延伸超出導電上電極的下部以形成延伸的上電極。
[0017]圖1示出了具有延伸的上電極的磁阻式隨機存取存儲器(MRAM)單元100的一些實施例。
[0018]MRAM單元100包括導電下電極102。反鐵磁層104布置在導電下電極102上方，并且固定磁層106布置在反鐵磁層104上方。反鐵磁層104包括具有強交換耦合的材料，該材料的原子的磁矩以規(guī)則的圖案對準，其中，相鄰的自旋指向相反方向。強交換耦合允許反鐵磁層104固定(即，固定)固定磁層106的磁極化，從而防止固定磁層106的磁極化切換(例如，在寫入操作期間)。在一些實施例中，合成反鐵磁(SAF)層(未示出)可以設置在反鐵磁層104和固定磁層106之間。
[0019]固定磁層106通過介電阻擋層108與自由磁層110垂直分隔開。自由磁層110包括能夠在相對于固定磁層106的磁極化的平行配置和反平行配置之間切換的磁極化。導電上電極114設置在自由磁層110上方。包封結構112布置在介電阻擋層118上方并且鄰接自由磁層110的側壁。
[0020]固定磁層106、介電阻擋層108和自由磁層110形成磁隧道結(MTJ) 111。在MTJ111內(nèi)，在導電下電極102和導電上電極114之間施加電壓差之后，電子可以隧穿介電阻擋層108 (位于固定磁層106和自由磁層110之間)。由于電子隧穿介電阻擋層108，自由磁層110的磁極化可以改變，從而改變MTJ 111的電阻。例如，如果自由磁層110的極性與固定磁層106的極性對準，則MTJ 111具有對應于第一數(shù)據(jù)狀態(tài)(例如，邏輯“O”)的第一電阻值。可選地，如果自由磁層110的極性與固定磁層106的極性未對準，則MTJ 111具有對應于第二數(shù)據(jù)狀態(tài)(例如，邏輯“I”)的第二電阻值。
[0021]導電上電極114具有‘T’形結構，‘T’形結構具有下部116和上面的上部118。下部116由包封結構112橫向圍繞，而上部118鄰接包封結構112的上表面。導電上電極114的上部118具有大于下部116的寬度。上部118的較大的寬度使得導電上電極114的上部118懸垂于導電上電極114的下部116之上。
[0022]在導電上電極114的上部118上設置通孔120。通孔120配置為將導電上電極114的上部118連接至額外的后段制程(BEOL)金屬化層(例如，金屬互連線)。導電上電極114的上部118的較大的寬度給通孔120提供了比導電上電極114的下部116將提供的更大的接合面積，從而減輕了由通孔120和導電上電極114之間的覆蓋誤差導致的通孔穿通。
[0023]圖2示出了包括具有延伸的上電極的MRAM單元201的集成芯片200的一些額外的實施例。
[0024]集成芯片200包括設置在周圍的第一層間介電(ILD)層204內(nèi)的下金屬互連層202。在一些實施例中，下金屬互連層202可以包括通孔層，例如，通孔層包括銅(Cu)或鋁(Al)。在一些實施例中，第一 ILD層204可以包括低k介電層、超低k介電層、極低k介電層和/或二氧化硅層。
[0025]導電下電極102設置在下金屬互連層202上方并且電接觸下金屬互連層202。反鐵磁層104布置在導電下電極102上方，并且固定磁層106布置在反鐵磁層104上方。在一些實施例中，導電下電極102可以包括氮化鈦(TiN)、氮化鉭(TaN)、鈦(Ti)和/或鉭(Ta)。在一些實施例中，導電下電極102可以具有介于約1nm和約10nm的范圍內(nèi)的厚度。在一些實施例中，反鐵磁層104可以包括銥錳(IrMn)、鐵錳(FeMn)、釕錳(RuMn)、鎳錳(NiMn)和/或鈀鉑錳(PdPtMn) ο在一些實施例中，固定磁層106可以包括鈷(Co)、鐵(Fe)、硼(B)和/或"!了 (Ru) ο在一些實施例中，固定磁層106可以具有介于約5nm和約1nm的范圍內(nèi)的厚度。
[0026]自由磁層110通過介電阻擋層108與固定磁層106分隔開。在一些實施例中，介電阻擋層108可以包括氧化鎂(MgO)和/或氧化鋁(Al2O3)并且可以具有介于約0.5nm和約2nm的范圍內(nèi)的厚度。在一些實施例中，自由磁層110可以包括鈷(Co)、鐵(Fe)和硼(B)的組合并且可以具有介于約Inm和約3nm的范圍內(nèi)的厚度。
[0027]具有下部116和上部118的導電上電極114設置在自由磁層110上方。在一些實施例中，導電上電極114的下部116和上部118可以包括氮化鈦(TiN)、氮化鉭(TaN)Ji(Ti)和/或鉭(Ta)。在一些實施例中，導電上電極114的下部116和上部118可以包括相同的材料。在其他實施例中，導電上電極114的下部116和上部118可以包括不同的材料。
[0028]在一些實施例中，導電上電極114的上部118可以橫向延伸超出導電上電極114的下部116 —定距離214，距離214介于約20nm和約80nm的范圍內(nèi)。在一些實施例中，導電上電極114的上部118、介電阻擋層108、固定磁層106、反鐵磁層104和導電下電極102具有基本上相同的寬度。換句話說，導電上電極114的上部118、介電阻擋層108、固定磁層106、反鐵磁層104和導電下電極102具有基本上對準的側壁。
[0029]雙包封結構鄰近自由磁層110和導電上電極114的下部116橫向布置。雙包封結構包括使自由磁層110與第二包封層210橫向分隔開的第一包封層208。第一包封層208配置為在制造集成芯片200期間保護介電阻擋層108、自由磁層110和導電上電極114的下部116。在一些實施例中，第一包封層208可以包括氮化硅(SiN)和/或碳化硅(SiC)中的一種或多種，而第二包封層210可以包括氮化硅(SiN)、碳化硅(SiC)、二氧化硅(S12)、氮氧化硅(S1N)、碳氧化硅(S1C)和/或低k介電材料中的一種或多種。在各個實施例中，第一包封層208和第二包封層210可以包括相同的材料或不同的材料。
[0030]在一些實施例中，第一包封層208具有‘L’形，‘L’形在底側上鄰接介電阻擋層108并且在側壁上鄰接自由磁層I1和導電上電極114的下部116。第二包封層210在底側和側壁上鄰接第一包封層208。在一些實施例中，第一包封層208可以具有介于約1nm和約50nm的范圍內(nèi)的第一厚度216，并且第二包封層210可以具有介于約1nm和約70nm的范圍內(nèi)的第二厚度218。
[0031]通孔120設置在導電上電極114的上部118上。通孔120布置在圍繞MRAM單元201的第二 ILD層206內(nèi)。在一些實施例中，第二 ILD層206通過介電覆蓋層212與MRAM單元201分隔開。例如，在一些實施例中，介電覆蓋層212可以包括氮化硅(SiN)。
[0032]圖3示出了包括具有延伸的上電極的一個或多個MRAM單元322的集成芯片300的一些實施例。
[0033]集成芯片300包括半導體主體302。例如，半導體主體302可以是諸如塊狀硅襯底的塊狀半導體襯底或絕緣體上硅(SOI)襯底。一個或多個選擇晶體管304布置在半導體主體302內(nèi)。在一些實施例中，一個或多個選擇晶體管304設置在隔離區(qū)305 (例如，STI區(qū))之間。
[0034]在一些實施例中，一個或多個選擇晶體管304可以包括MOSFET (金屬-氧化物-硅場效應晶體管)器件。在這樣的實施例中，一個或多個選擇晶體管304分別包括通過溝道區(qū)307分隔開的源極區(qū)306和漏極區(qū)308。源極區(qū)306包括第一摻雜類型(例如，η型摻雜劑)，溝道區(qū)307包括與第一摻雜類型不同的第二摻雜類型，并且漏極區(qū)308包括第一摻雜類型。在一些實施例中，第一摻雜類型包括η型摻雜，而在其他實施例中，第一摻雜類型包括P型摻雜。柵極結構310包括通過柵極氧化物層309與溝道區(qū)307分隔開的柵電極311，柵極結構310配置為控制電荷載流子在源極區(qū)306和漏極區(qū)308之間的流動。在各個實施例中，柵極結構310可以包括摻雜的多晶硅材料或金屬材料(例如，TiN、Al等)。在一些實施例中，側壁間隔件312(例如，SiN間隔件)可以設置在柵電極311的相對兩側上。
[0035]后段制程(BEOL)金屬堆疊件設置在半導體主體302上方。BEOL金屬堆疊件包括配置為將源極區(qū)306連接至第一金屬引線層315的第一接觸件314a，第一金屬引線層315用作源極線。BEOL金屬堆疊件還包括配置為將漏極區(qū)308連接至一個或多個MRAM單元322的多個金屬互連層。在一些實施例中，多個金屬互連層可以包括一個或多個金屬接觸件314b和314c，一個或多個金屬接觸件314b和314c設置在第一層間介電(ILD)層316a內(nèi)并且配置為將漏極區(qū)308電連接至第一金屬引線層318a，第一金屬引線層318a設置在第二 ILD層316b內(nèi)。多個金屬互連層還可以包括第一金屬通孔層320a，第一金屬通孔層320a設置在第三ILD層316c內(nèi)并且配置為將第一金屬引線層318a電連接至第二金屬引線層318b，第二金屬引線層318b設置在第三ILD層316c內(nèi)。一個或多個MRAM單元322設置在第二金屬引線層318b和上面的第三金屬引線層318c之間的第二金屬通孔層320b內(nèi)。第三金屬引線層318c可以配置為用作位線。在一些實施例中，層間介電(ILD)層316由蝕刻停止層(ESL) 324 (例如，SiN)分隔開。
[0036]圖4示出了形成具有延伸的上電極的MRAM單元的方法400的一些實施例的流程圖。
[0037]雖然公開的方法400在本文中示出和描述為一系列的步驟或事件，但是將理解，這些步驟或事件的示出的順序不應解釋為限制意義。例如，一些步驟可以以不同的順序發(fā)生和/或與除了本文中示出和/或描述的那些之外的其他步驟或事件同時發(fā)生。此外，可能不是所有示出的步驟對于實施本文中描述的一個或多個方面或?qū)嵤├际潜仨毜?，并且可以在一個或多個單獨的步驟和/或階段中實施本文中描述的一個或多個步驟。
[0038]在步驟402中，在半導體主體上方形成MRAM堆疊件。MRAM堆疊件具有設置在導電下電極層和第一上電極層之間的磁隧道結(MTJ)。在一些實施例中，MTJ包括反鐵磁層、固定磁層、介電阻擋層和自由磁層。
[0039]在步驟404中，實施第一蝕刻工藝以根據(jù)第一掩蔽層圖案化第一上電極層，從而形成導電上電極的下部。第一蝕刻工藝也可以蝕刻自由磁層。
[0040]在步驟406中，沿著導電上電極的下部的側壁形成第一包封層。也可以在介電阻擋層上并且沿著自由磁層的側壁形成第一包封層。在一些實施例中，與第一蝕刻工藝原位形成第一包封層(即，在保持在真空下的相同的反應室內(nèi)以避免污染或氧化)。在這樣的實施例中，第一包封層通過使MTJ不暴露于周圍條件(例如，空氣)而向MTJ提供保護，MTJ暴露于周圍條件可能損壞MTJ的一個或多個層或者使MTJ的一個或多個層退化。
[0041]在步驟408中，在第一包封層上方形成第二包封層。
[0042]在步驟410中，實施平坦化工藝以暴露導電上電極的下部的上表面。
[0043]在步驟412中，在導電上電極的下部、第一包封層和第二包封層上方形成第二上電極層。
[0044]在步驟414中，實施第二蝕刻工藝以根據(jù)第二掩蔽層圖案化第二上電極層，從而形成導電上電極的上部，導電上電極的上部橫向延伸超出導電上電極的下部。
[0045]在步驟416中，在導電上電極的上部上形成上通孔。
[0046]圖5至圖12示出了用于說明形成具有延伸的上電極的MRAM單元的方法的截面圖的一些實施例。雖然關于方法400描述了圖5至圖12，但是將理解，圖5至圖12中公開的結構不限于這樣的方法，而是可以單獨作為獨立于該方法的結構。
[0047]圖5示出了對應于步驟402的集成芯片的截面圖500的一些實施例。
[0048]如截面圖500所示，在半導體主體518上方形成MRAM堆疊件501。MRAM堆疊件501包括多個層，多個層包括導電下電極層502、位于導電下電極層502上面的反鐵磁層504、位于反鐵磁層504上面的固定磁層506、位于固定磁層506上面的介電阻擋層508、自由磁層510以及位于自由磁層510上面的第一上電極層512?？梢酝ㄟ^沉積工藝(例如，化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)等)形成該多個層。
[0049]圖6示出了對應于步驟404的集成芯片的截面圖600的一些實施例。
[0050]如截面圖600所示，實施第一蝕刻工藝以圖案化自由磁層110和第一上電極層604?？梢愿鶕?jù)第一掩蔽層606通過將第一上電極層604選擇性地暴露于第一蝕刻劑602來實施第一蝕刻工藝。在一些實施例中，第一蝕刻劑602可以包括干蝕刻劑。在一些實施例中，干蝕刻劑可以具有包括氧氣(O2)、氮氣(N2)、氫氣(H2)、氬氣(Ar)、一氧化碳(CO)、醇類和/或含氟物質(zhì)(例如，CF4, CHF3, C4F8等)中的一種或多種的蝕刻化學物質(zhì)。在其他實施例中，第一蝕刻劑602可以包括濕蝕刻劑，濕蝕刻劑包括緩沖氫氟酸(BHF)。
[0051]在一些實施例中，第一掩蔽層606可以包括第一硬掩模層。在這樣的實施例中，第一硬掩模層可以沉積在第一上電極層604的上表面上。隨后可以根據(jù)使用光刻方法圖案化的光刻膠層來圖案化第一硬掩模層。在其他實施例中，第一掩蔽層606可以包括介電層。
[0052]圖7示出了對應于步驟406的集成芯片的截面圖700的一些實施例。
[0053]如截面圖700所示，在介電阻擋層508上以及沿著自由磁層110和第一上電極層604的側壁形成第一包封層702。在一些實施例中，可以通過沉積工藝(例如，化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)等)形成第一包封層702。第一包封層702可以包括諸如氮化硅、碳化硅和/或氧化物的介電材料。第一包封層702可以沉積至介于約1nm和約50nm的范圍內(nèi)的厚度。
[0054]在一些實施例中，與第一蝕刻工藝原位形成第一包封層702 (即，在保持于真空下的相同的平臺內(nèi)以避免由于暴露于外部環(huán)境導致的污染或氧化)ο在各個實施例中，可以在處理工具的不同腔室內(nèi)(分別保持在真空下)或在處理工具的相同腔室內(nèi)完成第一蝕刻工藝和第一包封層702的沉積。通過與第一蝕刻工藝原位形成第一包封層702，MTJ受到保護而免受周圍條件的影響，周圍條件可能損壞MTJ的一個或多個層或者使MTJ的一個或多個層退化。
[0055]圖8示出了對應于步驟408的集成芯片的截面圖800的一些實施例。
[0056]如截面圖800所示，在第一包封層702上方形成第二包封層802?？梢酝ㄟ^沉積工藝(例如，化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)等)形成第二包封層802。第二包封層802可以包括諸如氮化硅(SiN)、碳化硅(SiC)、二氧化硅(S12)、氮氧化硅(S1N)、碳氧化硅(S1C)和/或低k介電材料的介電材料。第二包封層802可以沉積至介于約1nm和約70nm的范圍內(nèi)的厚度。
[0057]圖9示出了對應于步驟410的集成芯片的截面圖900的一些實施例。
[0058]如截面圖900所示，實施平坦化工藝。平坦化工藝沿著線902去除第一包封層(例如，圖8的元件702)的部分和第二包封層(例如，圖8的元件802)的部分，以暴露導電上電極的下部116的上表面。在一些實施例中，平坦化工藝可以包括化學機械拋光(CMP)工藝。在其他實施例中，平坦化工藝可以包括蝕刻工藝。
[0059]圖10示出了對應于步驟412的集成芯片的截面圖1000的一些實施例。
[0060]如截面圖1000所示，在導電上電極的下部116、第一包封層208和第二包封層210上方形成第二上電極層1002。在一些實施例中，第二上電極層1002的下表面鄰接導電上電極的下部116、第一包封層208和第二包封層210的上表面?？梢酝ㄟ^沉積工藝(例如，化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)等)形成第二上電極層1002。
[0061]圖11示出了對應于步驟414的集成芯片的截面圖1100和1106的一些實施例。
[0062]如截面圖1100所示，在第二上電極層1002上方形成第二掩蔽層。在一些實施例中，第二掩蔽層可以包括第二硬掩模層1102。在這樣的實施例中，第二硬掩模層1102可以沉積在第二上電極層1002的上表面上。隨后可以根據(jù)光刻膠層1104圖案化第二硬掩模層1102以將第二硬掩模層1102的寬度從W1減小至W2，其中光刻膠層1104是使用光刻方法圖案化的。在一些可選實施例中(未示出)，第二掩蔽層可以包括光刻膠層。
[0063]如截面圖1106所示，根據(jù)圖案化的第二硬掩模層1102’實施第二蝕刻工藝以將導電上電極114的上部118限定在導電上電極114的下部116上面。導電上電極114的上部118橫向延伸超出導電上電極114的下部116。第二蝕刻工藝可以使導電上電極114的上部118的側壁與介電阻擋層108、固定磁層106、反鐵磁層104和導電下電極102的側壁橫向?qū)省?br>[0064]可以通過根據(jù)圖案化的第二硬掩模層1102’將第二上電極層1002選擇性地暴露于第二蝕刻劑1108來實施第二蝕刻工藝。在一些實施例中，第二蝕刻劑1108可以包括干蝕刻劑，干蝕刻劑具有包括氧氣(O2)、氮氣(N2)、氫氣(H2)、氬氣(Ar)和/或含氟物質(zhì)(例如，CF4XHF3、C4Fs等)中的一種或多種的蝕刻化學物質(zhì)。在其他實施例中，第二蝕刻劑1108可以包括濕蝕刻劑，濕蝕刻劑包括緩沖氫氟酸(BHF)。
[0065]圖12示出了對應于步驟416的集成芯片的截面圖1200的一些實施例。
[0066]如截面圖1200所示，在導電上電極114的上部118上的ILD層206內(nèi)形成通孔120。ILD層206形成為圍繞MRAM單元201。在一些實施例中，可以在形成ILD層206之前，在MRAM單元201上形成覆蓋層212。然后選擇性地蝕刻ILD層206以形成開口，隨后在開口中沉積導電材料(例如，銅、鋁等)?？梢允褂贸练e工藝和/或鍍工藝(例如，電鍍、化學鍍等)沉積導電材料。在一些實施例中，ILD層206可以包括低k介電層、極低k介電層或二氧化硅層。例如，在一些實施例中，覆蓋層212可以包括氮化硅(SiN)。
[0067]因此，本發(fā)明涉及具有延伸的上電極的磁阻式隨機存取存儲器(MRAM)單元和形成方法。
[0068]在一些實施例中，本發(fā)明涉及一種磁阻式隨機存取存儲器(MRAM)器件。MRAM器件包括設置在導電下電極上方的磁隧道結(MTJ)。MRAM器件還包括導電上電極，導電上電極包括垂直地布置在磁隧道結上方并且由包封結構橫向圍繞的下部和位于下部和包封結構上的上部。導電上電極的上部橫向延伸超出導電上電極的下部。
[0069]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方。
[0070]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，所述導電上電極的所述上部、所述介電阻擋層、所述固定磁層、所述反鐵磁層和所述導電下電極具有基本上相同的寬度。
[0071]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，所述包封結構包括通過第一包封層與所述導電上電極的所述下部橫向地分隔開的第二包封層。
[0072]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，所述包封結構包括通過第一包封層與所述導電上電極的所述下部橫向地分隔開的第二包封層，所述第一包封層具有在底側上鄰接所述介電阻擋層并且在側壁上鄰接所述自由磁層和所述導電上電極的所述下部的‘L’形；以及其中，所述第二包封層的底側和側壁鄰接所述第一包封層。
[0073]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，所述包封結構包括通過第一包封層與所述導電上電極的所述下部橫向地分隔開的第二包封層，所述導電上電極的所述上部的下表面鄰接所述第一包封層和所述第二包封層的上表面。
[0074]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，所述包封結構包括通過第一包封層與所述導電上電極的所述下部橫向地分隔開的第二包封層，所述導電上電極的所述上部延伸超出所述導電上電極的所述下部的距離介于約20nm和約80nm的范圍內(nèi)。
[0075]在上述MRAM器件中，還包括:反鐵磁層，設置在所述導電下電極上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，所述包封結構包括通過第一包封層與所述導電上電極的所述下部橫向地分隔開的第二包封層，所述導電上電極的所述上部的側壁與所述第二包封層的側壁基本上對準。
[0076]在上述MRAM器件中，還包括:通孔，鄰接所述導電上電極的所述上部的上表面。
[0077]在上述MRAM器件中，其中，所述導電下電極電連接至選擇晶體管的漏極，所述選擇晶體管的漏極設置在所述導電下電極下面的半導體主體內(nèi)。在其他實施例中，本發(fā)明涉及一種磁阻式隨機存取存儲器(MRAM)器件。MRAM器件包括設置在導電下電極上方的反鐵磁層、布置在反鐵磁層上方的固定磁層、布置在固定磁層上方的介電阻擋層和布置在介電阻擋層上方的自由磁層，其中導電下電極鄰接下金屬互連層。MRAM器件還包括雙包封結構，雙包封結構具有通過第一包封層與自由磁層橫向分隔開的第二包封層。MRAM器件還包括導電上電極，導電上電極包括布置在自由磁層上并且由雙包封結構橫向圍繞的下部和位于下部和雙包封結構上的上部。
[0078]在上述MRAM器件中，其中，所述第一包封層具有在底側上鄰接所述介電阻擋層并且在側壁上鄰接所述自由磁層和所述導電上電極的所述下部的‘L’形；以及其中，所述第二包封層的底側和側壁鄰接所述第一包封層。
[0079]在上述MRAM器件中，其中，所述導電上電極的所述上部的下表面鄰接所述第一包封層和所述第二包封層的上表面。
[0080]在上述MRAM器件中，其中，所述導電上電極的所述上部延伸超出所述導電上電極的所述下部的距離介于約20nm和約80nm的范圍內(nèi)。
[0081 ] 在上述MRAM器件中，其中，所述導電上電極的所述上部的側壁與所述第二包封層的側壁基本上對準。
[0082]在上述MRAM器件中，其中，所述導電下電極電連接至選擇晶體管的漏極，所述選擇晶體管的漏極設置在位于所述導電下電極下面的半導體主體內(nèi)。
[0083]在上述MRAM器件中，其中，所述導電上電極的所述上部、所述介電阻擋層、所述固定磁層、所述反鐵磁層和所述導電下電極具有基本上相同的寬度。
[0084]在又其他實施例中，本發(fā)明涉及一種形成MRAM單元的方法。該方法包括形成具有磁隧道結(MTJ)的MRAM堆疊件，MTJ設置在導電下電極層和第一上電極層之間。該方法還包括實施第一蝕刻工藝，第一蝕刻工藝圖案化第一上電極層以形成導電上電極的下部。該方法還包括形成橫向圍繞導電上電極的下部的包封結構。該方法還包括在導電上電極的下部和包封結構上方形成第二上電極層。該方法還包括實施第二蝕刻工藝，第二蝕刻工藝圖案化第二上電極層以形成導電上電極的上部，導電上電極的上部橫向延伸超出導電上電極的下部。
[0085]在上述方法中，其中，所述MRAM堆疊件包括:反鐵磁層，設置在所述下電極層上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方。
[0086]在上述方法中，其中，所述MRAM堆疊件包括:反鐵磁層，設置在所述下電極層上方；固定磁層，布置在所述反鐵磁層上方；介電阻擋層，布置在所述固定磁層上方；以及自由磁層，布置在所述介電阻擋層上方，其中，以使得所述導電上電極的所述上部的側壁與所述下電極層、所述反鐵磁層、所述介電阻擋層和所述固定磁層的側壁基本上對準的方式，所述第二蝕刻工藝也蝕刻所述下電極層、所述反鐵磁層、所述介電阻擋層和所述固定磁層。
[0087]上面概述了若干實施例的特征，使得本領域技術人員可以更好地理解本發(fā)明的方面。本領域技術人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實施與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。
【主權項】
1.一種磁阻式隨機存取存儲器(MRAM)器件，包括: 磁隧道結(MTJ)，設置在導電下電極上方； 導電上電極，包括垂直地布置在所述磁隧道結上方并且由包封結構橫向地圍繞的下部以及位于所述下部和所述包封結構上的上部；以及 其中，所述導電上電極的所述上部橫向地延伸超出所述導電上電極的所述下部。2.根據(jù)權利要求1所述的MRAM器件，還包括: 反鐵磁層，設置在所述導電下電極上方； 固定磁層，布置在所述反鐵磁層上方； 介電阻擋層，布置在所述固定磁層上方；以及 自由磁層，布置在所述介電阻擋層上方。3.根據(jù)權利要求2所述的MRAM器件，其中，所述導電上電極的所述上部、所述介電阻擋層、所述固定磁層、所述反鐵磁層和所述導電下電極具有基本上相同的寬度。4.根據(jù)權利要求2所述的MRAM器件，其中，所述包封結構包括通過第一包封層與所述導電上電極的所述下部橫向地分隔開的第二包封層。5.根據(jù)權利要求4所述的MRAM器件， 其中，所述第一包封層具有在底側上鄰接所述介電阻擋層并且在側壁上鄰接所述自由磁層和所述導電上電極的所述下部的‘L’形；以及 其中，所述第二包封層的底側和側壁鄰接所述第一包封層。6.根據(jù)權利要求4所述的MRAM器件，其中，所述導電上電極的所述上部的下表面鄰接所述第一包封層和所述第二包封層的上表面。7.根據(jù)權利要求4所述的MRAM器件，其中，所述導電上電極的所述上部延伸超出所述導電上電極的所述下部的距離介于約20nm和約80nm的范圍內(nèi)。8.根據(jù)權利要求4所述的MRAM器件，其中，所述導電上電極的所述上部的側壁與所述第二包封層的側壁基本上對準。9.一種磁阻式隨機存取存儲器(MRAM)器件，包括: 反鐵磁層，設置在導電下電極上方，所述導電下電極鄰接下金屬互連層； 固定磁層，布置在所述反鐵磁層上方； 介電阻擋層，布置在所述固定磁層上方； 自由磁層，布置在所述介電阻擋層上方； 雙包封結構，具有通過第一包封層與所述自由磁層橫向地分隔開的第二包封層；以及導電上電極，包括布置在所述自由磁層上并且由所述雙包封結構橫向地圍繞的下部以及位于所述下部和所述雙包封結構上的上部。10.一種形成MRAM單元的方法，包括: 形成具有磁隧道結(MTJ)的MRAM堆疊件，所述磁隧道結設置在下電極層和第一上電極層之間； 實施第一蝕刻工藝，所述第一蝕刻工藝圖案化所述第一上電極層以形成導電上電極的下部； 形成橫向地圍繞所述導電上電極的所述下部的包封結構； 在所述導電上電極的所述下部和所述包封結構上方形成第二上電極層；以及 實施第二蝕刻工藝，所述第二蝕刻工藝圖案化所述第二上電極層以形成所述導電上電極的上部，所述導電上電極的所述上部橫向地延伸超出所述導電上電極的所述下部。
【文檔編號】H01L43/12GK106058041SQ201510570350
【公開日】2016年10月26日
【申請日】2015年9月9日
【發(fā)明人】徐晨祐, 劉世昌
【申請人】臺灣積體電路制造股份有限公司