薄膜晶體管基板及其制造方法

文檔序號：10698183閱讀：528來源：國知局

薄膜晶體管基板及其制造方法
【專利摘要】本公開涉及在同一基板上具有兩種不同類型薄膜晶體管的薄膜晶體管基板，以及使用該薄膜晶體管基板的顯示器。本公開提出一種薄膜晶體管基板，包括：基板；第一薄膜晶體管，其設置在基板上并且包括多晶半導體層、第一源電極、第一漏電極、以及在多晶半導體層上的第一柵電極；第二薄膜晶體管，其設置在基板上并且包括第二柵電極、第二源電極、第二漏電極、以及在第二柵電極上的氧化物半導體層；中間絕緣層，其設置在第一柵電極和第二柵電極上并且在氧化物半導體層下；以及虛擬層，其具有與氧化物半導體層相同的材料并且設置在第一源電極與中間絕緣層之間以及在第一漏電極與中間絕緣層之間。
【專利說明】
薄膜晶體管基板及其制造方法
技術領域
[0001] 本公開涉及在同一基板上具有兩種不同類型的薄膜晶體管的薄膜晶體管基板及其制造方法。
【背景技術】
[0002] 如今，隨著信息社會的發(fā)展，對呈現(xiàn)信息的顯示器的需求增加。因此，開發(fā)了各種平板顯示器(或FDP)來克服陰極射線管(或CRT)的例如重量重和體積大的許多缺點。平板顯示裝置包括液晶顯示裝置（或LCD)、等離子體顯示面板（或PDP)、有機發(fā)光顯示裝置（或 0LED)以及電泳顯示裝置(或ED)。
[0003] 平板顯示器的顯示面板可以包括薄膜晶體管基板，薄膜晶體管基板具有分配在以矩陣的方式排列的每個像素區(qū)域中的薄膜晶體管。例如，液晶顯示裝置(或LCD)通過使用電場控制液晶層的光傳遞性來呈現(xiàn)視頻數據。對于有機發(fā)光二極管顯示器，通過在以矩陣方式設置的在其中形成有機發(fā)光二極管的每個像素處生成被恰當控制的光來呈現(xiàn)視頻數據。
[0004] 作為自發(fā)光顯示裝置，有機發(fā)光二極管顯示裝置具有如下優(yōu)點：響應速度非?？臁?亮度非常高并且視角大?？梢詫⑹褂镁哂泻玫哪芰啃实挠袡C發(fā)光二極管的有機發(fā)光二極管顯示器(或0LED)分類為無源矩陣型有機發(fā)光二極管顯示器(或PM0LED)和有源矩陣型有機發(fā)光二極管顯示器(或AM0LED)。
[0005] 隨著個人設備更加流行，積極開發(fā)了便攜式和/或可穿戴裝置。為了將顯示裝置應用于便攜式和/或可穿戴裝置，裝置具有低功耗的特性。然而，使用迄今為止開發(fā)的技術，獲得具有極好低功耗性質的顯示器受到限制。

【發(fā)明內容】

[0006] 本為了克服上述缺點，本公開的目的是提出在同一基板上具有特性彼此不同的至少兩種晶體管的用于平板顯示器的薄膜晶體管基板，以及制造該薄膜晶體管基板的方法。本公開的另一目的是提出通過優(yōu)化的過程和最小數目的掩模工藝制造具有兩種不同類型晶體管的用于平板顯示器的薄膜晶體管基板的方法，以及通過該方法制造的薄膜晶體管基板。
[0007] 為了實現(xiàn)以上目的，本公開提出了一種薄膜晶體管基板，包括:基板;第一薄膜晶體管，其設置在基板上并且包括多晶半導體層、第一源電極、第一漏電極、以及在多晶半導體層上的第一柵電極;第二薄膜晶體管，其設置在基板上并且包括第二柵電極、第二源電極、第二漏電極、以及在第二柵電極上的氧化物半導體層；中間絕緣層，其設置在第一柵電極和第二柵電極上并且在氧化物半導體層下；以及虛擬層，其具有與氧化物半導體層相同的材料并且設置在第一源電極與中間絕緣層之間以及在第一漏電極與中間絕緣層之間。
[0008] 在一個實施方案中，第二源電極設置在氧化物半導體層的一側部分上，并且第二漏電極設置在氧化物半導體層的另一側部分上。
[0009] 在一個實施方案中，薄膜晶體管基板還包括:覆蓋多晶半導體層的柵極絕緣層。第一柵電極和第二柵電極形成在柵極絕緣層上。第一柵電極和第二柵電極設置在柵極絕緣層上。
[0010] 在一個實施方案中，第一源電極設置在虛擬層上，并且經由穿過虛擬層、中間絕緣層和柵極絕緣層的源極接觸孔連接至多晶半導體層的一個部分。第一漏電極設置在虛擬層上，并且經由穿過虛擬層、中間絕緣層和柵極絕緣層的漏極接觸孔連接至多晶半導體層的另一部分。
[0011] 在一個實施方案中，中間絕緣層包括:第一中間絕緣層和第二中間絕緣層。第一中間絕緣層設置在第一柵電極上，第二柵電極設置在第一中間絕緣層上，并且第二中間絕緣層設置在第二柵電極上。
[0012] 在一個實施方案中，中間絕緣層包括:氮化物層；以及在氮化物層上的氧化物層。
[0013] 此外，本公開提出了一種薄膜晶體管基板，包括:基板;第一半導體層，其設置在基板上并且包含多晶半導體材料;柵極絕緣層，其覆蓋第一半導體層;第一柵電極，其設置在柵極絕緣層上并且與第一半導體層交疊；第二柵電極，其設置在柵極絕緣層上；中間絕緣層，其覆蓋第一柵電極和第二柵電極;第二半導體層，其設置在中間絕緣層上、包含氧化物半導體材料并且與第二柵電極交疊;第一源電極和第一漏電極，其設置在中間絕緣層上，并且包括具有在第一源電極和第一漏電極下的氧化物半導體材料的虛擬層；以及第二源電極和第二漏電極，其設置在第二半導體層上。
[0014] 在一個實施方案中，第二源電極與第二半導體層的一個部分接觸，并且第二漏電極與第二半導體層的另一部分接觸。
[0015] 在一個實施方案中，第一源電極經由穿過虛擬層、中間絕緣層和柵極絕緣層的源極接觸孔連接至第一半導體層的一個部分，并且第一漏電極經由穿過虛擬層、中間絕緣層和柵極絕緣層的漏極接觸孔連接至第一半導體層的另一部分。
[0016] 在一個實施方案中，中間絕緣層包括:第一中間絕緣層和第二中間絕緣層。第一中間絕緣層設置在第一柵電極上，第二柵電極設置在第一中間絕緣層上，并且第二中間絕緣層設置在第二柵電極上。
[0017] 在一個實施方案中，中間絕緣層包括:氮化物層；以及在氮化物層上的氧化物層。
[0018] 此外，本公開提出了一種用于制造薄膜晶體管基板的方法，包括如下步驟:在基板上形成第一半導體層;沉積柵極絕緣層以覆蓋第一半導體層;在柵極絕緣層上形成第一柵電極和第二柵電極;沉積中間絕緣層以覆蓋第一柵電極和第二柵電極;在中間絕緣層上沉積第二半導體材料;經由穿過第二半導體材料、中間絕緣層和柵極絕緣層露出第一半導體層的一個部分與另一部分;在第二半導體材料上沉積源極-漏極金屬材料；以及通過同時對源極-漏極金屬材料和第二半導體材料進行圖案化來形成第一源電極、第一漏電極、第二源電極、第二漏電極和第二半導體層。
[0019] 在一個實施方案中，用于形成第一柵電極和第二柵電極的步驟包括:在柵極絕緣層上形成第一柵電極;在具有第一柵電極的基板上沉積下部中間絕緣層；以及在下部中間絕緣層上形成第二柵電極。
[0020] 根據本公開的用于平板顯示器的薄膜晶體管基板在同一基板上包括兩種不同類型的薄膜晶體管，使得任意一種類型的薄膜晶體管的缺點可以通過另一類型的薄膜晶體管來補償。特別地，包括具有低頻驅動特性的薄膜晶體管的顯示器可以具有低功耗性質，并且其可以應用于便攜式和/或可穿戴裝置。此外，根據用于制造薄膜晶體管基板的方法，當通過使用半色調掩模同時形成任意一個薄膜晶體管的溝道層和源電極-漏電極時，掩模工藝的數目可以得到減少。
[0021]本公開還涉及以下實施方案。
[0022] 1. 一種薄膜晶體管基板，包括：
[0023] 基板；
[0024] 第一薄膜晶體管，所述第一薄膜晶體管設置在所述基板上并且包括多晶半導體層、第一源電極、第一漏電極、以及在所述多晶半導體層上的第一柵電極；
[0025] 第二薄膜晶體管，所述第二薄膜晶體管設置在所述基板上并且包括第二柵電極、第二源電極、第二漏電極、以及在所述第二柵電極上的氧化物半導體層；
[0026] 中間絕緣層，所述中間絕緣層設置在所述第一柵電極和所述第二柵電極上并且在所述氧化物半導體層下；以及
[0027] 虛擬層，所述虛擬層具有與所述氧化物半導體層相同的材料并且設置在所述第一源電極與所述中間絕緣層之間、以及在所述第一漏電極與所述中間絕緣層之間。
[0028] 2.根據實施方案1所述的薄膜晶體管基板，其中所述第二源電極設置在所述氧化物半導體層的一側部分上，以及
[0029] 其中所述第二漏電極設置在所述氧化物半導體層的另一側部分上。
[0030] 3.根據實施方案1所述的薄膜晶體管基板，還包括：
[0031 ]覆蓋所述多晶半導體層的柵極絕緣層，
[0032] 其中所述第一柵電極和所述第二柵電極設置在所述柵極絕緣層上。
[0033] 4.根據實施方案3所述的薄膜晶體管基板，其中所述第一源電極設置在所述虛擬層上，并且經由穿過所述虛擬層、所述中間絕緣層和所述柵極絕緣層的源極接觸孔連接至所述多晶半導體層的一個部分，以及
[0034] 其中所述第一漏電極設置在所述虛擬層上，并且經由穿過所述虛擬層、所述中間絕緣層和所述柵極絕緣層的漏極接觸孔連接至所述多晶半導體層的另一部分。
[0035] 5.根據實施方案1所述的薄膜晶體管基板，其中所述中間絕緣層包括：
[0036]第一中間絕緣層和第二中間絕緣層，
[0037] 其中所述第一中間絕緣層設置在所述第一柵電極上，
[0038] 其中所述第二柵電極設置在所述第一中間絕緣層上，以及
[0039] 其中所述第二中間絕緣層設置在所述第二柵電極上。
[0040] 6.根據實施方案1所述的薄膜晶體管基板，其中所述中間絕緣層包括：
[0041] 氮化物層；以及
[0042]在所述氮化物層上的氧化物層。
[0043] 7.根據實施方案1所述的薄膜晶體管基板，其中所述第一薄膜晶體管具有頂部柵極結構，以及所述第二薄膜晶體管具有底部柵極結構。
[0044] 8.根據實施方案1所述的薄膜晶體管基板，其中所述第一柵電極和所述第二柵電極采用相同的材料形成在同一層上。
[0045] 9.根據實施方案6所述的薄膜晶體管基板，其中所述氧化物層設置在所述氮化物層和所述氧化物半導體層之間。
[0046] 10.-種薄膜晶體管基板，包括：
[0047] 基板；
[0048] 第一半導體層，所述第一半導體層設置在所述基板上并且包含多晶半導體材料；
[0049] 柵極絕緣層，所述柵極絕緣層覆蓋所述第一半導體層；
[0050] 第一柵電極，所述第一柵電極設置在所述柵極絕緣層上并且與所述第一半導體層交疊；
[0051 ]第二柵電極，所述第二柵電極設置在所述柵極絕緣層上；
[0052] 中間絕緣層，所述中間絕緣層覆蓋所述第一柵電極和所述第二柵電極；
[0053] 第二半導體層，所述第二半導體層設置在所述中間絕緣層上，所述第二半導體層包含氧化物半導體材料并且與所述第二柵電極交疊；
[0054] 第一源電極和第一漏電極，所述第一源電極和所述第一漏電極設置在所述中間絕緣層上，并且包括具有在所述第一源電極和所述第一漏電極下的所述氧化物半導體材料的虛擬層；以及
[0055] 第二源電極和第二漏電極，所述第二源電極和所述第二漏電極設置在所述第二半導體層上。
[0056] 11.根據實施方案10所述的薄膜晶體管基板，其中所述第二源電極接觸所述第二半導體層的一個部分，以及
[0057]其中所述第二漏電極接觸所述第二半導體層的另一部分。
[0058] 12.根據實施方案10所述的薄膜晶體管基板，其中所述第一源電極經由穿過所述虛擬層、所述中間絕緣層和所述柵極絕緣層的源極接觸孔連接至所述第一半導體層的一個部分，以及
[0059] 其中所述第一漏電極經由穿過所述虛擬層、所述中間絕緣層和所述柵極絕緣層的漏極接觸孔連接至所述第一半導體層的另一部分。
[0060] 13.根據實施方案10所述的薄膜晶體管基板，其中所述中間絕緣層包括：
[0061] 第一中間絕緣層和第二中間絕緣層，
[0062] 其中所述第一中間絕緣層設置在所述第一柵電極上，
[0063] 其中所述第二柵電極設置在所述第一中間絕緣層上，以及
[0064] 其中所述第二中間絕緣層設置在所述第二柵電極上。
[0065] 14.根據實施方案10所述的薄膜晶體管基板，其中所述中間絕緣層包括：
[0066] 氮化物層；以及
[0067]在所述氮化物層上的氧化物層。
[0068] 15.-種顯示裝置，包括根據實施方案1至14中任一項所述的薄膜晶體管基板。
[0069] 16.根據實施方案15所述的顯示裝置，其中所述顯示裝置為液晶顯示裝置、等離子體顯示面板、有機發(fā)光顯示裝置和電泳顯示裝置中的一種。
[0070] 17.-種便攜式和/或可穿戴裝置，包括根據實施方案15或16所述的顯示裝置。
[0071] 18. -種用于制造薄膜晶體管基板的方法，包括：
[0072] 在基板上形成包含多晶半導體材料的第一半導體層；
[0073] 沉積覆蓋所述第一半導體層的柵極絕緣層；
[0074] 在所述柵極絕緣層上形成第一柵電極和第二柵電極；
[0075]沉積覆蓋所述第一柵電極和所述第二柵電極的中間絕緣層；
[0076]在所述中間絕緣層上沉積包含氧化物半導體材料的第二半導體材料；
[0077] 經由穿過所述第二半導體材料、所述中間絕緣層和所述柵極絕緣層露出所述第一半導體層的一個部分與另一部分；
[0078] 在所述第二半導體材料上沉積源極-漏極金屬材料；以及
[0079] 通過同時對所述源極-漏極金屬材料和所述第二半導體材料進行圖案化形成第一源電極、第一漏電極、第二源電極、第二漏電極和第二半導體層。
[0080] 19.根據實施方案18所述的方法，其中用于形成所述第一柵電極和所述第二柵電極的步驟包括：
[0081 ]在所述柵極絕緣層上形成所述第一柵電極；
[0082] 在具有所述第一柵電極的基板上沉積下部中間絕緣層；以及
[0083] 在所述下部中間絕緣層上形成所述第二柵電極。
【附圖說明】
[0084]本申請包括附圖以提供對本發(fā)明的進一步理解并且附圖被并入本說明書并構成本說明書的一部分，附圖示出本發(fā)明的實施方案并且與描述一起用于說明本發(fā)明的原理。
[0085] 在附圖中：
[0086] 圖1是示出根據本公開第一實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的結構的截面圖；
[0087] 圖2是示出制造根據本公開第一實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的方法的流程圖；
[0088] 圖3是示出根據本公開第二實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的結構的截面圖；
[0089] 圖4是示出制造根據本公開第二實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的方法的流程圖；
[0090] 圖5A至圖5F是示出制造根據本公開第二實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的步驟的截面圖；
[0091] 圖6是示出根據本公開第三實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的結構的截面圖；
[0092] 圖7是示出制造根據本公開第三實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的方法的流程圖；
[0093] 圖8是示出根據本公開第一應用實例的顯示器的結構的框圖；
[0094] 圖9是示出根據本公開第二應用實例的包括在邊緣場型液晶顯示器中的具有氧化物半導體層的薄膜晶體管基板的平面圖；
[0095] 圖10是示出沿線Ι-Γ截取的根據本公開第二應用實例的圖9的薄膜晶體管基板的結構的截面圖；
[0096] 圖11是示出根據本公開第三應用實例的具有諸如薄膜晶體管的有源開關元件的有源矩陣型有機發(fā)光二極管顯示器的一個像素的結構的平面圖；
[0097]圖12是示出沿圖11的線ΙΙ-ΙΓ截取的根據本公開第三應用實例的有機發(fā)光二極管顯示器的結構的截面圖；
[0098] 圖13是示出根據本公開第四應用實例的有機發(fā)光二極管顯示器的結構的放大平面圖；以及
[0099] 圖14是示出沿圖13的線ΙΙΙ-ΙΙΓ截取的根據本公開第四應用實例的有機發(fā)光二極管顯示器的結構的截面圖。
【具體實施方式】
[0100]在下文中，在說明書的所有范圍中，術語"在...上"的含義包括"直接在...上"和 "間接在...上"。當然，在說明書的所有范圍中，術語"在...下"的含義包括"直接在...下" 和"間接在...下"。
[0101]我們將參照附圖對本公開的優(yōu)選實施方案進行說明。貫穿詳細描述相同的附圖標記指代相同的元件。然而，本公開不受這些實施方案的限制，但可以在不改變技術精神的情況下應用于各種變化方案或修改方案。在以下的實施方案中，元件的名稱是為了容易說明而選擇的，因此可能與實際的名稱不同。
[0102] 根據本公開的用于平板顯示器的薄膜晶體管基板包括在同一基板上設置在第一區(qū)域中的第一薄膜晶體管和設置在第二區(qū)域中的第二薄膜晶體管?；蹇梢园@示區(qū)域和非顯示區(qū)域。在顯示區(qū)域中，多個像素區(qū)域以矩陣形式排列。在一個像素區(qū)域中，設置有顯示元件。在包圍顯示區(qū)域的非顯示區(qū)域中，設置有用于驅動像素區(qū)域中的顯示元件的驅動元件。
[0103] 在此，第一區(qū)域可以是非顯示區(qū)域，第二區(qū)域可以是顯示區(qū)域的一些部分或全部部分。在該情況下，第一薄膜晶體管和第二薄膜晶體管設置為可以彼此間隔開。另外地，第一區(qū)域和第二區(qū)域可以包括在顯示區(qū)域中。特別地，對于在一個像素區(qū)域中設置有多個薄膜晶體管的情況，第一薄膜晶體管和第二薄膜晶體管可以靠近地設置。
[0104] 由于多晶半導體材料具有高迀移率(超過100cm2/Vs)和低能耗功率的特性，并且其具有高的可靠性，因此多晶半導體材料適合應用于驅動1C，例如用于驅動顯示元件的柵極驅動器和/或復用器(或MUX)。另外，多晶半導體材料可以應用于驅動設置在有機發(fā)光二極管顯示器的像素區(qū)域中的薄膜晶體管。由于氧化物半導體材料具有低的關斷電流，因此氧化物半導體材料適合應用于其中導通時間段非常短而關斷時間段長的像素區(qū)域中的開關薄膜晶體管的溝道層。此外，由于關斷電流低，因此像素電壓的保持時間可以長，使得其優(yōu)選地應用于需要低頻驅動和/或低功耗的顯示器。通過設置這兩種不同類型的薄膜晶體管，本公開提出了用于便攜式和/或可穿戴顯示器的具有優(yōu)化的功能和特性的薄膜晶體管基板。
[0105] 當使用多晶半導體材料形成半導體層時，需要摻雜工藝和高溫處理工藝。相反地，當使用氧化物半導體材料形成半導體層時，其在相對較低溫度的工藝下進行。因此，優(yōu)選地，首先形成多晶半導體層(其在較嚴苛的熱條件下進行），其后，較晚形成氧化物半導體層。如此，在本公開中，具有多晶半導體材料的第一薄膜晶體管將具有頂部柵極結構，具有氧化物半導體材料的第二薄膜晶體管將具有底部柵極結構。
[0106] 此外，從制造工藝的角度看，當多晶半導體材料具有許多空位時，特性可能嚴重劣化。因此，需要進行其中采用氫粒子填充空位的氫化工藝。在本發(fā)明中，氫粒子包括例如氫原子、氫分子和/或氫離子。另一方面，對于氧化物半導體材料，空位可以用作載流子，使得需要進行熱處理以在氧化物半導體材料中具有少量的空位?？梢酝ㄟ^在350°C至380°C的溫度條件下的后續(xù)熱處理來進行這些工藝(氫化工藝和熱處理）。
[0107]對于氫化工藝，在多晶半導體材料上需要具有大量氫粒子的氮化物層。由于用于沉積氮化物層的材料具有大量的氫，因此在所沉積的氮化物層中可以包括大量的氫粒子。通過熱處理，氫粒子可以擴散進入多晶半導體材料中。因此，多晶半導體層可以被穩(wěn)定。在熱處理期間，優(yōu)選地，不應使過多量的氫粒子擴散進入氧化物半導體材料中。因此，應當在氮化物層與氧化物半導體材料之間設置氧化物層。因此，氧化物半導體層可以被穩(wěn)定，但是不會被氫粒子過多地影響。
[0108] 在下文中，為方便起見，第一薄膜晶體管用于設置在非顯示區(qū)域中的驅動1C，第二薄膜晶體管用于設置在顯示區(qū)域的像素區(qū)域中的顯示元件。然而，它們不限于僅該情況。例如，對于有機發(fā)光二極管顯示器，第一薄膜晶體管和第二薄膜晶體管設置在顯示區(qū)域中的一個像素區(qū)域處。特別地，具有多晶半導體材料的第一薄膜晶體管可以應用于驅動薄膜晶體管，具有氧化物半導體材料的第二薄膜晶體管可以應用于開關薄膜晶體管。
[0109] 〈第一實施方案〉
[0110] 參照圖1，我們將說明本公開的第一實施方案。圖1是示出根據本公開第一實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的結構的截面圖。在此，我們將主要采用截面圖來說明，這是因為其清楚地示出本公開的主要特征，為方便起見，未使用平面圖。
[0111] 參照圖1，根據第一實施方案的用于平板顯示器的薄膜晶體管基板包括設置在同一基板SUB上的第一薄膜晶體管Tl和第二薄膜晶體管T2。第一薄膜晶體管Tl和第二薄膜晶體管T2可以彼此間隔開，或者它們可以設置在相對靠近的距離內。另外，這兩個薄膜晶體管設置為彼此交疊。
[0112]在基板SUB的整個表面上，沉積有緩沖層BUF。在一些情況下，可以不包括緩沖層 BUF。另外，緩沖層BUF可以是多個層。在此，為方便起見，我們將采用單個層來說明。此外，可以在基板SUB與緩沖層BUF之間的一些要求的區(qū)域處包括遮光層。還可以設置遮光層來防止將光引入設置在其上的薄膜晶體管的半導體層中。
[0113] 在緩沖層BUF上，設置有第一半導體層A1。第一半導體層Al包括第一薄膜晶體管Tl 的溝道區(qū)域。溝道區(qū)域定義為第一柵電極Gl與第一半導體層Al之間的交疊區(qū)域。由于第一柵電極Gl與第一半導體層Al的中間部分交疊，因此第一半導體層Al的中間部分為溝道區(qū) 域。擴展至溝道區(qū)域的兩側的兩個摻雜有雜質的區(qū)域分別定義為源極區(qū)域SA和漏極區(qū)域 DA0
[0114] 對于第一薄膜晶體管Tl用于驅動IC的情況，優(yōu)選地，半導體層具有在較低功耗下的高速性能的特性。例如，可以使用P-MOS型薄膜晶體管或N-MOS型薄膜晶體管，或者C-MOS 型薄膜晶體管可以應用于第一薄膜晶體管Tl 1-M0S型薄膜晶體管、N-MOS型薄膜晶體管和/ 或C-MOS型薄膜晶體管優(yōu)選地具有多晶半導體材料，例如，多晶硅(p-Si)。此外，第一薄膜晶體管Tl優(yōu)選地具有頂部柵極結構。
[0115] 在具有第一半導體層Al的基板SUB的整個表面上，沉積有柵極絕緣層GI。柵極絕緣層GI可以由娃氮化物(SiNx)材料或娃氧化物(SiOx)材料制成。優(yōu)選地，柵極絕緣層GI具有 1000 1至1500產的厚度用于確保元件的穩(wěn)定性和特性。在柵極絕緣層GI可以由硅氮化物(SiNx)制成的情況下，從制造工藝的角度看，柵極絕緣層GI包括大量氫粒子。由于這些氫粒子將從柵極絕緣層GI擴散出，因此優(yōu)選地，柵極絕緣層GI由硅氧化物材料制成。
[0116]氫粒子的擴散可以引起對包含多晶半導體材料的第一半導體層Al的有利影響。然而，它可以引起對具有與第一薄膜晶體管Tl不同材料的第二薄膜晶體管T2的不利影響。因此，當在同一基板SUB上形成具有彼此不同特性的至少兩種薄膜晶體管時，優(yōu)選地，柵極絕緣層GI將由對半導體材料不會有任何特定影響的娃氧化物(SiOx)制成。在一些情況下，與第一實施方案中不同，柵極絕緣層Gl可以沉積為具有2000 A至4000 A的厚度。在這些情況下，當柵極絕緣層GI由硅氮化物(SiNx)制成時，可能會擴散更多量的氫粒子?？紤]到這些情況，優(yōu)選地，柵極絕緣層GI可為氧化物層，例如硅氧化物(SiOx)層。
[0117] 在柵極絕緣層GI上，設置有第一柵電極Gl和第二柵電極G2。第一柵電極Gl設置在第一半導體層Al的中間部分上方。第二柵電極G2位于設置第二薄膜晶體管T2的位置。第一柵電極Gl和第二柵電極G2采用相同的材料并且通過使用同一掩模工藝形成在同一層上。因此，制造工藝可以得到簡化。
[0118] 作為覆蓋第一柵電極G1和第二柵電極G2，沉積中間絕緣層ILD。中間絕緣層ILD具有多層結構，其中交替地堆疊有包含硅氮化物（SiNx)的氮化物層SIN和包含硅氧化物 (SiOx)的氧化物層SI0。在此，為方便起見而說明最少需求的元件，中間絕緣層ILD包括其中氧化物層SIO堆疊在氮化物層SIN上的兩個層。
[0119] 沉積氮化物層SIN用于通過使氫粒子擴散進入多晶硅中來對具有多晶硅的第一半導體層Al進行氫化工藝。相反地，氧化物層SIO用于防止氮化物層SIN的氫粒子過多地擴散進入第二薄膜晶體管T2的半導體材料中。
[0120] 例如，從氮化物層SIN出來的氫可以擴散進入在柵極絕緣層GI下的第一半導體層 Al中。因此，氮化物層SIN優(yōu)選地沉積為盡可能地靠近柵極絕緣層GI。相反地，從氮化物層 SIN出來的氫不會過多地擴散進入柵極絕緣層GI上方的第二薄膜晶體管T2的半導體材料中。因此，在氮化物層SIN上，應當沉積氧化物層SI0?？紤]到制造工藝，優(yōu)選地，中間絕緣層 ILD具有2000:蓋至6:000:蓋的厚度。因此，氮化物層SIN和氧化物層SIO的每個的厚度優(yōu)選地分別為1000 A至3000 此外，為了更多量的氫粒子從氮化物層SIN進入第一半導體層Al，但是氫粒子不會影響第二半導體層A2，優(yōu)選地，氧化物層SIO比柵極絕緣層GI厚。另外，由于氧化物層SIO用于控制氫擴散的量，因此優(yōu)選地，氧化物層SIO比氮化物層SIN厚。
[0121] 特別地，在中間絕緣層ILD的氧化物層SIO上，沉積有與第二柵電極G2交疊的第二半導體層A2。第二半導體層A2包括第二薄膜晶體管T2的溝道區(qū)域。對于第二薄膜晶體管T2 應用于顯示元件的情況，優(yōu)選地，第二半導體層A2具有適合于執(zhí)行開關元件的特性。例如，優(yōu)選地，第二半導體層A2包含氧化物半導體材料，例如，銦鎵鋅氧化物(或IGZ0)、銦鎵氧化物(或IG0)、或者銦鋅氧化物(或ΙΖ0)。氧化物半導體材料具有以相對低的頻率驅動裝置的優(yōu)點。由于這些特性，像素可以具有用于保持像素電壓的長的時間段，使得優(yōu)選地應用于需要低頻驅動和/或低功耗的顯示器。對于具有氧化物半導體材料的薄膜晶體管，考慮到其中在同一基板上形成兩種不同類型的薄膜晶體管的結構，優(yōu)選地，氧化物半導體薄膜晶體管具有底部柵極結構以確保元件的穩(wěn)定性。
[0122] 在第二半導體層A2和中間絕緣層ILD上，沉積有源電極-漏電極。第一源電極SI和第一漏電極Dl設置為跨第一柵電極Gl以預定距離彼此面對。第一源電極Sl通過源極接觸孔 SH連接至第一半導體層Al的一側-源極區(qū)域SA。源極接觸孔SH經由穿過中間絕緣層ILD和柵極絕緣層GI露出第一半導體層Al的一側-源極區(qū)域SA。第一漏電極Dl通過漏極接觸孔DH連接至第一半導體層Al的另一側-漏極區(qū)域DA。漏極接觸孔DH經由穿過中間絕緣層ILD和柵極絕緣層GI露出第一半導體層Al的另一側-漏極區(qū)域DA。
[0123] 第二源電極S2和第二漏電極D2設置為跨第二柵電極G2以預定距離彼此面對，并且與第二半導體層A2的一側和另一側的上表面接觸。第二源電極S2與中間絕緣層ILD的上表面以及第二半導體層A2的一個上表面直接接觸。第二漏電極D2與中間絕緣層ILD的上表面以及第二半導體層A2的另一上表面直接接觸。
[0124] 在具有第一薄膜晶體管Tl和第二薄膜晶體管T2的基板SUB的整個表面上，沉積有鈍化層PAS。此外，通過對鈍化層PAS進行圖案化，可以包括有用于露出第一漏電極Dl和/或第二漏電極D2的接觸孔。另外，在鈍化層PAS上，像素電極(或用于有機發(fā)光二極管顯示器的陽極電極)可以被包括為連接至第一漏電極Dl和/或第二漏電極D2。在此，為方便起見，我們提出并且說明示出本公開的主要特征的薄膜晶體管的結構。
[0125] 如上所述，根據本公開第一實施方案的用于平板顯示器的薄膜晶體管基板提出了其中具有多晶半導體材料的第一薄膜晶體管Tl和具有氧化物半導體材料的第二薄膜晶體管T2在同一基板SUB上的結構。特別地，第一薄膜晶體管Tl的第一柵電極Gl和第二薄膜晶體管T2的第二柵電極G2采用相同的金屬材料形成在同一層上。
[0126] 具有多晶半導體材料的第一薄膜晶體管Tl的第一半導體層Al設置在第一柵電極 Gl下，但是具有氧化物半導體材料的第二薄膜晶體管T2的第二半導體層A2設置在第二柵電極G2上方。首先形成可以在相對較高溫度條件下制造的第一半導體層A1。在此之后，稍后形成可以在相對較低溫度條件下制造的第二半導體層A2。因此，氧化物半導體材料在整個制造工藝期間未暴露于高溫條件。由于在形成第一柵電極Gl之前形成第一半導體層Al，因此第一薄膜晶體管Tl具有頂部柵極結構。由于在形成第二柵電極G2之后形成第二半導體層 A2，因此第二薄膜晶體管T2具有底部柵極結構。
[0127] 此外，在用于包含氧化物半導體材料的第二半導體層A2的熱處理過程中，可以同時進行用于包含多晶半導體材料的第一半導體層Al的氫化工藝。如此，優(yōu)選地，中間絕緣層 ILD包括如下的兩個堆疊的層:氧化物層SIO設置在氮化物層SIN上方。從制造工藝的角度看，需要氫化用于使氫粒子擴散進入第一半導體層Al中。此外，需要進行熱處理用于使包含氧化物半導體材料的第二半導體層A2穩(wěn)定?？梢栽趯⒌飳覵IN沉積在第一半導體層Al 上之后進行氫化工藝，并且可以在形成第二半導體層A2之后進行熱處理。根據本公開的第一實施方案，由于氧化物層SIO沉積在氮化物層SIN與第二半導體層A2之間，因此可以防止氫粒子過多地擴散進入包含氧化物半導體材料的第二半導體層A2中。因此，在本公開的第一實施方案中，在氧化物半導體材料的熱處理期間，可以同時進行氫化工藝。
[0128] 在下文中，參照圖2,我們將說明在同一基板上包括兩種不同薄膜晶體管的用于平板顯示器的薄膜晶體管基板的制造方法。圖2是示出用于制造根據本公開第一實施方案的具有兩種不同類型薄膜晶體管的薄膜晶體管基板的方法的流程圖。
[0129] 在步驟SlOO中，在基板SUB上沉積緩沖層BUF。即使在附圖中未示出，在沉積緩沖層 BUF之前，也可以在期望的區(qū)域處形成遮光層。
[0130] 在步驟SllO中，在緩沖層BUF上，沉積非晶硅(a-Si)材料。進行結晶化處理，非晶硅層轉化成多晶硅(多晶Si)。使用第一掩模工藝，多晶硅層被圖案化以形成第一半導體層A1。
[0131] 在步驟Sl 20中，在具有第一半導體層Al的基板SUB的整個表面上沉積絕緣材料如硅氧化物，形成柵極絕緣層GI。柵極絕緣層GI優(yōu)選地包括硅氧化物。在此，柵極絕緣層GI優(yōu) 選地具有1000 A以上并且1500 A以下的厚度。
[0132] 在步驟S200中，在柵極絕緣層GI上，沉積柵極金屬材料。使用第二掩模工藝，柵極金屬層被圖案化以形成柵電極。特別地，同時形成用于第一薄膜晶體管Tl的第一柵電極Gl 和用于第二薄膜晶體管T2的第二柵電極G2。第一柵電極Gl設置為與第一半導體層Al的中間部分交疊。第二柵電極G2設置在形成第二薄膜晶體管T2的位置。
[0133] 在步驟S210中，使用第一柵電極Gl作為掩模，將雜質材料摻雜進第一半導體層Al 的一些部分中，使得可以限定包括源極區(qū)域SA和漏極區(qū)域DA的摻雜區(qū)域。摻雜區(qū)域的詳細制造工藝可以根據薄膜晶體管的類型(P-M0S型、N-MOS型和/或C-MOS型）而略有不同。例如，對于N-MOS型，可以首先形成高濃度摻雜區(qū)域，然后可以形成低濃度摻雜區(qū)域。使用具有比第一柵電極Gl的尺寸寬的用于第一柵電極Gl的光致抗蝕劑圖案，可以限定高濃度摻雜區(qū) 域。去除光致抗蝕劑圖案，并且使用第一柵電極Gl作為掩模，可以在高濃度摻雜區(qū)域與第一柵電極Gl之間限定低濃度摻雜區(qū)域(或LDD)。為方便起見，在附圖中未示出雜質摻雜區(qū)域。
[0134] 在步驟S220中，在具有第一柵電極Gl和第二柵電極G2的基板SUB的整個表面上，沉積中間絕緣層ILD。特別地，首先沉積氮化物層SIN，然后在其上依次沉積氧化物層SI0。氮化物層SIN在沉積過程期間包括大量氫粒子?？紤]到制造工藝，中間絕緣層ILD的總厚度可以為2000蓋至(6000 1。在此，對于目的在于氫粒子擴散的氮化物層SIN，考慮到氫化效率，氮化物層SIN優(yōu)選地具有1000 A至3000 ▲的厚度。由于氧化物層Sio用于防止氫粒子過多地擴散進入設置在氧化物層SIO上方的半導體層中，因此氧化物層SIO優(yōu)選地具有 1000 A個:3000 A的厚度?？紤]到氫擴散效率和元件性能，氧化物層SIO和氮化物層SIN 的厚度可以優(yōu)選地被選擇和/或決定。例如，為了防止氫粒子過多地擴散出，氮化物層SIN優(yōu) 選地比氧化物層S10薄。
[0135] 在步驟S300中，在中間絕緣層ILD上，特別地在氧化物層SIO上，沉積氧化物半導體材料。此外，氧化物半導體材料優(yōu)選地直接沉積在氧化物層SIO上，使得氧化物半導體材料不與包含大量氫粒子的氮化物層SIN直接接觸。氧化物半導體材料包括銦鎵鋅氧化物(或 IGZ0)、銦鎵氧化物(或IG0)和銦鋅氧化物(或ΙΖ0)中的至少之一。使用第三掩模工藝，氧化物半導體材料被圖案化以形成第二半導體層A2。第二半導體層A2被設置成與第二柵電極G2 交疊。
[0136] 在步驟S310中，對于具有第二半導體層A2的基板SUB進行后續(xù)熱處理，同時進行對于包含多晶硅的第一半導體層Al的氫化以及對于包含氧化物半導體材料的第二半導體層 A2的熱處理。后續(xù)熱處理可以在350°C至380°C的溫度條件下進行。此時，包括在氮化物層 SIN中的大量氫粒子將擴散進第一半導體層Al中。然而，擴散進第二半導體層A2中的氫粒子的量可以通過氧化物層SIO來限制和/或控制。在一些情況下，用于第一半導體層Al的氫化工藝與用于第二半導體層A2的熱處理分別地進行。在這些情況下，在用于沉積中間絕緣層 ILD的步驟S220之后首先進行氫化工藝，然后通過該后處理過程進行用于第二半導體層A2 的熱處理。
[0137] 在步驟S400中，使用第四掩模工藝，中間絕緣層ILD和柵極絕緣層GI被圖案化以形成露出第一半導體層Al的一個部分的源極接觸孔SH和露出第一半導體層Al的另一部分的漏極接觸孔DH。這些接觸孔SH和接觸孔DH稍后用于將源電極-漏電極連接至第一半導體層 Al0
[0138] 在此，根據制造條件，可以改變步驟S300、步驟S310和步驟S400的相繼次序。例如，首先可以進行用于形成接觸孔的步驟S400,然后可以進行用于形成第二半導體層A2的步驟 S300,最后可以進行用于進行后續(xù)熱處理的步驟S310。另外，首先可以進行用于形成第二半導體層A2的步驟S300,然后可以進行用于形成接觸孔的步驟S400,最后可以進行用于進行后續(xù)熱處理的步驟S310。
[0139] 在步驟S500中，在具有源極接觸孔SH和漏極接觸孔DH的中間層ILD以及第二半導體層A2上沉積源極-漏極金屬材料。使用第五掩模工藝，源極-漏極金屬材料被圖案化以形成第一源電極S1、第一漏電極D1、第二源電極S2和第二漏電極D2。第一源電極Sl通過源極接觸孔SH連接至第一半導體層Al的一個區(qū)域-源極區(qū)域SA。第一漏電極Dl通過漏極接觸孔DH 連接至第一半導體層Al的另一區(qū)域-漏極區(qū)域DA。第二源電極S2與第二半導體層A2的一側的上表面接觸。第二漏電極D2與第二半導體層A2的另一側的上表面接觸。
[0140] 在步驟S600中，在具有源電極-漏電極的基板SUB的整個表面上，沉積鈍化層PAS。雖然在附圖中未示出，但是鈍化層PAS可以被圖案化以形成用于露出第一漏電極Dl和/或第二漏電極D2的一些部分的接觸孔。
[0141] 〈第二實施方案〉
[0142] 在下文中，參照圖3,我們將說明本公開的第二實施方案。圖3是示出根據本公開第二實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的結構的截面圖。
[0143] 根據第二實施方案的薄膜晶體管基板基本上非常類似于第一實施方案的薄膜晶體管基板。主要差異在于第二薄膜晶體管T2的源電極-漏電極S2-D2和第二半導體層A2在同一掩模工藝期間同時形成。因此，從結構的角度看，第二半導體材料SE2存在于第一薄膜晶體管Tl的第一源電極-漏電極Sl-Dl下，同時第二半導體層A2(與第二半導體材料SE2相同的材料)存在于第二薄膜晶體管T2的第二源電極-漏電極S2-D2下。
[0144] 對于第二薄膜晶體管T2,第二源電極S2和第二漏電極D2具有相同的外周形狀，其中第二半導體層A2具有氧化物半導體材料。同時，第二源電極S2與第二漏電極D2以與在第二半導體層A2的中間部分處限定的溝道區(qū)域的空間對應的預定距離彼此分離。即，第二源電極S2設置在具有氧化物半導體材料的第二半導體層A2的一側表面上。第二漏電極D2設置在第二半導體層A2的另一側上。
[0145] 與此同時，對于第一薄膜晶體管Tl，具有氧化物半導體材料的第二半導體材料SE2 作為虛擬層被插入在第一源電極Sl與中間絕緣層ILD之間以及第一漏電極Dl與中間絕緣層 ILD之間。具體地，第一源電極S1可以經由穿過第二半導體材料SE2、中間絕緣層ILD和柵極絕緣層GI的源極接觸孔SH接觸第一半導體層Al的一側的區(qū)域(源極區(qū)域SA)。類似地，第一漏電極Dl可以經由穿過第二半導體材料SE2、中間絕緣層ILD和柵極絕緣層GI的漏極接觸孔 DH接觸第一半導體層Al的另一側的區(qū)域(漏極區(qū)域DA)。
[0146] 此外，為方便起見，在第二實施方案中，中間絕緣層ILD被示出并且說明為單個層。例如，中間絕緣層ILD可以為由硅氧化物(SiOx)材料制成的單個層。另外，中間絕緣層ILD可以具有其中硅氧化物(SiOx)層堆疊在硅氮化物（SiNx)層上的雙層結構。由于中間絕緣層 ILD的結構在第一實施方案中已說明，因此我們在此不再重復。
[0147] 中間層ILD還用作第二薄膜晶體管T2的柵極絕緣層。因此，當中間層ILD的厚度過厚時，柵極電壓不能適當地施加至第二半導體層A2。因此，中間層ILD的總厚度優(yōu)選地為 2000 AS6000 Ae
[0148] 由于其他元件與第一實施方案中的那些類似，因此將省略詳細說明。在下文中，參照圖4和圖5A至圖5F，我們將說明制造根據本公開第二實施方案的用于平板顯示器的薄膜晶體管基板的方法。在此，將不再描述不具有另外含義的重復說明。圖4是示出制造根據本公開第二實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的方法的流程圖。圖5A至圖5F是示出制造根據本公開第二實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的步驟的截面圖。
[0149] 在步驟SlOO中，在基板SUB上，沉積緩沖層BUF。
[0150] 在步驟SllO中，在緩沖層BUF上，沉積具有非晶硅(a-Si)材料的第一半導體材料 SE1。進行結晶化處理，非晶硅材料轉化成多晶硅(多晶Si)材料。使用第一掩模工藝，具有多晶硅材料的第一半導體材料SEl被圖案化以形成第一半導體層Al。
[0151] 在步驟Sl 20中，在具有第一半導體層Al的基板SUB的整個表面上沉積絕緣材料如硅氧化物，形成柵極絕緣層GI。柵極絕緣層GI優(yōu)選地由硅氧化物制成，并且厚度為1000農至1500 A,如圖5A中所示。
[0152] 在步驟S200中，在柵極絕緣層GI上，沉積柵極金屬層。使用第二掩模工藝，柵極金屬層被圖案化以形成柵電極。特別地，同時形成用于第一薄膜晶體管Tl的第一柵電極Gl和用于第二薄膜晶體管T2的第二柵電極G2。第一柵電極Gl設置為與第一半導體層Al的中間部分交疊。第二柵電極G2設置在形成第二薄膜晶體管T2的位置。
[0153] 在步驟S210中，使用第一柵電極Gl作為掩模，將雜質材料摻雜進第一半導體層Al 的一些部分中，使得可以限定包括源極區(qū)域SA和漏極區(qū)域DA的摻雜區(qū)域。
[0154] 在步驟S220中，在具有第一柵電極Gl和第二柵電極G2的基板SUB的整個表面上，沉積中間絕緣層ILD，如圖5B中所示。即使在此附圖中未示出，中間絕緣層ILD也可以具有其中氧化物層沉積在氮化物層上的堆疊結構，如第一實施方案中一樣。考慮到氫擴散效率和元件性能，氧化物層和氮化物層的厚度可以優(yōu)選地被選擇和/或決定。例如，為了防止氫粒子過多地擴散出，氮化物層優(yōu)選地比氧化物層薄。
[0155] 在步驟S300中，在中間絕緣層ILD上，沉積具有氧化物半導體材料的第二半導體材料SE2。對于中間絕緣層ILD具有其中氧化物層SIO沉積在氮化物層SIN上的堆疊結構的情況，具有氧化物半導體材料的第二半導體材料SE2優(yōu)選地直接沉積在氧化物層SIO上，使得不與具有大量氫的氮化物層SIN接觸。
[0156] 在步驟S310中，進行對于具有第二半導體層A2的基板SUB的后續(xù)熱處理，同時進行對于包含多晶硅的第一半導體層Al的氫化以及對于包含氧化物半導體材料的第二半導體層A2的熱處理。后續(xù)熱處理可以在350°C至380°C的溫度條件下進行。在氧化物層堆疊在用于中間絕緣層ILD的氮化物層上的情況下，包括在氮化物層SIN中的大量的氫粒子將擴散進入第一半導體層Al中。然而，擴散進第二半導體層A2中的氫粒子的量可以通過設置在氮化物層SIN的上層處的氧化物層SIO來限制和/或控制。在一些情況下，用于第一半導體層Al的氫化工藝可以與用于第二半導體層A2的熱處理分別地進行。
[0157] 在步驟S320中，使用第三掩模工藝，第二半導體材料SE2、中間絕緣層ILD和柵極絕緣層GI被圖案化以形成分別露出第一半導體層Al的一側部分和另一側部分的源極接觸孔 SH和漏極接觸孔DH，如圖5C中所示。
[0158] 在步驟S400中，在中間絕緣層ILD上沉積源極-漏極金屬材料SD。全部源極-漏極金屬SD中的大部分被堆疊在第二半導體材料SE2上。另外，經由源極接觸孔SH，源極-漏極金屬 SD與第一半導體層Al的一側部分(源極區(qū)域SA)接觸。并且，經由漏極接觸孔DH，源極-漏極金屬SD與第一半導體層Al的另一側部分(漏極區(qū)域DA)接觸。
[0159]在此之后，使用第四掩模工藝，源極-漏極金屬SD和第二半導體材料SE2同時被圖案化以形成第一源電極Sl和第一漏電極D1、第二源電極S2和第二漏電極D2以及第二半導體層A2。在該第四掩模工藝中，可以使用半色調掩模來蝕刻兩個堆疊層不同的厚度以同時形成源電極-漏電極和半導體層。在下文中，我們將說明使用半色調掩模的該第四掩模工藝。 [0160]在源極-漏極金屬SD上，涂覆光致抗蝕劑PR。使用半色調掩模，光致抗蝕劑PR被圖案化。例如，對于第二薄膜晶體管，光致抗蝕劑PR可以如下被圖案化:全色調FT可以被應用于與源電極和漏電極對應的區(qū)域，并且半色調可以被應用于與第二半導體層的溝道區(qū)域對應的區(qū)域。此時，對于第一薄膜晶體管，全色調也被應用于與源電極和漏電極對應的區(qū)域，如圖中所示。
[0161]使用光致抗蝕劑圖案，源極-漏極金屬SD和第二半導體材料SE2同時被圖案化以形成第一源電極Sl和第一漏電極Dl、第二源電極S2和第二漏電極D2、以及第二半導體層A2。第一源電極Sl通過源極接觸孔SH與第一半導體層Al的源極區(qū)域SA接觸。源極接觸孔SH穿過第二半導體材料SE2、中間絕緣層ILD和柵極絕緣層GI。因此，第二半導體材料SE2被插入在第一源電極Sl與中間絕緣層ILD之間。此外，第一漏電極Dl通過漏極接觸孔DH與第一半導體層 Al的漏極區(qū)域DA接觸。漏極接觸孔DH穿過第二半導體材料SE2、中間絕緣層ILD和柵極絕緣層GI。因此，第二半導體材料SE2還被插入在第一漏電極Dl與中間絕緣層ILD之間。
[0162] 在步驟S410中，第二源電極S2和第二漏電極D2具有與第二半導體層A2相同的外周輪廓。此外，第二源電極S2和第二漏電極D2彼此分離開預定的距離。即，第二半導體層A2的中間部分(溝道區(qū)域)未被源極-漏極金屬覆蓋，而是露出的。在此，第二半導體層A2與第二柵電極G2交疊，如圖5E中所示。
[0163] 在步驟S500中，在具有第一薄膜晶體管Tl和第二薄膜晶體管T2的基板SUB的整個表面上，沉積鈍化層PAS，如圖5F中所示。
[0164] 在此，簡化制造條件和/或環(huán)境，用于氫化工藝和熱處理的步驟S310可以在用于沉積第二半導體材料的步驟S300與用于沉積鈍化層的步驟S500之間的任何時間處執(zhí)行。例如，可以在用于形成接觸孔的步驟S320之后，或者用于沉積源極-漏極金屬的步驟S400之后，執(zhí)行步驟S310。另外，可以在用于形成源極-漏極和第二半導體層的步驟S410之后執(zhí)行步驟S310。
[0165] 通過與第一實施方案進行比較，注意到根據本公開第二實施方案的用于制造薄膜晶體管基板的方法減少了一個掩模工藝。即，根據第二實施方案的薄膜晶體管基板可以具有與第一實施方案相同的優(yōu)點，以及具有掩模減少的另外的優(yōu)點。
[0166] 〈第三實施方案〉
[0167] 在下文中，參照圖6,我們將說明本公開的第三實施方案。圖6是示出根據本公開第三實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的結構的截面圖。
[0168] 根據第三實施方案的薄膜晶體管基板基本上非常類似于第一實施方案和/或第二實施方案的薄膜晶體管基板。主要差異在于第一薄膜晶體管Tl的第一柵電極Gl與第二薄膜晶體管T2的第二柵電極G2設置在彼此不同的層上。此外，由于第一柵電極Gl和第二柵電極 G2設置在不同的層上，因此中間絕緣層ILD具有兩層結構。
[0169] 具體地，中間絕緣層ILD包括第一中間絕緣層ILDl和第二中間絕緣層ILD2。第一中間絕緣層ILDl沉積在第一柵電極Gl上以覆蓋設置第一薄膜晶體管Tl和第二薄膜晶體管T2 的區(qū)域。第二柵電極G2沉積在第一中間絕緣層ILDl上。第二中間絕緣層ILD2設置在第二柵電極G2上以覆蓋設置第一薄膜晶體管Tl和第二薄膜晶體管T2的區(qū)域。
[0170]優(yōu)選地，第一中間絕緣層ILDl包含如硅氮化物SiNx的具有大量的氫粒子的材料，使得氫粒子擴散進入第一薄膜晶體管Tl的第一半導體層Al中。同時，第二中間絕緣層ILD2 用作堆疊在第二柵電極G2上的柵極絕緣層。此外，在第二中間絕緣層ILD2上，設置有第二薄膜晶體管T2的第二半導體層A2。因此，優(yōu)選地，被包含在第一中間絕緣層ILDl中的過多量的氫粒子在熱處理期間不應當擴散進入第二半導體層A2中。即，優(yōu)選地，第二中間絕緣層ILD2 包含如硅氧化物SiOx的幾乎不具有氫粒子的材料。
[0171]即使在附圖中未示出，第一中間絕緣層ILDl也可以具有其中氮化物層堆疊在下部氧化物層上的雙層結構。在該情況下，氮化物層不會覆蓋設置第二薄膜晶體管T2的第二區(qū) 域，但是會僅覆蓋設置第一薄膜晶體管Tl的第一區(qū)域。
[0172] 考慮到氫化效率，由硅氮化物制成的第一中間絕緣層ILDl優(yōu)選地具有10:00 ▲至 3000 A的厚度?？紤]到防止氫粒子過多地擴散的效率以及用于第二半導體層T2的柵極絕緣層的功能，由硅氧化物制成的第二中間絕緣層ILD2優(yōu)選地具有100:0 A至3000 A的厚度。
[0173] 如第二實施方案中所說明的，第二薄膜晶體管T2的第二源電極-漏電極S2-D2與第二半導體層A2同時形成。此外，第一薄膜晶體管Tl的第一源電極-漏電極Sl-Dl與第二薄膜晶體管T2的第二源電極-漏電極S2-D2同時形成。因此，從結構的角度看，第二半導體材料 SE2存在于第一薄膜晶體管Tl的第一源電極-漏電極Sl-Dl下，同時第二半導體層A2(與第二半導體材料SE2相同的材料)存在于第二薄膜晶體管T2的第二源電極-漏電極S2-D2下。
[0174] 由于其他元件與第二實施方案中的那些類似，因此將省略詳細說明。在下文中，參照圖7,我們將說明制造根據本公開第三實施方案的用于平板顯示器的薄膜晶體管基板的方法。圖7是示出制造根據本公開第三實施方案的其中形成有兩種不同類型的薄膜晶體管的用于平板顯示器的薄膜晶體管基板的方法的流程圖。
[0175] 在步驟SlOO中，在基板SUB上沉積緩沖層BUF。
[0176] 在步驟SllO中，在緩沖層BUF上，沉積具有非晶硅(a-Si)材料的第一半導體材料 SE1。進行結晶化處理，非晶硅材料轉化成多晶硅(多晶Si)材料。使用第一掩模工藝，具有多晶硅材料的第一半導體材料SEl被圖案化以形成第一半導體層Al。
[0177] 在步驟Sl 20中，在具有第一半導體層Al的基板SUB的整個表面上沉積絕緣材料如硅氧化物，形成柵極絕緣層GI。柵極絕緣層GI優(yōu)選地由硅氧化物制成，并且厚度為1000 A 至1500 A。
[0178] 在步驟S200中，在柵極絕緣層GI上，沉積柵極金屬層。使用第二掩模工藝，柵極金屬層被圖案化以形成第一薄膜晶體管Tl的第一柵電極G1。第一柵電極Gl設置為與第一半導體層Al的中間部分交疊。
[0179] 在步驟S210中，使用第一柵電極Gl作為掩模，將雜質材料摻雜進第一半導體層Al 的一些部分中，使得可以限定包括源極區(qū)域SA和漏極區(qū)域DA的摻雜區(qū)域。
[0180] 在步驟S220中，在具有第一柵電極Gl的基板SUB的整個表面上，沉積第一中間絕緣層ILD1。即使在此附圖中未示出，第一中間絕緣層ILDl也可以具有其中氧化物層沉積在氮化物層上的堆疊結構，如第一實施方案中一樣?？紤]到氫擴散效率和元件性能，氧化物層和氮化物層的厚度可以優(yōu)選地被選擇和/或決定。例如，為了防止氫粒子過多地擴散出，氮化物層優(yōu)選地比氧化物層薄。
[0181 ]在步驟S300中，在第一中間絕緣層ILDl上，進一步沉積柵極金屬層。使用第三掩模工藝，柵極金屬層被圖案化以形成第二柵電極G2。第二柵電極G2設置在形成第二薄膜晶體管T2的位置。
[0182]在步驟S400中，使用氧化物無機材料如硅氧化物SiOx，在具有第二柵電極G2的基板SUB的整個表面上沉積第二中間絕緣層ILD2。
[0183]在步驟S410中，在第二中間絕緣層ILD2上，沉積具有氧化物半導體材料的第二半導體材料SE2。第二中間絕緣層ILD2和第二半導體材料SE2可以通過依次沉積工藝來堆疊。
[0184] 在步驟S420中，進行對于具有第二半導體材料SE2的基板SUB的后續(xù)熱處理，同時進行對于包含多晶硅的第一半導體層Al的氫化以及對于包含氧化物半導體材料的第二半導體材料SE2的熱處理。后續(xù)熱處理可以在350 °C至380 °C的溫度條件下進行。包括在第一中間絕緣層ILDl中的大量氫粒子將擴散進第一半導體層Al中。然而，擴散進第二半導體材料 SE2中的氫粒子的量可以通過幾乎不具有氫粒子的第二中間絕緣層ILD2來限制和/或控制。在一些情況下，用于第一半導體層Al的氫化工藝可以與用于第二半導體材料SE2的熱處理分別地進行。
[0185] 在步驟S430中，使用第四掩模工藝，第二半導體材料SE2、第二中間絕緣層ILD2、第一中間絕緣層ILDl和柵極絕緣層GI被圖案化以形成分別露出第一半導體層Al的一側部分和另一側部分的源極接觸孔SH和漏極接觸孔DH。
[0186] 在步驟S500中，在第二中間絕緣層ILD2上沉積源極-漏極金屬材料SD。全部源極-漏極金屬材料SD中的大部分被堆疊在第二半導體材料SE2上。另外，經由源極接觸孔SH，源極-漏極金屬材料SD與第一半導體層Al的一側部分(源極區(qū)域SA)接觸。并且，經由漏極接觸孔DH，源極-漏極金屬材料SD與第一半導體層Al的另一側部分(漏極區(qū)域DA)接觸。
[0187]在此之后，使用第五掩模工藝，源極-漏極金屬材料SD和第二半導體材料SE2同時被圖案化以形成第一源電極Sl和第一漏電極D1、第二源電極S2和第二漏電極D2以及第二半導體層A2。在該第五掩模工藝中，可以使用半色調掩模來蝕刻兩個堆疊層不同的厚度以同時形成源電極-漏電極和半導體層。由于可以使用與在第二實施方案中說明的相同的半色調掩模工藝，因此在此不對半色調掩模工藝進行說明。
[0188]在步驟S600中，在具有第一薄膜晶體管Tl和第二薄膜晶體管T2的基板SUB的整個表面上，沉積鈍化層PAS。
[0189] 在此，為簡化制造條件和/或環(huán)境，用于氫化工藝和熱處理的步驟S420可以在用于沉積第二半導體材料的步驟S410與用于沉積鈍化層的步驟S600之間的任何時間處執(zhí)行。例如，可以在用于形成接觸孔的步驟S430之后，或者用于沉積源極-漏極金屬的步驟S500之后，執(zhí)行步驟S420。另外，可以在用于形成源極-漏極和第二半導體層的步驟S510之后，執(zhí)行步驟S420。
[0190] 在制造根據本公開第三實施方案的用于薄膜晶體管基板的方法中，由于第一柵電極Gl和第二柵電極G2形成在不同的層中，因此可能需要比第一實施方案多一個掩模工藝。然而，由于使用一個掩模工藝形成了第二半導體層A2、第二源電極S2和第二漏電極D2,因此第三實施方案中的掩模工藝的總數目與第一實施方案的掩模工藝的總數目相同。因此，第三實施方案具有如下優(yōu)點：兩種不同類型的薄膜晶體管的特性在同一基板上被穩(wěn)定，而沒有增加掩模工藝的數目。
[0191] 〈第一應用實例〉
[0192] 如上所述，在同一基板上具有兩種不同類型的薄膜晶體管的薄膜晶體管基板可以應用于各種類型的顯示器，包括平板顯示器、柔性顯示器和/或彎曲顯示器。在同一基板上形成兩種不同類型的薄膜晶體管，我們可以獲得多個優(yōu)點。在下文中，參照圖8,我們將說明從根據本公開第一應用實例的薄膜晶體管基板可以預期多少先進的特征和優(yōu)點。圖8是示出根據本公開第一應用實例的顯示器的結構的框圖。
[0193] 第一晶體管Tl和第二晶體管T2將形成在顯示面板100的每個像素中用于開關施加于像素的數據電壓或用于驅動像素。對于有機發(fā)光二極管顯示器的情況，第二薄膜晶體管 T2可以是用于像素的開關元件，第一薄膜晶體管Tl可以是驅動元件。同時，通過組合第一薄膜晶體管Tl和第二薄膜晶體管T2,它們可以被應用于一個開關元件或一個驅動元件。
[0194] 對于移動裝置或可穿戴裝置，為了降低功耗，采用了使用低幀速率的較低速度驅動方法。在該情況下，可以對于靜態(tài)圖像和/或具有較慢更新間隔的圖像降低幀頻率。在此，當使用較低幀速率時，在每次改變數據電壓時，顯示器的亮度可能閃爍。在一些情況下，由于放電時間間隔延長，因此亮度可能在每個數據更新時段處閃爍。通過應用根據本公開的第一薄膜晶體管Tl和第二薄膜晶體管T2,可以防止在較低速度驅動方法下的閃爍問題。
[0195] 在較低速度驅動方法中，由于延長了數據更新時段，因此可能增加開關薄膜晶體管的漏電流量。開關薄膜晶體管的漏電流可以導致存儲電容的電壓下降以及柵極與源極之間的電壓下降。具有氧化物半導體材料的第二薄膜晶體管可以應用于有機發(fā)光二極管顯示器的開關薄膜晶體管。這是由于包含氧化物半導體材料的薄膜晶體管具有較低的關斷電流特性、較低的存儲電容的電壓下降和/或較低的驅動薄膜晶體管的柵電極的電壓下降。當使用較低速度驅動方法時，未發(fā)生閃爍現(xiàn)象。
[0196] 由于多晶硅具有高迀移率特性，因此通過將第一薄膜晶體管應用于有機發(fā)光二極管顯示器的驅動薄膜晶體管，可以增大提供至有機發(fā)光二極管的電流量。因此，將第二薄膜晶體管T2應用于開關薄膜晶體管并且將第一薄膜晶體管應用于驅動薄膜晶體管，我們可以獲得具有較低功耗和較好視頻質量的有機發(fā)光二極管顯示器。
[0197] 由于根據本公開的薄膜晶體管基板具有極好的視頻質量并且沒有閃爍，即使應用較低速度驅動方法也是如此，因此其具有非常適合應用于移動顯示器或可穿戴顯示器的優(yōu) 點。例如，可穿戴腕表的視頻數據可以在每一秒更新以降低功耗。在該情況下，幀頻為1Hz。使用本公開，我們可以獲得極好的視頻質量并且沒有任何閃爍，即使采用諸如IHz以下的較低頻率來驅動視頻數據也是如此。此外，對于移動顯示器或可穿戴顯示器，可以顯著地降低靜態(tài)圖像的幀速率，使得可以節(jié)約功耗而沒有視頻質量的任何劣化。因此，移動顯示器和/ 或可穿戴顯示器的視頻質量可得到改進，并且可以延長電池的使用壽命。另外，本公開可以應用于電子書裝置(或E-Book)，電子書裝置的數據更新時段非常長，視頻質量沒有任何劣化。
[0198] 第一薄膜晶體管Tl和第二薄膜晶體管T2中的至少之一可以嵌入驅動IC(例如圖8 中所示，數據驅動IC 200、復用器(或MUX)210、柵極驅動IC 300中的任一個）中，以形成驅動 1C。驅動IC將數據電壓寫入和/或施加至像素。在其他情況下，第一薄膜晶體管Tl和第二薄膜晶體管T2中的任一個設置在像素內，并且另一個設置在驅動IC中。數據驅動IC 200將輸入視頻數據轉換成電壓值，并且輸出電壓值。復用器210可以通過將來自數據驅動器200的數據電壓通過時間分割法或時分法(time-division method)分配至數據線DL來減少數據驅動器200的輸出通道的數目。柵極驅動IC 300將掃描信號(或柵極信號)輸出至與數據電壓同步的柵極線GL，用于依次選擇施加數據電壓的像素線。為了減少柵極驅動IC 300的輸出通道數目，可以在柵極驅動IC 300與柵極線GL之間進一步包括附圖中未示出的其他復用器。復用器210和柵極驅動IC 300可以形成在與像素陣列相同的薄膜晶體管基板上，如圖8 中所示。復用器210和柵極驅動IC 300可以設置在非顯示區(qū)域NA內，并且像素陣列可以設置在顯示區(qū)域AA內，如圖8中所示。
[0199] 根據本公開的薄膜晶體管基板可以應用于需要有源矩陣薄膜晶體管基板的任何類型的有源型顯示器，例如，液晶顯示器、有機發(fā)光二極管顯示器和/或電泳顯示裝置。在下文中，我們將使用根據本公開的薄膜晶體管基板說明用于顯示器的更多應用實例。
[0200] 〈第二應用實例〉
[0201] 圖9是示出根據本公開第二應用實例的包括在邊緣場型液晶顯示器中的具有氧化物半導體層的薄膜晶體管基板的平面圖。圖10是示出沿線Ι-Γ截取的根據本公開第二應用實例的圖9的薄膜晶體管基板的結構的截面圖。
[0202] 在圖9和圖10中示出的具有金屬氧化物半導體層的薄膜晶體管基板包括在下基板 SUB上的彼此交叉的柵極線GL和數據線DL、以及在其間的柵極絕緣層GI，以及在每個交叉部分處形成的薄膜晶體管T。通過柵極線GL與數據線DL的交叉結構，限定了像素區(qū)域。
[0203]薄膜晶體管T包括從柵極線GL分支出（或伸出）的柵電極G、從數據線DL分支出的源電極S、面向源電極S的漏電極D、以及與在柵極絕緣層GI上的柵電極G交疊用于形成源電極S 與漏電極D之間的溝道區(qū)域的半導體層A。
[0204]在柵極線GL的一端處，設置有柵極焊盤GP用于接收柵極信號。柵極焊盤GP經由穿過柵極絕緣層GI的第一柵極焊盤接觸孔GHl連接至柵極焊盤中間端子IGT。柵極焊盤中間端子IGT經由穿過第一鈍化層PAl和第二鈍化層PA2的第二柵極焊盤接觸孔GH2連接至柵極焊盤端子GPT。此外，在數據線DL的一端處，設置有數據焊盤DP用于接收像素信號。數據焊盤DP 經由穿過第一鈍化層PAl和數據鈍化層PA2的數據焊盤接觸孔DPH連接至數據焊盤端子DPT。
[0205]在像素區(qū)域中，像素電極PXL和公共電極COM與在其間的第二鈍化層PA2形成在一起，以形成邊緣電場。公共電極COM連接至設置成與柵極線GL平行的公共線CL。公共電極COM 經由公共線CL提供參考電壓（或公共電壓）。對于其他情況，公共電極COM具有覆蓋基板SUB 的除了漏極接觸孔DH部分之外的整個表面的一個片電極形狀。即，覆蓋在數據線DL上方，公共電極COM可以用作數據線DL的屏蔽裝置。
[0206]根據設計目的和環(huán)境，公共電極COM和像素電極P)(L可以具有各種形狀和位置。當向公共電極COM提供具有恒定值的參考電壓時，像素電極PXL被提供有根據視頻數據及時變化的數據電壓。因此，在數據線DL與像素電極PXL之間，可以形成寄生電容。由于寄生電容，顯示器的視頻質量可能劣化。因此，優(yōu)選地，公共電極COM設置在下層處，并且像素電極PXL 設置在最頂層處。
[0207]換言之，在覆蓋數據線DL和薄膜晶體管T的第一鈍化層PAl上，通過在其上厚厚地沉積具有低電容率的有機材料來堆疊平坦化層PAC。然后，形成公共電極COM。然后，在沉積第二鈍化層PA2以覆蓋公共電極COM之后，在第二鈍化層PA2上形成與公共電極交疊的像素電極PXL。在該結構中，像素電極PXL通過第一鈍化層PAl、平坦化層PAC和第二鈍化層PA2與數據線DL遠離，使得可以減小數據線DL與像素電極PXL之間的寄生電容。在其他情況下，像素電極PXL可以設置在下層處，并且公共電極COM設置在最頂層處。
[0208]公共電極COM可以具有與像素區(qū)域對應的矩形形狀。像素電極P)(L可以具有多個段的形狀。特別地，像素電極PXL與公共電極COM垂直地交疊，并且其間具有第二鈍化層PA2。在像素電極PXL與公共電極COM之間，形成了邊緣電場。通過該邊緣電場，沿在薄膜晶體管基板與彩色濾光器基板之間的平面方向排列的液晶分子可以根據液晶分子的介電各向異性而旋轉。根據液晶分子的旋轉程度，可以改變像素區(qū)域的光透射比以呈現(xiàn)期望的灰度。
[0209]在圖9和圖10中，為了說明本公開的第二應用實例，方便起見，簡化示出液晶顯示器的薄膜晶體管T。本公開的第一實施方案至第三實施方案說明的第一薄膜晶體管Tl和/或第二薄膜晶體管T2可以應用于該薄膜晶體管。例如，在需要低速度驅動的情況下，具有氧化物半導體材料的第二薄膜晶體管T2可以應用于薄膜晶體管T。再如，在需要低功耗的情況下，具有多晶半導體材料的第一薄膜晶體管Tl可以應用于薄膜晶體管T。又如，薄膜晶體管T 可以形成為包括第一薄膜晶體管Tl和第二薄膜晶體管T2,并且將它們連接，使得它們的性能和特性可以彼此補償。
[0210]〈第三應用實例〉
[0211] 圖11是示出根據本公開第三應用實例的具有有源開關元件如薄膜晶體管的有源矩陣型有機發(fā)光二極管顯示器的一個像素的結構的平面圖。圖12是示出沿圖11的線ΙΙ-ΙΓ 截取的根據本公開第三應用實例的有機發(fā)光二極管顯示器的結構的截面圖。
[0212] 參照圖11和圖12,有源矩陣型有機發(fā)光二極管顯示器包括開關薄膜晶體管ST、連接至開關薄膜晶體管ST的驅動薄膜晶體管DT、以及連接至驅動薄膜晶體管DT的有機發(fā)光二極管0LE。
[0213] 開關薄膜晶體管ST形成在基板SUB上柵極線GL與數據線DL彼此交叉處。將來自數據線DL的數據電壓提供至驅動薄膜晶體管DT的柵電極DG以及提供至存儲電容STG以響應掃描信號，開關薄膜晶體管ST用于選擇連接至開關薄膜晶體管ST的像素。開關薄膜晶體管ST 包括從柵極線GL分支出的柵電極SG、與柵電極SG交疊的半導體溝道層SA、源電極SS和漏電極SD。根據柵極電壓控制施加至像素的有機發(fā)光二極管OLE的電流的量，驅動薄膜晶體管DT 用于驅動設置在通過開關薄膜晶體管ST選擇的像素處的有機發(fā)光二極管OLE。
[0214]驅動薄膜晶體管DT包括連接至開關薄膜晶體管ST的漏電極SD的柵電極DG、半導體溝道層DA、連接至驅動電流線VDD的源電極DS、以及漏電極DD。驅動薄膜晶體管DT的漏電極 DD連接至有機發(fā)光二極管OLE的陽極ANO。在陽極ANO與陰極CAT之間，設置有有機發(fā)光層OL。陰極CAT連接至接地線Vss。
[0215]更詳細地參照圖12,在有源矩陣有機發(fā)光二極管顯示器的基板SUB上，分別設置有開關薄膜晶體管ST的柵電極SG和驅動薄膜晶體管DT的柵電極DG。在柵電極SG和柵電極DG 上，沉積有柵極絕緣體GI。在與柵電極SG和柵電極DG交疊的柵極絕緣層GI上，分別設置有半導體層SA和半導體層DA。在半導體層SA和半導體層DA上，分別設置有彼此面對并且分離的源電極SS和漏電極SD以及源電極DS和漏電極DD。開關薄膜晶體管ST的漏電極SD經由穿過柵極絕緣層GI的漏極接觸孔DH連接至驅動薄膜晶體管DT的柵電極DG。鈍化層PAS沉積在具有開關薄膜晶體管ST和驅動薄膜晶體管DT的基板SUB上。
[0216] 在設置有陽極ANO的區(qū)域處設置彩色濾光器CF。優(yōu)選地，彩色濾光器CF具有盡可能大的面積。例如，優(yōu)選地，彩色濾光器CF與數據線DL、驅動電流線VDD和/或柵極線GL的一些部分交疊。具有這些薄膜晶體管ST和DT以及彩色濾光器CF的基板的上表面未處于平坦和/ 或平滑條件下，而是處于具有許多臺階的不平坦和/或粗糙條件下。為了有機發(fā)光二極管顯示器在整個顯示區(qū)域內具有良好的發(fā)光質量，有機發(fā)光層OL應當具有平坦或平滑表面。因此，為了使上表面處于平面并且平坦條件下，在基板SUB的整個表面上沉積平坦化層PAC或上涂層OC。
[0217]然后，在上涂層OC上，設置有機發(fā)光二極管OLED的陽極ANO。在此，陽極ANO經由穿過上涂層OC和鈍化層PAS的像素接觸孔PH連接至驅動薄膜晶體管DT的漏電極DD。
[0218]在具有陽極ANO的基板SUB上，在具有開關薄膜晶體管ST、驅動薄膜晶體管DT以及各種線DL、GL和VDD的區(qū)域上方設置有堤部(或堤形圖案)BA，以限定像素區(qū)域。通過堤部BA 露出的陽極ANO的部分將為發(fā)光區(qū)域。在由堤部BA露出的陽極ANO上，沉積了有機發(fā)光層OL。在有機發(fā)光層OL上，沉積了陰極CAT。對于有機發(fā)光層OL具有發(fā)射白光的材料的情況，每個像素可以通過設置在陽極ANO下的彩色濾光器CF來呈現(xiàn)各種顏色。如圖12中所示的有機發(fā) 光二極管顯示器為其中可見光朝向顯示器基板的底部方向輻射的底發(fā)射型顯示器。
[0219] 在驅動薄膜晶體管DT的柵電極DG與陽極ANO之間，可以形成存儲電容STG。通過連接至驅動薄膜晶體管DT，存儲電容STG將從開關薄膜晶體管ST提供至驅動薄膜晶體管DT的柵電極DG的電壓保持在穩(wěn)定條件下。
[0220] 使用如上說明的薄膜晶體管基板，可以獲得具有良好性能的有源型平板顯示器。特別地，為了確保極好的驅動性能，優(yōu)選地，薄膜晶體管的有源層將包含金屬氧化物半導體材料。
[0221] 在金屬氧化物半導體材料長時間暴露于光工作的條件下，金屬氧化物半導體材料可能劣化。因此，優(yōu)選地，具有金屬氧化物半導體材料的薄膜晶體管具有用于阻擋來自薄膜晶體管的上部和/或下部的外部的光的結構。例如，對于上述的薄膜晶體管基板，優(yōu)選地，薄膜晶體管將形成為底部柵極結構。即，從基板的外部引起的光，特別地從基板的面向觀察者的下側引起的光可以被包含不透明的金屬材料的柵電極G阻擋。
[0222] 用于平板顯示器的薄膜晶體管基板具有以矩陣方式設置的多個像素區(qū)域。此外，每個像素區(qū)域包括至少一個薄膜晶體管。即，在整個基板上，設置多個薄膜晶體管。多個像素區(qū)域和多個薄膜晶體管被用于相同的目的，并且它們應當具有相同的質量和特性，使得它們具有相同的結構。
[0223] 然而，在一些情況下，薄膜晶體管可以形成為具有彼此不同的特性。例如，在有機發(fā)光二極管顯示器的一個像素區(qū)域中，設置有至少一個開關薄膜晶體管ST和至少一個驅動薄膜晶體管DT。由于開關薄膜晶體管ST和驅動薄膜晶體管DT的目的彼此不同，因此它們所需要的特性也彼此不同。如此，開關薄膜晶體管ST和驅動薄膜晶體管DT可以具有相同的結構和相同的半導體材料，但是它們的溝道層具有不同的尺寸以優(yōu)化它們的特性。另外，補償薄膜晶體管可以進一步被包括用于支持任何薄膜晶體管的任何特定功能或性能。
[0224] 在用于說明本公開的第三應用實例的圖11和圖12中，方便起見，簡化示出有機發(fā) 光二極管顯示器的開關薄膜晶體管ST和驅動薄膜晶體管DT。本公開的第一實施方案至第三實施方案說明的第一薄膜晶體管Tl和/或第二薄膜晶體管T2可以應用于該薄膜晶體管。例如，具有氧化物半導體材料的第二薄膜晶體管T2可以應用于開關薄膜晶體管ST。具有多晶半導體材料的第一薄膜晶體管Tl可以應用于驅動薄膜晶體管DT。因此，由于在一個基板上包括第一薄膜晶體管Tl和第二薄膜晶體管T2,因此它們的性能和特性可以彼此補償。
[0225] 〈第四應用實例〉
[0226]對于又一實例，可以在用于平板顯示器的同一薄膜晶體管基板的非顯示區(qū)域中形成驅動元件(或驅動1C)。在下文中，參照圖13和圖14,我們將說明在同一基板上具有驅動IC 的薄膜晶體管基板。
[0227] 圖13是示出根據本公開的第四應用實例的有機發(fā)光二極管顯示器的結構的放大平面圖。圖14是示出沿圖13的線ΙΙΙ-ΙΙΓ截取的根據本公開的第四應用實例的有機發(fā)光二極管顯示器的結構的截面圖。在此，由于說明是針對將驅動元件嵌入在同一基板中的薄膜晶體管基板，因此可以省略關于薄膜晶體管和有機發(fā)光二極管的詳細說明。
[0228] 首先，參照圖13,我們將詳細說明根據第四應用實例的有機發(fā)光二極管顯示器的平面結構。根據第四應用實例的有機發(fā)光二極管顯示器包括基板SUB，基板SUB包括用于呈現(xiàn)視頻信息的顯示區(qū)域AA和具有用于驅動顯示區(qū)域AA中的元件的各種元件的非顯示區(qū)域 NA。在顯示區(qū)域AA中，限定了以矩陣方式設置的多個像素區(qū)域PA。在圖13中，像素區(qū)域PA如虛線所示。
[0229] 例如，像素區(qū)域PA可以被限定為N(行）XM(列)矩陣。然而，所設置的圖案不限于該方式，并且其具有各種類型。每個像素區(qū)域PA具有相同的尺寸或不同的尺寸。有規(guī)律地設置有單位像素，其中一個單位像素具有包括紅(R)子像素、綠(G)子像素和藍(B)子像素的三個子像素。采用最簡單的結構來說明，像素區(qū)域PA可以由沿水平方向延伸的多個柵極線GL與沿垂直方向延伸的多個數據線DL的交叉結構來限定。
[0230]在被限定為像素區(qū)域PA周圍的周邊區(qū)域的非顯示區(qū)域NA中，設置可用于將視頻數據提供至數據線DL的數據驅動集成電路DIC和用于將掃描信號提供至柵極線GL的柵極驅動集成電路GIP。對于比VGA面板的分辨率更高的顯示面板的情況，其中需要更多的數據線DL 和更多的驅動電流線VDD，數據驅動集成電路DIC可以從基板SUB外部安裝，并且數據接觸焊盤可以設置在基板SUB上，而不是在數據驅動集成電路DIC上。
[0231]為了簡化示出顯示器的結構，直接在基板SUB的一側部分上形成柵極驅動集成電路GIP。用于提供接地電壓的接地線Vss可以設置在基板SUB的最外側處。接地線Vss設置為從位于基板SUB外的外部裝置接收接地電壓，并且將接地電壓提供至數據驅動集成電路DIC 和柵極驅動集成電路GIP。例如，接地線Vss可以連接至設置在基板SUB的上側處的數據驅動集成電路DIC以及連接至設置在基板SUB的右側和/或左側處的柵極驅動集成電路GIP，使得包圍基板SUB。
[0232] 在每個像素區(qū)域PA處，設置有主元件如有機發(fā)光二極管和用于驅動有機發(fā)光二極管的薄膜晶體管。薄膜晶體管設置在像素區(qū)域PA的一側處限定的薄膜晶體管區(qū)域TA處。有機發(fā)光二極管包括陽極ΑΝ0、陰極CAT和插入在這兩個電極之間的有機發(fā)光層0L。實際發(fā)光面積由與陽極ANO交疊的有機發(fā)光層OL的面積來決定。
[0233] 陽極ANO具有占據像素區(qū)域PA的一些區(qū)域的形狀，并且被連接至形成在薄膜晶體管區(qū)域TA中的薄膜晶體管。有機發(fā)光層OL沉積在陽極ANO上。陰極CAT沉積在有機發(fā)光層OL 上，使得覆蓋具有像素區(qū)域PA的顯示區(qū)域AA的整個表面。
[0234] 陰極CAT可以在柵極驅動集成電路GIP上延伸并且與設置在外側處的接地線Vss接觸。如此，可以通過接地線Vss將接地電壓提供至陰極CAT。陰極CAT接收接地電壓，并且陽極 ANO接收與視頻數據對應的電壓，然后，通過陰極CAT與陽極ANO之間的電壓差異，有機發(fā)光層OL輻射光以呈現(xiàn)視頻信息。
[0235] 進一步參照圖14,我們將詳細說明根據第四應用實例的有機發(fā)光二極管顯示器的截面結構。在基板SUB上，限定了非顯示區(qū)域NA和顯示區(qū)域AA。非顯示區(qū)域NA包括所設置的柵極驅動集成電路GIP和接地線Vss。顯示區(qū)域AA包括所限定的開關薄膜晶體管ST、驅動薄膜晶體管DT和有機發(fā)光二極管OLE。
[0236] 柵極驅動集成電路GIP具有當開關薄膜晶體管ST和驅動薄膜晶體管形成時形成的薄膜晶體管。在像素區(qū)域PA中的開關薄膜晶體管ST具有柵電極SG、柵極絕緣層GI、溝道層 SA、源電極SS、以及漏電極SD。另外，驅動薄膜晶體管DT具有連接至開關薄膜晶體管ST的漏電極SD的柵電極DG、柵極絕緣層GI、溝道層DA、源電極DS、以及漏電極DD。
[0237] 在薄膜晶體管ST和DT上，依次沉積了鈍化層PAS和平坦化層PL。在平坦化層PL上，設置有具有在像素區(qū)域PA內的孤立形狀的陽極ΑΝ0。陽極ANO經由穿過上鈍化層PAS和平坦化層PL的接觸孔連接至驅動薄膜晶體管DT的漏電極DD。
[0238] 在具有陽極ANO的基板SUB上，沉積堤部BA以限定發(fā)光區(qū)域。通過對堤部M進行圖案化，陽極ANO的最中心部分被露出。在所露出的陽極ANO上，沉積有機發(fā)光層OL。在堤部BA 和有機發(fā)光層OL上沉積透明導電材料，堆疊陰極CAT。設置有包括陽極ANO、有機發(fā)光層OL和陰極CAT的有機發(fā)光二極管OLED。
[0239] 在有機發(fā)光層OL可以生成白光的情況下，彩色濾光器CF可以進一步被包括以呈現(xiàn) 全彩色視頻信息。在該情況下，有機發(fā)光層OL將優(yōu)選地設置為覆蓋顯示區(qū)域AA的整個表面。 [0240]陰極CAT在柵極驅動集成電路GIP上擴展，使得其可以覆蓋顯示區(qū)域AA和非顯示區(qū) 域NA，并且與設置在基板SUB的外周邊處的接地線Vss接觸。因此，可以經由接地線Vss將接地(或參考)電壓提供至陰極CAT。
[0241] 另外，接地線Vss可以在與柵電極SG和DG相同層處形成并且由與柵電極SG和DG相同的材料制成。在該情況下，陰極CAT可以經由穿過接地線Vss上的鈍化層PAS和柵極絕緣層 GI的接觸孔連接至接地線Vss。另外，接地線Vss可以與源電極-漏電極SS-SD和源電極-漏電極DS-DD相同層處形成并且由與源電極-漏電極SS-SD和源電極-漏電極DS-DD相同的材料制成。在該情況下，陰極CAT可以經由穿過接地線Vss上的鈍化層PAS的接觸孔連接至接地線 Vss0
[0242] 在用于說明本公開的第四應用實例的圖13和圖14中，方便起見，簡化示出有機發(fā) 光二極管顯示器的開關薄膜晶體管ST和驅動薄膜晶體管DT。本公開的第一實施方案至第三實施方案說明的第一薄膜晶體管Tl和/或第二薄膜晶體管T2可以應用于該薄膜晶體管。例如，具有氧化物半導體材料的第二薄膜晶體管T2可以應用于開關薄膜晶體管ST。具有多晶半導體材料的第一薄膜晶體管Tl可以應用于驅動薄膜晶體管DT。此外，對于柵極驅動IC GIP，可以應用具有多晶半導體材料的第一薄膜晶體管T1。如果需要，對于柵極驅動IC GIP，可以應用包括P-MOS型薄膜晶體管和N-MOS型薄膜晶體管的C-MOS型薄膜晶體管。
[0243] 盡管已經參照附圖對本發(fā)明的實施方案進行了詳細描述，但是本領域技術人員應該理解的是，在不改變本發(fā)明的技術精神或必要特征的情況下，可以以其他具體形式實現(xiàn) 本發(fā)明。因此，應當注意的是，前述實施方案在所有方面僅是示例性的，并且不應當被解釋為限制本發(fā)明。本發(fā)明的范圍由所附權利要求而非本發(fā)明的詳細描述所限定。在權利要求的含義和范圍內做出的所有變型或改型或它們的等同內容應該被理解為落入本發(fā)明的范圍之內。
【主權項】
1. 一種薄膜晶體管基板，包括：基板；第一薄膜晶體管，所述第一薄膜晶體管設置在所述基板上并且包括多晶半導體層、第一源電極、第一漏電極、以及在所述多晶半導體層上的第一柵電極；第二薄膜晶體管，所述第二薄膜晶體管設置在所述基板上并且包括第二柵電極、第二源電極、第二漏電極、以及在所述第二柵電極上的氧化物半導體層；中間絕緣層，所述中間絕緣層設置在所述第一柵電極和所述第二柵電極上并且在所述氧化物半導體層下；以及虛擬層，所述虛擬層具有與所述氧化物半導體層相同的材料并且設置在所述第一源電極與所述中間絕緣層之間、以及在所述第一漏電極與所述中間絕緣層之間。2. 根據權利要求1所述的薄膜晶體管基板，其中所述第二源電極設置在所述氧化物半導體層的一側部分上，以及其中所述第二漏電極設置在所述氧化物半導體層的另一側部分上。3. 根據權利要求1所述的薄膜晶體管基板，還包括：覆蓋所述多晶半導體層的柵極絕緣層，其中所述第一柵電極和所述第二柵電極設置在所述柵極絕緣層上。4. 根據權利要求3所述的薄膜晶體管基板，其中所述第一源電極設置在所述虛擬層上，并且經由穿過所述虛擬層、所述中間絕緣層和所述柵極絕緣層的源極接觸孔連接至所述多晶半導體層的一個部分，以及其中所述第一漏電極設置在所述虛擬層上，并且經由穿過所述虛擬層、所述中間絕緣層和所述柵極絕緣層的漏極接觸孔連接至所述多晶半導體層的另一部分。5. 根據權利要求1所述的薄膜晶體管基板，其中所述中間絕緣層包括：第一中間絕緣層和第二中間絕緣層，其中所述第一中間絕緣層設置在所述第一柵電極上，其中所述第二柵電極設置在所述第一中間絕緣層上，以及其中所述第二中間絕緣層設置在所述第二柵電極上。6. 根據權利要求1所述的薄膜晶體管基板，其中所述中間絕緣層包括：氮化物層；以及在所述氮化物層上的氧化物層。7. 根據權利要求1所述的薄膜晶體管基板，其中所述第一薄膜晶體管具有頂部柵極結構，以及所述第二薄膜晶體管具有底部柵極結構。8. 根據權利要求1所述的薄膜晶體管基板，其中所述第一柵電極和所述第二柵電極采用相同的材料形成在同一層上。9. 根據權利要求6所述的薄膜晶體管基板，其中所述氧化物層設置在所述氮化物層和所述氧化物半導體層之間。10. -種薄膜晶體管基板，包括：基板；第一半導體層，所述第一半導體層設置在所述基板上并且包含多晶半導體材料；柵極絕緣層，所述柵極絕緣層覆蓋所述第一半導體層；第一柵電極，所述第一柵電極設置在所述柵極絕緣層上并且與所述第一半導體層交置；第二柵電極，所述第二柵電極設置在所述柵極絕緣層上；中間絕緣層，所述中間絕緣層覆蓋所述第一柵電極和所述第二柵電極；第二半導體層，所述第二半導體層設置在所述中間絕緣層上，所述第二半導體層包含氧化物半導體材料并且與所述第二柵電極交疊；第一源電極和第一漏電極，所述第一源電極和所述第一漏電極設置在所述中間絕緣層上，并且包括具有在所述第一源電極和所述第一漏電極下的所述氧化物半導體材料的虛擬層；以及第二源電極和第二漏電極，所述第二源電極和所述第二漏電極設置在所述第二半導體層上。
【文檔編號】H01L27/32GK106067466SQ201610248158
【公開日】2016年11月2日
【申請日】2016年4月20日公開號201610248158.X, CN 106067466 A, CN 106067466A, CN 201610248158, CN-A-106067466, CN106067466 A, CN106067466A, CN201610248158, CN201610248158.X
【發(fā)明人】申鉉秀, 鄭義振
【申請人】樂金顯示有限公司

完整全部詳細技術資料下載