基于鈷的互連及其制造方法
【專利摘要】實(shí)施例包括金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)包括：設(shè)置在襯底上的電介質(zhì)層；所述電介質(zhì)層中的開口，其中，所述開口具有側(cè)壁并且暴露所述襯底和互連線的至少其中之一的導(dǎo)電區(qū)；設(shè)置在所述導(dǎo)電區(qū)之上和所述側(cè)壁上的粘附層，所述粘附層包括錳；以及所述開口內(nèi)和所述粘附層的表面上的填充材料，所述填充材料包括鈷。本文中描述了其它實(shí)施例。
【專利說明】
基于鈷的互連及其制造方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明的實(shí)施例總體上涉及金屬互連結(jié)構(gòu)及其制造方法。更具體而言，本發(fā)明的 實(shí)施例涉及基于鈷的互連結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002] 集成電路（IC)器件通常包括形成在半導(dǎo)體襯底內(nèi)或上的電路元件，例如晶體管、 電容器和電阻器?；ミB結(jié)構(gòu)用于將分立的電路元件電耦合或連接成功能電路。典型的金屬 互連可以包括線路部分和通孔部分。
[0003] 互連結(jié)構(gòu)可以由銅制造，并且可以包括阻擋層，例如鈦或鉭或諸如氮化鉭或氮化 鈦之類的氮化物材料、或它們的組合(例如，氮化鉭/鉭(TNT))。利用銅互連結(jié)構(gòu)的問題在于 它們對可能導(dǎo)致空位形成和故障的電迀移高度敏感。
[0004] 鎢金屬化部已經(jīng)成功用于制造前端接觸部，并且因此已被建議用于后端金屬化 部，用于進(jìn)行互連的制造。利用鎢金屬化部的可取優(yōu)點(diǎn)是其對有害的電迀移效應(yīng)高度耐受。 然而，利用鎢金屬化部的缺點(diǎn)是其電阻率高于銅。更具體地，鎢線路電阻比銅互連高4到6 倍，并且通孔電阻可能高出多達(dá)20%。這些高電阻嚴(yán)重降低了 IC的性能并且因此是不期望 的。
【附圖說明】
[0005] 圖1A-1E是根據(jù)本發(fā)明的實(shí)施例的形成鈷互連的方法的截面?zhèn)纫晥D圖示。
[0006] 圖2是根據(jù)本發(fā)明的實(shí)施例的具有形成有鈷互連的多個金屬化層的集成電路的截 面?zhèn)纫晥D圖示。
[0007] 圖3是示出根據(jù)本發(fā)明的實(shí)施例的形成鈷互連的方法的流程圖。
[0008] 圖4A-4D是根據(jù)本發(fā)明的實(shí)施例的形成具有鈷插塞的鈷互連的方法的截面?zhèn)纫晥D 圖示。
[0009] 圖5A-5D是根據(jù)本發(fā)明的實(shí)施例的形成具有鈷插塞的鈷互連的方法的截面?zhèn)纫晥D 圖示。
[0010] 圖6是示出根據(jù)本發(fā)明的實(shí)施例的形成具有鈷插塞的鈷互連的方法的流程圖。
[0011] 圖7描繪了根據(jù)本發(fā)明實(shí)施例的包括基于鈷的金屬柵極電極的半導(dǎo)體場效應(yīng)晶體 管（FET)。
【具體實(shí)施方式】
[0012] 現(xiàn)在將參照附圖，在附圖中，相同結(jié)構(gòu)可以被提供有相同的后綴附圖標(biāo)記。為了更 清楚地示出各個實(shí)施例的結(jié)構(gòu)，本文中所包括的附圖是半導(dǎo)體/電路結(jié)構(gòu)的圖解表示。因 此，所制造的集成電路結(jié)構(gòu)(例如，在顯微照片中）的實(shí)際外觀可以在仍并入所示實(shí)施例的 要求保護(hù)的結(jié)構(gòu)的同時看起來不同。此外，附圖可以只示出有助于理解所示實(shí)施例的結(jié)構(gòu)。 可以不包括本領(lǐng)域中公知的附加結(jié)構(gòu)以保持附圖的清晰。例如，不必示出半導(dǎo)體器件中的 每一層。"實(shí)施例"、"各個實(shí)施例"等指示如此描述的（多個)實(shí)施例可以包括特定的特征、結(jié) 構(gòu)或特性，但不是每一個實(shí)施例都必須包括所述特定的特征、結(jié)構(gòu)或特性。一些實(shí)施例可以 具有針對其它實(shí)施例而描述的特征中的一些、全部特征或不具有這些特征。"第一"、"第 二"、"第三"等描述共同的對象并且指示涉及的是相同對象的不同實(shí)例。這樣的形容詞并不 暗示如此描述的對象必須采用時間上、空間上的給定順序、采用排序、或采用任何其它方 式。"連接"可以指示元件彼此直接物理或電接觸;并且"耦合"可以指示元件彼此協(xié)作或交 互，但是元件可以或可以不直接物理或電接觸。
[0013]本發(fā)明的一個實(shí)施例是鈷互連，其包括基于錳(Mn)的粘附層和鈷填充材料。粘附 層（本文中有時也被稱為阻擋層或潤濕層）可以包括各種基于錳的成分，例如，Mn、氮化錳 (MnN)、或氮化錳硅(MnSi xNy)?；贛n的粘附層可以包括沉積在經(jīng)圖案化的后端互連結(jié)構(gòu)中 的膜?？梢岳免拰⑦@些互連結(jié)構(gòu)金屬化。在一些實(shí)施例中，基于Mn的層很好地粘附到層間 電介質(zhì)（ILD)，這有助于形成互連?；贛n的層還向鈷金屬提供潤濕。因此，基于Mn的粘附層 有助于實(shí)現(xiàn)了小尺度(例如，22nm、14nm、I Onm和更?。┫禄ミB結(jié)構(gòu)的魯棒的間隙填充。
[0014]實(shí)施例包括鈷互連，所述鈷互連包括鈷插塞層和鈷填充材料。與形成鈷填充材料 所使用的相比，插塞層由不同的成分和/或通過不同工藝形成。這樣的鈷互連是有利的，因 為它們具有低電阻(例如，比鎢更低)并且對電迀移高度耐受(例如，比銅更耐受電迀移），從 而能夠制造高性能互連結(jié)構(gòu)。由于常規(guī)互連處理中尺寸的縮放，傳統(tǒng)阻擋層(例如，TNT阻擋 層)的高電阻可能會在較大程度上影響常規(guī)銅互連的性能。然而，較低電阻的Mn層可以減輕 這些電阻問題。
[0015] 在第一方面中，共形的基于Mn的粘附層形成在電介質(zhì)層中的開口中。然后基于鈷 的填充材料沉積或生長在基于Mn的粘附層上以形成鈷互連。
[0016] 圖1A-1E示出了根據(jù)本發(fā)明的實(shí)施例的形成具有基于Mn的粘附層和含鈷填充層的 鈷互連的方法。圖IA示出了具有頂表面118的襯底106,襯底106可以用作在其上形成鈷互連 的襯底。襯底106可以包括部分制造的IC的在其上最終制造鈷互連的任何部分。例如，襯底 106典型地將包括有源和無源器件或在其上形成有源和無源器件。如圖IA中所示，導(dǎo)電區(qū) 150被包括在最終將在其上形成鈷互連的襯底106中。在一個這種實(shí)施例中，襯底106已經(jīng)被 處理通過前端工序(FEOL)，并且導(dǎo)電區(qū)150是形成在晶體半導(dǎo)體襯底或?qū)又械臄U(kuò)散區(qū)（例 如，導(dǎo)電區(qū)是晶體管的源極或漏極區(qū)）。在另一和這種實(shí)施例中，如以下結(jié)合圖2更詳細(xì)描述 的，導(dǎo)電區(qū)150是后端工序(BEOL)金屬化結(jié)構(gòu)中的底層金屬線。因此，盡管在本文中有時將 部分150稱為"導(dǎo)電區(qū)150"，但這可以或可以不指示區(qū)域150比106的其余部分更導(dǎo)電或更不 導(dǎo)電。另外，使用150并非旨在指示150必需是與106成非單片式的，或者利用與106不同的工 藝或非同時發(fā)生地形成150。例如，當(dāng)106是互連線時，區(qū)域150與106成單片式，并且在結(jié)構(gòu) 和功能上不能與106的其余部分進(jìn)行區(qū)分。然而，當(dāng)150充當(dāng)源極或漏極時，區(qū)域150還可以 是與106的其余部分不同摻雜的區(qū)域。提供以上闡釋以避免過多的圖并且在其它情況下以 簡潔的方式提供清晰性。
[0017] 盡管實(shí)施例可以理想地適于制造半導(dǎo)體1C，例如但不限于微處理器、存儲器、電荷 耦合器件（CCD)、片上系統(tǒng)（SoC)IC或基帶處理器，但其它應(yīng)用也可以包括微電子機(jī)器、 MEMS、激光器、光學(xué)器件、封裝層等。實(shí)施例還可以用于制造個體半導(dǎo)體器件(例如，本文中 所描述的鈷結(jié)構(gòu)可以用于制造金屬氧化物半導(dǎo)體(MOS)晶體管的柵極電極）。
[0018]再次參考圖1A，電介質(zhì)層102形成在襯底106上方。電介質(zhì)層102可以由任何適當(dāng)?shù)?電介質(zhì)或絕緣材料構(gòu)成，例如但不限于二氧化硅、SiOF、碳摻雜的氧化物、玻璃或聚合物材 料等。開口形成在電介質(zhì)層中。開口使導(dǎo)電區(qū)150暴露，最終由鈷互連向?qū)щ妳^(qū)150形成接觸 部（間接或直接）。在一個實(shí)施例中，如圖IA中所示，如雙鑲嵌工藝中常見的那樣，開口包括 具有側(cè)壁116的下開口 114(例如，通路孔或狹槽)和具有側(cè)壁112的上開口 110(例如，金屬線 溝槽）。盡管描繪了兩個開口（或單個具有不同寬度的開口），但要認(rèn)識到，可以替代地在電 介質(zhì)層102中形成單個開口（例如，如單鑲嵌方法中使用的，其中在單次操作中僅制造線或 通孔，而不是兩者）?？梢酝ㄟ^鑲嵌和雙鑲嵌型制造中通常使用的公知光刻和蝕刻處理技術(shù) 來在電介質(zhì)層102中制造開口或多個開口。盡管僅描繪了單個電介質(zhì)層102,但可以替代地 使用相同或不同電介質(zhì)材料的多個層(例如，其中具有開口 114的第一電介質(zhì)層、以及其中 具有開口 110的第二電介質(zhì)層）。另外，在實(shí)施例中，并且如圖IA中所示，電介質(zhì)層102形成在 設(shè)置在襯底106上的蝕刻停止層104上。蝕刻停止層104可以由諸如氮化硅或氮氧化硅之類 的材料構(gòu)成。
[0019] 參考圖1B，沉積基于Mn的粘附層120(例如，包括Mn、MnN、MnSixNy等的粘附層）。在其 它系統(tǒng)中，晶種層可以形成在基于TNT的粘附層上。種層(例如，美國專利申請No. 13/730184 中所公開的晶種層)可以促進(jìn)填充材料的形成。然而，在圖IB的實(shí)施例中不需要這種種層。 在圖IB的實(shí)施例中也不需要在粘附層與晶種層之間沉積合金。所以，如以下可見，基于Mn的 粘附層可以直接接觸ILD 102并且直接接觸鈷填充（如下所述），而不需要基于TNT的粘附 層、任何晶種層、或基于TNT的粘附層與晶種層之間的任何合金層。
[0020] 在圖IB中，基于Mn的粘附層120可以形成在電介質(zhì)層102的頂表面108上以及形成 在襯底106的暴露的頂表面118上(例如，導(dǎo)電區(qū)150上）。盡管106被稱為"襯底"，但在另一個 實(shí)施例中，106可以是金屬互連線等?；贛n的粘附層120還形成在上開口 114的側(cè)壁116上 和下開口 110的側(cè)壁112上。
[0021] 基于 Mn的粘附層120可以是由包括 Mn、MnN、MnSixNy、MnSixOy@i^Mn2[Si04]、 MnSiO3)、其它基于Mn的硅酸鹽等的材料構(gòu)成的共形層。在粘附層包括Mn的實(shí)施例中，Mn含 量可以包括90-100 %的Mn，其中，雜質(zhì)（即，剩下的10 % )可以包括C、H、0及它們的組合。在粘 附層包括MnNx的實(shí)施例中，Mn可以構(gòu)成0-50 %的Mn，N可以構(gòu)成0-50 %。在粘附層包括MnNx的 實(shí)施例中，粘附層可以包括MruN或Mn3fc。在粘附層包括MnN xSiy的實(shí)施例中，Mn和N可以包括 高達(dá)50%，而Si構(gòu)成材料的剩余部分。在實(shí)施例中，可以在各種粘附多層組合中彼此包括 Mn、N和Si，例如雙層或三層(例如，粘附層包括含MnN的一個子層和含Mn的另一個子層），（例 如，一個粘附層包括具有Mn和N的子層和主要包括Mn的另一個子層），（例如，一個粘附層包 括含MnN xSiy的子層和主要含Mn的另一個子層）等等。如這里所使用的，成分的％是指原 子％ O
[0022]在一個實(shí)施例中，基于Mn的粘附層120被形成為小于3nm的厚度，并且典型地為Inm 至Ij3nm的厚度。在實(shí)施例中，層120的厚度范圍(無論層120包括單個層還是多個子層，例如包 括MnN的一個子層和包括Mn的另一個緊鄰的子層）可以從0.1 A變化到50A。在實(shí)施例中，層 120介于10A-20A之間，例如包括10、12、14、16、18、或20八。
[0023]在實(shí)施例中，導(dǎo)電區(qū)150包括至少一些鍺(例如，暴露的摻雜硅鍺或摻雜的鍺區(qū)域、 或金屬鍺化物區(qū)域）。在實(shí)施例中，導(dǎo)電區(qū)150包括至少一些硅(例如，暴露的摻雜硅區(qū)域、或 金屬硅化物區(qū)域）。
[0024] 可以通過化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、電鍍、化學(xué) 鍍或沉積共形薄膜的其它適當(dāng)工藝來沉積或生長層120。在實(shí)施例中，沉積層120以形成高 質(zhì)量的共形層，其充分并均勻覆蓋開口內(nèi)的所有暴露的表面和頂表面。在一個實(shí)施例中，可 以通過在低沉積速率沉積下沉積基于Mn的材料以均勻并一致地沉積共形粘附層來形成粘 附層。通過以共形方式形成層120,可以改善隨后形成的填充材料(例如，鈷)與下層結(jié)構(gòu)的 兼容性。具體而言，層120能夠通過為其上的沉積提供適當(dāng)?shù)谋砻婺芰縼磔o助沉積工藝。 [0025] 使用諸如CVD、ALD和PVD等工藝的薄膜的沉積制法可能根據(jù)期望的工藝時間、厚度 和合格質(zhì)量而變化。例如，利用CVD沉積粘附層120可以比ALD工藝沉積相同層更快地創(chuàng)建共 形薄膜層;然而，由CVD工藝沉積的薄膜質(zhì)量可能低于ALD工藝沉積的薄膜的質(zhì)量。在另一個 實(shí)施例中，通過PVD工藝沉積層120?？梢岳媒邮找r底與對應(yīng)的濺射靶之間增大的距離來 執(zhí)行PVD工藝，以形成高度共形的薄膜。
[0026]參考圖1C，可以在粘附層120的暴露的表面上形成填充材料122,以使得填充材料 122完全填充開口 110和114,并且使填充材料122形成在粘附層120的頂表面上和電介質(zhì)102 的頂表面108上。接縫124可以在填充材料122的沉積期間形成在開口 110、114內(nèi)。在實(shí)施例 中，填充材料122由低合金構(gòu)成，低合金由大約0.25-5%的非鈷元素（例如，Al、Ni、Cu、Ag、 Au、Mn、Ti、V、Cr、Fe、Ta、W、Ru、P、B、C、N、Si、Ge、Mg、Zn、Rh、Pt、Cd、Hf、In、Sn、C、0、Be、Ca、Zr、 Nb、Mo、Ir、Re、或Pd)和剩下部分為大約95+%的鈷構(gòu)成。在沉積或沉積之后的處理期間，這 種低合金可能包含非鈷物質(zhì)到填充122的表面的迀移。迀移可以為鈷提供擴(kuò)散阻擋體(除粘 附/阻擋層120之外）和/或用于增強(qiáng)鈷到層120的粘附。鈷內(nèi)的晶粒邊界也可以被非鈷物質(zhì) 填充。在一個實(shí)施例中，填充材料122實(shí)質(zhì)上僅由鈷構(gòu)成。在另一個實(shí)施例中，填充材料122 為至少90%的鈷。在又一個實(shí)施例中，填充材料122由至少50%的鈷構(gòu)成。
[0027]在本發(fā)明的實(shí)施例中，可以通過例如但不限于00)^0)、？￥0、電鍍或化學(xué)鍍的工藝 來形成鈷填充材料122。在一個實(shí)施例中，用于形成填充材料122的工藝方法可以與用于形 成層120的工藝不同。此外，可以共形地形成層120,而可以通過非共形或自下而上的方式來 形成填充材料122。例如，可以通過在接收襯底的暴露的表面上形成共形層的ALD沉積工藝 來形成層120,而可以通過將填充材料定向?yàn)R射到層120的表面上的PVD工藝來形成填充材 料122,與更加垂直取向的側(cè)壁表面相反，平坦水平表面上的沉積速率更大。在另一個示例 中，可以通過在接收襯底的暴露的表面上形成共形層的ALD沉積工藝形成層120,而可以通 過從層120的表面生長填充材料的電鍍工藝來形成填充材料122。在又一個示例中，層120可 以由CVD沉積工藝形成，并且填充材料可以由PVD工藝形成。
[0028]在另一個實(shí)施例中，層120和填充材料122可以由相同的工藝（例如，ALD、CVD或 PVD)來沉積，但具有不同的沉積參數(shù)組，例如壓力、沉積速率、溫度等。例如，可以通過CVD工 藝沉積層120和填充材料122;然而，用于粘附層120的CVD處理中使用的參數(shù)組(例如，沉積 壓力和溫度)可以與用于填充材料122的CVD處理中使用的參數(shù)組不同。在另一個示例中，層 120和填充材料122由PVD工藝形成，但層120可以由與用于形成填充材料的PVD工藝相比、在 靶與接收襯底之間具有較大距離的PVD工藝形成。在另一個實(shí)施例中，金屬填充材料122由 柱狀(Colummated)PVD工藝形成，而層120由非柱狀PVD工藝形成。或者替代地，層120由具有 比用于形成填充材料122的ALD工藝的沉積速率更低的沉積速率的ALD工藝形成，以使得層 120比填充材料122形成得更共形。
[0029] 參考圖1D，可以任選地執(zhí)行退火工藝以使沉積的互連層回流?？梢栽谕嘶鸸に囍?后去除圖IC的接縫124,在電介質(zhì)層102內(nèi)的開口 110和114內(nèi)形成實(shí)體結(jié)構(gòu)。退火工藝可以 幫助在填充材料122內(nèi)生長較大的晶粒結(jié)構(gòu)，從而減小電阻率并且從不良晶粒結(jié)構(gòu)中驅(qū)逐 雜質(zhì)。在一個實(shí)施例中，退火工藝使用諸如氮?dú)?、氫氣和氬氣的氣體。此外，可以在比后端結(jié) 構(gòu)熱預(yù)算更低的溫度下執(zhí)行退火工藝。例如，在一個實(shí)施例中，在300°C、400°C、500°C或更 高的溫度下執(zhí)行退火工藝。在另一個實(shí)施例中，在高于填充材料122的熔點(diǎn)但低于后端結(jié)構(gòu) 熱預(yù)算的溫度下執(zhí)行退火工藝。在各實(shí)施例中，退火工藝能夠?qū)挿旱氐淖兓?例如，對于互 連為300 °C、400 °C、500 °C或更高，對于前端應(yīng)用直到高達(dá)900 °C )。在這樣的實(shí)施例中，退火 溫度不高于要進(jìn)行退火的材料的熔點(diǎn)，因?yàn)橐嘶鸬牟牧系幕亓髂軌虬l(fā)生在比要退火的材 料的熔點(diǎn)低得多的溫度下。在這樣的實(shí)施例中，用于要退火的材料的退火溫度可以低于后 端結(jié)構(gòu)的熱預(yù)算。
[0030] 在又一個實(shí)施例中，可以任選地利用循環(huán)技術(shù)在開口 114和110之內(nèi)沉積互連層 122 (也被稱為填充層122 )，而沒有接縫124。一個周期可以涉及填充材料122的一次沉積和 一次退火工藝?？梢詫⒁粋€周期的退火操作設(shè)置在一定溫度和持續(xù)時間，以簡短地回流填 充材料，改善臺階覆蓋。一個周期的沉積操作可以是短沉積以沉積較少填充材料，從而需要 幾次操作以完全填充通孔和線開口 114和110。在一個實(shí)施例中，需要少于5個周期來沉積填 充材料122而沒有接縫124。
[0031] 參考圖1E，可以執(zhí)行化學(xué)機(jī)械平面化(CMP)工藝以去除設(shè)置在電介質(zhì)層102頂表面 108上方的填充材料122和粘附層120。在一個實(shí)施例中，CMP工藝可以是定時CMP工藝，對CMP 工藝進(jìn)行定時以在線電介質(zhì)層的頂表面108處停止。在另一個實(shí)施例中，CMP工藝可以利用 線電介質(zhì)層的頂表面108作為停止層。由于沉積在線電介質(zhì)層頂表面上方的填充材料的厚 度可以發(fā)生變化，所以利用頂表面108作為停止層可能是更可靠的方法。在替代的實(shí)施例 中，使用蝕刻工藝來去除設(shè)置在電介質(zhì)層102頂表面108上方的填充材料122和層120。
[0032]圖2示出了根據(jù)本發(fā)明實(shí)施例的具有鈷金屬互連的IC結(jié)構(gòu)的部分的截面200。電介 質(zhì)層102的疊置體包括具有粘附層120和金屬(例如，鈷)填充層124的金屬互連。圖2中所示 的IC結(jié)構(gòu)的部分可以是例如在微處理器管芯或存儲器管芯中發(fā)現(xiàn)的后端工序(BEOL)金屬 化結(jié)構(gòu)的部分。
[0033]圖3是示出根據(jù)本發(fā)明的實(shí)施例的形成鈷金屬互連的方法的流程圖300。在302,開 口形成在電介質(zhì)層中以使襯底中（或附加的金屬互連上）的導(dǎo)電區(qū)暴露。在304,與導(dǎo)電區(qū)接 觸的基于Mn的粘附/阻擋層形成在襯底之上、以及在電介質(zhì)層之上和開口側(cè)壁上。在306,填 充材料形成在粘附層上并且填充開口。填充材料由基于鈷的材料構(gòu)成。在308,在任選的實(shí) 施例中，施加熱量以使填充材料回流。在310,去除設(shè)置在電介質(zhì)層的上表面上方的填充材 料和粘附層材料。
[0034]在實(shí)施例中，基于鈷的插塞形成在電介質(zhì)層中的開口的下部（例如，通路孔或狹 槽）中。然后基于鈷的導(dǎo)電線在開口的上部(例如，金屬線溝槽）中形成在基于鈷的插塞上， 以形成鈷互連。
[0035]例如，圖4A-4D示出了根據(jù)本發(fā)明實(shí)施例的形成鈷金屬互連的方法。該方法開始于 與結(jié)合圖IB所示并所述的結(jié)構(gòu)相同的結(jié)構(gòu)，其包括粘附層120,并且為了簡潔起見將不再進(jìn) 行描述。
[0036] 參考圖4A，插塞420形成在粘附層120上。在實(shí)施例中，如圖所示，插塞420僅形成在 電介質(zhì)層102的下開口 114內(nèi)，以使得下開口 114完全被插塞材料420填充。然而，在另一個實(shí) 施例中，插塞420的頂表面可以不與下開口 114的頂表面共面。例如，插塞420的頂表面可以 比下開口的頂表面更高或更低。插塞420的頂表面可以位于層120的水平頂表面、或位于層 120的水平頂表面上方或下方，其中，層120水平設(shè)置在114的頂部和110的底部。如圖4A中所 示，插塞420的頂表面恰好在層120的水平頂表面下方，其中，層120水平設(shè)置在114頂部和 110底部。在另一個實(shí)施例中，插塞420的頂表面可以由于形成插塞420期間的生長曲線的結(jié) 果而形成蘑菇狀圓頂。
[0037] 在實(shí)施例中，以自下而上的方式形成插塞420。即，插塞420不是通過共形沉積而形 成的。例如，在一個實(shí)施例中，通過在導(dǎo)電區(qū)150正上方的層120的表面上選擇性沉積，并且 然后從導(dǎo)電區(qū)150正上方的層120的表面生長，來執(zhí)行插塞420的形成。在具體實(shí)施例中，通 過將插塞材料化學(xué)鍍到層120的暴露且兼容的表面上來形成插塞420。作為示例，導(dǎo)電區(qū)150 具有上金屬化或含金屬的表面，例如鈷(Co)、銅(Cu)或鎢(W)，并且通過化學(xué)鍍沉積來形成 基于鈷的插塞420,化學(xué)鍍沉積包含從導(dǎo)電區(qū)150的金屬化或含金屬的表面上方的層120開 始自下而上生長。在其它實(shí)施例中，可以使用其它適當(dāng)?shù)淖韵露系奶畛浜蜕L沉積方法， 例如但不限于電鍍。自下而上的填充方法是沉積速率在平面或平坦表面上比在垂直側(cè)壁表 面上快的方法。
[0038]插塞420可以是由至少50%的鈷構(gòu)成的基于鈷的插塞。在具體實(shí)施例中，插塞420 由至少90 %的鈷構(gòu)成。在任何這樣的情況下，如果有的話，插塞420成分的非鈷的剩余部分 可以包括 Al、Ni、Cu、Ag、Au、Mn、Ti、V、Cr、Fe、Ta、W、Ru、P、B、C、N、Si、Ge、Mg、Zn、Rh、Pt、Cd、Hf、 111、311、(：、0、86、〇3、2^恥、]\1〇、&、1^、或?(1中的一種或多種。在另一個實(shí)施例中，插塞420由 基于鈷的化合物或合金材料構(gòu)成。例如，在一個實(shí)施例中，插塞420由低合金構(gòu)成，低合金由 大約0.25-5%的非鈷元素（例如上文所列出的那些）和剩余部分使用大約95+%的鈷構(gòu)成。 在沉積或沉積之后的處理期間，這種低合金可以包含非鈷物質(zhì)到鈷插塞的表面或界面的迀 移。迀移可以為鈷提供擴(kuò)散阻擋體和/或用于增強(qiáng)鈷到層120的粘附性。鈷內(nèi)的晶粒邊界也 可以被非鈷物質(zhì)填充。然而，在其它實(shí)施例中，插塞420可以包括少于50%的鈷，但仍然被稱 為基于鈷的材料?；阝挼幕衔锊迦?20材料的示例性實(shí)施例包括硅化鈷或鍺化鈷插塞 材料。在具體的這種實(shí)施例中，導(dǎo)電區(qū)150包括至少一些鍺(例如，暴露的摻雜硅鍺或摻雜的 鍺區(qū)域，或金屬鍺化物區(qū)域），并且插塞420材料是鍺化鈷層。在另一個具體的這種實(shí)施例 中，導(dǎo)電區(qū)15 0包括至少一些硅（例如，暴露的摻雜硅區(qū)域，或金屬硅化物區(qū)域），并且插塞 420材料是硅化鈷層。基于鈷的合金插塞420材料的示例性實(shí)施例包括與以下材料中的一種 或多種形成合金的鈷：Al、Ni、Cu、Ag、Au、Mn、Ti、V、Cr、Fe、Ta、W、Ru、P、B、C、N、Si、Ge、Mg、Zn、 Rh、Pt、Cd、Hf、In、Sn、C、0、Be、Ca、Zr、Nb、Mo、Ir、Re、或 PcL在上述實(shí)施例中，鈷插塞420 可以 具有小晶粒結(jié)構(gòu)。在實(shí)施例中，可以在沒有層120的情況下使用上述摻雜劑（即，0.25-5%的 非鈷元素），從而鈷將直接粘附到側(cè)壁116以及部分150。在實(shí)施例中，摻雜劑本質(zhì)上通過擴(kuò) 散到界面(例如，150和116處的界面)而創(chuàng)建層120(粘附層）。在一個實(shí)施例中，摻雜劑形成 具有部分150的層。在另一個實(shí)施例中，摻雜劑不形成具有150的層，從而使阻擋體沒有底 部，并且插塞420直接接觸區(qū)域150。
[0039] 參考圖4B，可以在插塞420和層120的暴露的頂表面上任選地執(zhí)行預(yù)處理422。可以 通過等離子體工藝或離子轟擊來執(zhí)行預(yù)處理，以增強(qiáng)稍后形成的化合物與被處理的表面的 粘附。在一個實(shí)施例中，可以利用例如出/他等離子體、Ar等離子體、NH 3等離子體、N2等離子 體、和/或它們的組合在從室溫直到大約300°C、400°C、500°C或更高的溫度下，在等離子體 腔中執(zhí)行大約20到60秒的預(yù)處理。在另一個實(shí)施例中，預(yù)處理可以包括Ar離子轟擊。要理解 的是，可以在工藝流程的其它階段(例如，在形成插塞材料之前)執(zhí)行這種預(yù)處理。在實(shí)施例 中，在形成層120之前執(zhí)行預(yù)處理。然而，在其它實(shí)施例中，對層120的處理可能對密度相當(dāng) 有益而不會影響諸如層102的電介質(zhì)。
[0040] 參考圖4C，填充材料424形成在插塞420和上開口 110內(nèi)的層120上。在沉積填充材 料424之后，可以在上開口 110內(nèi)形成接縫426。在一個實(shí)施例中，填充材料424由包括鈷的材 料構(gòu)成。例如，填充材料可以由以上針對填充材料122所述的材料構(gòu)成并且可以通過以上針 對填充材料122所述的工藝來沉積。此外，填充材料424在成分和/或沉積技術(shù)方面可以與插 塞420材料不同。
[0041] 可以任選地執(zhí)行退火工藝以使沉積的填充材料424回流。可以在退火工藝之后去 除圖4C的接縫426,從而在電介質(zhì)層102內(nèi)的開口 110和114內(nèi)形成實(shí)體結(jié)構(gòu)。退火工藝可以 實(shí)現(xiàn)填充材料424內(nèi)的較大的晶粒結(jié)構(gòu)的生長，從而減小電阻率并從其它情況下的不良的 晶粒結(jié)構(gòu)中驅(qū)逐雜質(zhì)。在一個實(shí)施例中，退火工藝包含對例如但不限于氮?dú)?、氫氣或氬氣?形成氣體的使用。此外，可以在低于后端結(jié)構(gòu)熱預(yù)算的溫度下執(zhí)行退火工藝。例如，在一個 實(shí)施例中，在室溫到300°C、400°C、500°C或更高的溫度下執(zhí)行退火工藝。在另一個實(shí)施例 中，在高于填充材料424的熔點(diǎn)但低于后端結(jié)構(gòu)的熱預(yù)算的溫度下執(zhí)行退火工藝。在實(shí)施例 中，退火溫度不高于要進(jìn)行退火的材料的熔點(diǎn)，因?yàn)橐嘶鸬牟牧系幕亓骺梢园l(fā)生在比要 退火的材料的熔點(diǎn)低得多的溫度下。在這樣的實(shí)施例中，用于要退火的材料的退火溫度可 以低于后端結(jié)構(gòu)的熱預(yù)算。
[0042]在又一個實(shí)施例中，任選地利用循環(huán)技術(shù)在開口 110內(nèi)沉積填充材料424,而沒有 接縫426。一個周期可以包含填充材料424的單次沉積和單次退火工藝?？梢詫⒁粋€周期的 退火操作設(shè)置在使填充材料424短暫回流的溫度和持續(xù)時間下，以改善階梯覆蓋。一個周期 的沉積操作可以是沉積較少填充材料424的短沉積，從而需要幾次操作來完全填充上開口 110。在一個實(shí)施例中，需要小于5個周期來沉積填充材料424，而沒有接縫426。
[0043]參考圖4D，可以執(zhí)行CMP工藝來去除層120的頂表面上方的填充材料424,以提供基 于鈷的結(jié)構(gòu)428。在一個實(shí)施例中，CMP工藝可以是定時CMP工藝，對CMP工藝進(jìn)行定時，以在 線電介質(zhì)層的頂表面108處停止。在另一個實(shí)施例中，CMP工藝可以利用電介質(zhì)層102的頂表 面108作為停止層。由于沉積在電介質(zhì)層102頂表面上方的填充材料厚度可以變化，所以利 用頂表面108作為停止層可能是更可靠的方法。在替代的實(shí)施例中，使用蝕刻工藝來去除電 介質(zhì)層102的頂表面108上方的填充材料424。
[0044] 在實(shí)施例中，基于鈷的插塞形成在電介質(zhì)層中的開口的下部（例如，通路孔或狹 槽）中。然后，粘附層形成在開口的上部(例如，金屬線溝槽）中，位于基于鈷的插塞之上。然 后，基于鈷的導(dǎo)電線形成在恰好位于插塞之上的粘附層的部分上，以填充開口的上部，以形 成鈷互連。
[0045] 例如，圖5A-5D示出了根據(jù)本發(fā)明實(shí)施例的形成具有基于Mn的粘附層和含鈷填充 層的鈷互連的方法。該方法開始于與結(jié)合圖IA所示和所述的結(jié)構(gòu)相同的結(jié)構(gòu)。接下來，參考 圖5A，基于鈷的插塞420形成在電介質(zhì)層102的下開口 114中、襯底106的導(dǎo)電區(qū)150上。然而， 在另一個實(shí)施例中，在形成插塞420之前，首先沿電介質(zhì)102的側(cè)壁和/或在部分150頂部上 形成粘附層。
[0046] 參考圖5B，與圖5A的結(jié)構(gòu)共形地沉積基于Mn的粘附層524(例如，Mn、MnN、MnSixNy、 MnSixOy(例如，Mn2[Si04]、MnSi03)、其它基于Mn的硅酸鹽等）。例如，在一個實(shí)施例中，基于Mn 的粘附層524形成在電介質(zhì)層102的上開口 114中和暴露的插塞420上。形成粘附層524的成 分和方法可以如針對圖IB的粘附層120所述的那樣。
[0047] 參考圖5C，填充材料526形成在粘附層524上、上開口 110內(nèi)、以及電介質(zhì)層102的頂 表面108上。在沉積填充材料526之后，接縫528可以形成在上開口 110內(nèi)。填充材料層526的 成分和形成填充材料層526的方法可以如針對圖IC的填充材料122所述那樣。此外，盡管在 實(shí)施例中，插塞420和填充材料526全都是基于鈷的，但它們在成分和/或沉積技術(shù)上可以全 部互不相同。
[0048] 可以任選地執(zhí)行退火工藝以使沉積的填充材料526回流。可以在退火工藝之后去 除圖5C的接縫528,在電介質(zhì)層102的開口 110內(nèi)形成實(shí)體結(jié)構(gòu)。退火工藝可以實(shí)現(xiàn)填充材料 526內(nèi)的較大的晶粒結(jié)構(gòu)的生長，從而減小電阻率并從不良的晶粒結(jié)構(gòu)中驅(qū)逐雜質(zhì)。在一個 實(shí)施例中，退火工藝包含使用氣體，例如但不限于氮?dú)狻錃饣驓鍤?。此外，可以在低于后?結(jié)構(gòu)熱預(yù)算的溫度下執(zhí)行退火工藝。例如，在一個實(shí)施例中，在室溫到300°C、400°C、500°C 或更高的溫度下執(zhí)行退火工藝。在另一個實(shí)施例中，在高于填充材料526的熔點(diǎn)但低于后端 結(jié)構(gòu)的熱預(yù)算的溫度下執(zhí)行退火工藝。在實(shí)施例中，退火溫度不高于要進(jìn)行退火的材料的 熔點(diǎn)，因?yàn)橐嘶鸬牟牧系幕亓骺梢园l(fā)生在比要退火的材料的熔點(diǎn)低得多的溫度下。在這 樣的實(shí)施例中，用于要退火的材料的退火溫度可以低于后端結(jié)構(gòu)的熱預(yù)算。
[0049] 在又一個實(shí)施例中，可以利用循環(huán)技術(shù)在開口 110內(nèi)沉積填充材料526，而沒有接 縫528。一個周期可以包含填充材料526的一次沉積和一次退火工藝。可以將一個周期的退 火操作設(shè)置在使填充材料短暫回流的溫度和持續(xù)時間下，以改善階梯覆蓋。一個周期的沉 積操作可以是沉積較少填充材料的短沉積，從而需要幾次操作來完全填充開口 510。在一個 實(shí)施例中，需要小于5個周期來沉積填充材料526，而沒有接縫528。
[0050] 參考圖5D，可以執(zhí)行CMP工藝來去除設(shè)置在電介質(zhì)層102頂表面108上方的填充材 料526和粘附層524,以提供基于鈷的結(jié)構(gòu)530。在一個實(shí)施例中，CMP工藝可以是定時CMP工 藝，對CMP工藝進(jìn)行定時，以在電介質(zhì)層102的頂表面108處停止。在另一個實(shí)施例中，CMP工 藝可以利用電介質(zhì)層102的頂表面108作為停止層。由于沉積在電介質(zhì)層102頂表面108上方 的填充材料的厚度可以變化，所以利用頂表面108作為停止層可能是更可靠的方法。在替代 的實(shí)施例中，使用蝕刻工藝來去除設(shè)置在電介質(zhì)層102的頂表面108上方的填充材料526和 層 524。
[0051] 圖6是示出根據(jù)本發(fā)明的實(shí)施例的形成鈷金屬互連的方法的流程圖600。在602,在 電介質(zhì)層中形成開口以暴露襯底中的導(dǎo)電區(qū)。在604,在開口的下部中形成與導(dǎo)電區(qū)接觸的 鈷插塞。在605,在開口的上部中形成基于Mn的粘附層(例如，Mn、MnN、MnSi xNy等）。在606,填 充材料形成在插塞和粘附層上以填充開口。填充材料由基于鈷的材料構(gòu)成。在6 0 8，在任選 的實(shí)施例中，施加熱量以使填充材料回流。在610,去除設(shè)置在電介質(zhì)層的上表面上方的填 充材料。在一個這種實(shí)施例中，填充材料和插塞都包括鈷，但具有不同的材料成分。在另一 個這種實(shí)施例中，填充材料和插塞都包括鈷，但是由不同的沉積或生長技術(shù)形成。在又一個 這種實(shí)施例中，填充材料和插塞都包括鈷，但是具有不同的材料成分并且由不同的沉積或 生長技術(shù)形成。
[0052 ]在實(shí)施例中，半導(dǎo)體器件的金屬柵極電極至少部分地由鈷構(gòu)成。即，本發(fā)明的實(shí)施 例不必限于形成基于鈷的互連。
[0053]在示例中，圖7描繪了根據(jù)本發(fā)明的實(shí)施例的在襯底702上制造的金屬氧化物半導(dǎo) 體場效應(yīng)晶體管(M0S-FET)700。柵極電介質(zhì)層704設(shè)置在溝道區(qū)706上方，并且柵極電極708 設(shè)置在柵極電介質(zhì)層704上方。柵極電介質(zhì)層704和柵極電極708可以被柵極隔離間隔體710 隔離。可以通過向襯底702中注入摻雜原子來形成尖端擴(kuò)展712?？梢酝ㄟ^在襯底702的蝕刻 掉部分中選擇性生長外延膜來形成源極和漏極區(qū)（例如，應(yīng)變感生的源極/漏極區(qū)720)，并 且源極和漏極區(qū)被原位摻雜或在外延膜生長之后被摻雜或二者。在實(shí)施例中，尖端擴(kuò)展712 可以與源極和漏極區(qū)同時形成，以創(chuàng)建"外延"尖端擴(kuò)展。在典型的MOS-FET中，溝道區(qū)706由 諸如單晶硅的半導(dǎo)體材料構(gòu)成。在實(shí)施例中，柵極電極708是金屬柵極電極(例如，柵極電極 708的功函數(shù)基于金屬或含金屬的層）。在一個這種實(shí)施例中，金屬柵極電極由至少一些鈷 構(gòu)成。例如，在具體實(shí)施例中，金屬柵極電極708包括基于Mn的粘附層(例如，如上所述的Mn、 1_、11^^隊等)7084和其上的鈷填充金屬708B。例如，基于鈷的材料或膜708B由至少90%的 鈷構(gòu)成。在具體的這種實(shí)施例中，基于鈷的材料或膜708B由低合金構(gòu)成，低合金具有大約 0.25-5%的非鈷元素的、以及剩余部分為大約95+%的鈷。
[0054] 另外，要理解的是，MOS-FET 700可以是平面器件，或者包括三維主體(例如，如在 雙柵極、鰭狀物FET、三柵極或柵極全包圍晶體管中那樣）。如此，襯底702可以是平面襯底或 者可以描繪三維主體的截面圖。最后，要理解的是，為了清晰起見，僅描繪了MOS-FET 700的 幾個特征。要理解的是，如現(xiàn)有技術(shù)中公知的，還可以包括隔離層（例如，層間電介質(zhì)層 740)、以及用于將MOS-FET 700集成到例如集成電路中的金屬化布線層。
[0055]例如，各種基于鈷的實(shí)施例可以包括在移動計算節(jié)點(diǎn)中，例如蜂窩電話、智能電 話、平板計算機(jī)、超極本電腦?、筆記本電腦、膝上型計算機(jī)、個人數(shù)字助理、以及基于移動 處理器的平臺。
[0056]示例1包括:設(shè)置在襯底上的電介質(zhì)層；電介質(zhì)層中的開口，其中，開口具有側(cè)壁并 且暴露襯底和附加互連結(jié)構(gòu)的至少其中之一的導(dǎo)電區(qū)；設(shè)置在導(dǎo)電區(qū)之上和側(cè)壁上粘附 層，粘附層包括錳；以及開口內(nèi)和粘附層的表面上的填充材料，填充材料包括鈷。在實(shí)施例 中，電介質(zhì)直接接觸襯底，但在其它實(shí)施例中，一個或多個層位于電介質(zhì)與襯底之間。在實(shí) 施例中，附加的互連結(jié)構(gòu)可以包括通孔、填充有金屬的溝槽(互連線)等。盡管示例包括了雙 鑲嵌方法，但以上剛剛論述的開口未必具有不同的寬度，例如，在圖1中發(fā)現(xiàn)的那些，或一般 與雙鑲嵌工藝相關(guān)聯(lián)的通孔之上的線路。如下所解釋的，提到"設(shè)置在導(dǎo)電區(qū)之上的粘附 層，粘附層包括錳"未必表示導(dǎo)電區(qū)之上的粘附層的部分中會有錳。例如，如果錳不在導(dǎo)電 區(qū)之上的粘附層部分中而在側(cè)壁上的粘附層中，則仍然滿足"設(shè)置在導(dǎo)電區(qū)之上的粘附層， 粘附層包括猛"。
[0057]在示例2中，示例1的主題可以任選地包括，其中，填充材料由至少50原子％的鈷構(gòu) 成。
[0058] 在示例3中，示例I-2的主題可以任選地包括，其中，粘附層包括從由硅、氮、碳、氫、 和氧組成的組中選擇的至少一種元素。
[0059] 在示例4中，示例1-3的主題可以任選地包括，其中，粘附層不厚于50A。
[0060] 在示例5中，示例1-4的主題可以任選地包括，其中，粘附層直接接觸填充材料。
[0061] 在示例6中，示例1-5的主題可以任選地包括，其中，粘附層直接接觸導(dǎo)電區(qū)。在示 例6的另一個形式中，示例1-5的主題可以任選地包括，其中，粘附層直接接觸導(dǎo)電區(qū)和電介 質(zhì)層。
[0062] 在示例7中，示例1-6的主題可以任選地包括，其中，填充材料包括從由硅和錳組成 的組中選擇的至少一種元素。這可能是由于硅或錳從粘附層迀移到填充材料中和/或這可 能是由于利用除鈷之外已經(jīng)存在的硅和/或錳沉積來填充材料。
[0063] 在示例8中，示例1-7的主題可以任選地包括，其中，填充材料包括直接接觸包括在 粘附層中的錳的錳。鈷填充層可以包括錳和/或硅。利用掃描電子顯微鏡（SEM)圖像或透射 電子顯微鏡(TEM)圖像，視覺上這可能并不明顯，但其它檢測方法可以指示出鈷填充層中存 在錳和/或硅。沿著鈷填充層的外部邊緣可能存在錳和/或硅，因?yàn)殄i和/或硅可能已經(jīng)從粘 附層迀移到鈷填充層。例如，在錳和鈷之間存在可溶性，并且來自與填充層接觸的粘附層的 錳可能已經(jīng)與鈷填充層混合。這種迀移有助于鈷填充粘附到粘附層，并且還允許粘附層起 到鈷填充層的潤濕層的作用。潤濕層包括外延生長在創(chuàng)建自組裝的量子點(diǎn)或薄膜的表面上 的原子的初始層。
[0064]示例涉及TEM能量散射X射線（EDX)。小TEM探頭電子與要進(jìn)行成像的材料交互作 用，并且該材料從圖像一個像素內(nèi)存在的不同元素發(fā)射X射線。這允許對圖像的元素映射。 通過跨結(jié)構(gòu)采用具有更多停留時間的行掃描(例如，跨通孔而不是圖像中的每個像素)來達(dá) 到更高靈敏度。在實(shí)施例中（示例8a)，如果鈷填充層中存在錳，那么錳可能會迀移到粘附 層/填充材料界面，從而改善粘附性。然后，EDX可以檢測到鈷填充層中和粘附層/填充層邊 緣/界面附近的錳。在實(shí)施例中（示例8b)，如果錳處于粘附層/填充層界面處，它可能會擴(kuò)散 到鈷和其它界面中（例如，如同在執(zhí)行CMP之后的頂層）。將會在填充層和邊緣/界面附近兩 者中檢測到這樣的情況。在實(shí)施例中，如果未發(fā)生錳的擴(kuò)散，那么錳可以僅處于示例8a的填 充層中和示例8b的界面處。在實(shí)施例中，如果錳存在于120和填充層兩者中，可以在這兩個 區(qū)域中檢測到錳。擴(kuò)散可能會相對于濃度/成分以及粘附或潤濕能力發(fā)生變化，從而示例8a 和/或8b的過程發(fā)生，但仍然可以在實(shí)施例中的兩種場景下檢測到錳。
[0065]實(shí)施例類似于圖5D的實(shí)施例，但包括電介質(zhì)帽蓋層/蝕刻停止層（例如，類似于或 直接等同于元件104的材料和結(jié)構(gòu)），電介質(zhì)覆蓋層/蝕刻停止層從左側(cè)電介質(zhì)部分102的頂 表面、跨過524和526的頂部、然后跨過右側(cè)電介質(zhì)部分102的頂部延伸。這覆蓋了經(jīng)拋光的 金屬，并且稍后通過蝕刻將其穿通以形成針對下一層的通孔，就如同圖5D中利用穿過空間 116并穿過層104的通孔所示的那樣。該覆蓋物密封地保護(hù)了線（例如，材料530)并且錳(其 在這該實(shí)施例中被混合并存在于鈷填充530中）可以擴(kuò)散到覆蓋層，以改善電介質(zhì)覆蓋層/ 蝕刻停止層對鈷530的粘附性(例如，通過形成硅酸鹽）。錳可以從層120擴(kuò)散或從已沉積的 包括一定量錳的合金鈷填充層擴(kuò)散?？梢栽诟邷叵鲁练e電介質(zhì)覆蓋物，并且從而使溫度驅(qū) 使錳從層120和/或530和/或420內(nèi)熱擴(kuò)散直到溝槽110的頂部?？梢酝ㄟ^TEM EDX方法等在 新的電介質(zhì)覆蓋物/層530界面處檢測錳。
[0066] 在另一個示例中，示例1-8的主題可以任選地包括直接形成在粘附層和填充材料 的頂部上的電介質(zhì)層，電介質(zhì)層包括錳;其中，填充材料也包括錳。錳可能已經(jīng)從粘附層和/ 或粘附層迀移到電介質(zhì)中。
[0067] 在另一個示例9中，示例1-8的主題可以任選地包括直接形成在填充材料的頂部上 的電介質(zhì)層，電介質(zhì)層包括第一材料;其中，第一材料還包括在填充材料中，并且第一材料 是從包括 Al、Ni、Cu、Ag、Au、Mn、Ti、V、Cr、Fe、Ta、W、Ru、P、B、C、N、Si、Ge、Mg、Zn、Rh、Pt、Cd、Hf、 In、Sn、C、0、Be、Ca、Zr、Nb、Mo、Ir、Re、和Pd的組中選擇的。該材料可能已經(jīng)從填充材料迀移 到電介質(zhì)中。
[0068] 在示例9中，示例1-8的主題可以任選地包括，其中（a)粘附層包括直接接觸電介質(zhì) 層的第一部分和直接接觸導(dǎo)電區(qū)的第二部分，并且(b)第一部分包括比第二部分更高的原 子％的錳。錳與電介質(zhì)以及鈷填充層接合得很好。在粘附層/電介質(zhì)界面上，錳形成MnSi xOy (例如，Mn2[Si04]、MnSi03)和其它基于Mn的硅酸鹽。硅酸鹽具有阻礙擴(kuò)散的功能，從而防止 鈷擴(kuò)散到周圍的電介質(zhì)中并且還將具有粘合劑/潤濕功能，以確保鈷很好地粘附到電介質(zhì)。 在粘附層/鈷填充層界面上，發(fā)生金屬到金屬的接合(例如，在錳與鈷之間），并且在界面處 產(chǎn)生了一些合金化。這種接合實(shí)現(xiàn)了額外的好處，即錳將在通孔底部分解(其中，在實(shí)施例 中，粘附層直接接觸金屬填充層，并且可能還直接接觸另一個互連或?qū)щ娨r底部分）。這降 低了接口連接到其它互連或襯底的導(dǎo)電部分的粘附層處的通孔中的電阻。例如，形成在通 孔底部的來自120的錳開始與ILD上的類似的120部分一樣厚。在退火之后，錳可以完全擴(kuò)散 到鈷填充中或者可以保留在層120中。保留的量可以發(fā)生變化。因此，在一些實(shí)施例中，在完 成器件處理之后，在通孔底部附近的粘附層可能幾乎沒有剩下錳。
[0069] 在示例10中，示例1 -9的主題可以任選地包括，其中，填充材料實(shí)質(zhì)上由鈷組成。在 另一個示例中，示例1-9的主題可以任選地包括，其中，粘附層未將導(dǎo)電區(qū)與填充材料完全 分隔開，并且填充材料直接接觸導(dǎo)電區(qū)的部分。因此，通過TEM EDX檢測或以其它方式(不論 粘附層是否將填充材料與導(dǎo)電區(qū)完全還是不完全分隔開）；都可能有粘附層中沒有錳的將 填充材料與導(dǎo)電區(qū)分隔開的區(qū)域?？梢詫⒋艘暈闆]有可以檢測到的粘附層(不論那里是否 有該層）的區(qū)域，并且因此"粘附層未將導(dǎo)電區(qū)與填充材料完全分隔開，并且填充材料直接 接觸導(dǎo)電區(qū)的部分"。
[0070] 示例11包括一種形成金屬互連結(jié)構(gòu)的方法，包括:在襯底上的電介質(zhì)層中形成開 口，其中，開口暴露襯底和附加互連結(jié)構(gòu)的至少其中之一的導(dǎo)電區(qū);在開口中和導(dǎo)電區(qū)上以 及還在側(cè)壁上形成包括錳的粘附層；在開口之內(nèi)和粘附層的表面上形成包括鈷的填充材 料;以及去除電介質(zhì)層的上表面上方的填充材料和粘附層的部分。
[0071 ]在示例12中，示例11的主題可以任選地包括，其中，粘附層包括從由硅、氮、碳、氫、 和氧組成的組中選擇的至少一種元素。
[0072] 在示例13中，示例11-12的主題可以任選地包括，其中，粘附層直接接觸填充材料。
[0073] 在示例14中，示例11-13的主題可以任選地包括，其中，粘附層直接接觸導(dǎo)電區(qū)。
[0074] 在示例15中，示例13-14的主題可以任選地包括，其中（a)粘附層包括直接接觸電 介質(zhì)層的第一部分和直接接觸導(dǎo)電區(qū)的第二部分，并且(b)第一部分包括比第二部分更高 的原子％的猛。
[0075] 在示例16中，示例13-15的主題可以任選地包括利用共形的方法形成粘附層，并且 利用非共形的方法形成填充層。
[0076]在另一個示例中，示例13-15的主題可以任選地包括直接在粘附層和填充材料的 頂部上形成電介質(zhì)層，電介質(zhì)層包括錳;其中，填充材料還包括錳。同樣，錳可能已經(jīng)從粘附 層和/或填充材料迀移到電介質(zhì)中。
[0077]示例17包括金屬互連結(jié)構(gòu)，金屬互連結(jié)構(gòu)包括:設(shè)置在襯底上的電介質(zhì)層;設(shè)置在 電介質(zhì)層中并且暴露襯底和附加互連結(jié)構(gòu)的至少其中之一的導(dǎo)電區(qū)的開口，開口具有下部 和上部;設(shè)置在開口的下部中的插塞，插塞包括鈷;設(shè)置在側(cè)壁上的粘附層，粘附層包括錳； 以及設(shè)置在插塞上和開口的上部中的填充材料，填充材料包括鈷。
[0078] 在示例18中，示例17的主題可以任選地包括，其中，粘附層直接接觸插塞和電介 質(zhì)。
[0079] 在示例19中，示例17-18的主題可以任選地包括，其中，粘附層位于插塞與填充材 料之間。
[0080] 在示例20中，示例17-19的主題可以任選地包括，其中，插塞和填充材料具有不同 的成分。
[0081] 在另一個示例20中，示例17-19的主題可以任選地包括直接形成在粘附層和填充 材料的頂部上的電介質(zhì)層，電介質(zhì)層包括錳;其中，填充材料還包括錳。錳可能已經(jīng)從粘附 層迀移到電介質(zhì)中。
[0082] 已經(jīng)出于說明和描述的目的介紹了本發(fā)明的實(shí)施例的前述描述。其并不旨在窮舉 或?qū)⒈景l(fā)明限制到所公開的精確形式。本說明書和所附權(quán)利要求包括諸如左、右、頂、底、 在……之上、在……之下、上、下、第一、第二等術(shù)語，它們僅用于描述性目的而不被認(rèn)為是 限制性的。例如，標(biāo)示相對垂直位置的術(shù)語指代襯底或集成電路的器件側(cè)(或有源表面)是 該襯底的"頂"表面的情形;襯底實(shí)際上可以處于任何取向，以使得在標(biāo)準(zhǔn)的地面參考系中， 襯底的"頂"側(cè)可以低于"底"側(cè)并且仍然落在術(shù)語"頂"的意義內(nèi)。如本文中（包括權(quán)利要求 書中）所使用的術(shù)語"在……上"并不指示在第二層"上"的第一層直接在第二層上并且與第 二層直接接觸，除非對此進(jìn)行明確陳述;在第一層與位于第一層上的第二層之間可以存在 第三層或其它結(jié)構(gòu)?？梢栽谌舾晌恢煤腿∠蛏现圃臁⑹褂没蜓b運(yùn)本文中所描述的器件或制 品的實(shí)施例。相關(guān)領(lǐng)域技術(shù)人員可以意識到，鑒于以上教導(dǎo)，可以做出許多修改和變化。本 領(lǐng)域技術(shù)人員將認(rèn)識到針對圖中所示的各個部件的各種等價組合和替換。因此，本發(fā)明的 范圍旨在不受該【具體實(shí)施方式】的限制，而是受所附權(quán)利要求的限制。
【主權(quán)項】
1. 一種金屬互連結(jié)構(gòu)，包括： 襯底上的電介質(zhì)層； 所述電介質(zhì)層中的開口，其中，所述開口具有側(cè)壁并且暴露所述襯底和附加互連結(jié)構(gòu) 的至少其中之一的導(dǎo)電區(qū)； 所述導(dǎo)電區(qū)上和所述側(cè)壁上的粘附層，所述粘附層包括錳；以及 所述開口內(nèi)和所述粘附層的表面上的填充材料，所述填充材料包括鈷。2. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中，所述填充材料由至少50原子％的鈷構(gòu)成。3. 根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其中，所述粘附層包括從由硅、氮、碳、氫、和氧組成的組 中選擇的至少一種元素。4. 根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其中，所述粘附層不厚于50A。5. 根據(jù)權(quán)利要求4所述的結(jié)構(gòu)，其中，所述粘附層直接接觸所述填充材料。6. 根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其中，所述粘附層直接接觸所述導(dǎo)電區(qū)。7. 根據(jù)權(quán)利要求6所述的結(jié)構(gòu)，其中，所述粘附層直接接觸所述電介質(zhì)層。8. 根據(jù)權(quán)利要求7所述的結(jié)構(gòu)，其中，所述填充材料包括直接接觸包括在所述粘附層中 的錳的錳。9. 根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其中，所述填充材料包括從由硅和錳組成的組中選擇的 至少一種元素。10. 根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其中，（a)所述粘附層包括直接接觸所述電介質(zhì)層的第 一部分和直接接觸所述導(dǎo)電區(qū)的第二部分，并且(b)所述第一部分包括比所述第二部分更 尚的原子％的猛。11. 根據(jù)權(quán)利要求10所述的結(jié)構(gòu)，其中，所述粘附層未將所述導(dǎo)電區(qū)與所述填充材料完 全分隔開，并且所述填充材料直接接觸所述導(dǎo)電區(qū)的部分。12. 根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其中，所述填充材料實(shí)質(zhì)上由鈷組成。13. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，包括直接形成在所述粘附層和所述填充材料的頂部上 的電介質(zhì)層，所述電介質(zhì)層包括錳;其中，所述填充材料也包括錳。14. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，包括直接形成在所述填充材料的頂部上的電介質(zhì)層， 所述電介質(zhì)層包括第一材料;其中，所述第一材料還包括在所述填充材料中，并且所述第一 材料是從包括 Al、Ni、Cu、Ag、Au、Mn、Ti、V、Cr、Fe、Ta、W、Ru、P、B、C、N、Si、Ge、Mg、Zn、Rh、Pt、 Cd、Hf、In、Sn、C、0、Be、Ca、Zr、Nb、Mo、Ir、Re、和 Pd 的組中選擇的。15. -種形成金屬互連結(jié)構(gòu)的方法，包括： 在襯底上的電介質(zhì)層中形成開口，其中，所述開口暴露所述襯底和附加互連結(jié)構(gòu)的至 少其中之一的導(dǎo)電區(qū)； 在所述開口中和所述導(dǎo)電區(qū)上以及還在側(cè)壁上形成包括錳的粘附層； 在所述開口內(nèi)和所述粘附層的表面上形成包括鈷的填充材料；以及 去除所述填充材料和所述粘附層的位于所述電介質(zhì)層的上表面上方的部分。16. 根據(jù)權(quán)利要求15所述的方法，其中，所述粘附層包括從由硅、氮、碳、氫、和氧組成的 組中選擇的至少一種元素。17. 根據(jù)權(quán)利要求15所述的方法，其中，所述粘附層直接接觸所述填充材料。18. 根據(jù)權(quán)利要求15所述的方法，其中，所述粘附層直接接觸所述導(dǎo)電區(qū)。19. 根據(jù)權(quán)利要求15所述的方法，其中，（a)所述粘附層包括直接接觸所述電介質(zhì)層的 第一部分和直接接觸所述導(dǎo)電區(qū)的第二部分，并且(b)所述第一部分包括比所述第二部分 更高的原子％的錳。20. 根據(jù)權(quán)利要求15所述的方法，包括:利用共形方法形成所述粘附層，以及利用非共 形方法形成所述填充層。21. 根據(jù)權(quán)利要求15所述的方法，包括直接在所述粘附層和所述填充材料的頂部上形 成電介質(zhì)層，所述電介質(zhì)層包括錳;其中，所述填充材料也包括錳。22. -種金屬互連結(jié)構(gòu)，包括： 襯底上的電介質(zhì)層； 包括在所述電介質(zhì)層中的開口，所述開口具有下部和上部，所述開口暴露所述襯底和 附加互連結(jié)構(gòu)的至少其中之一中的導(dǎo)電區(qū)， 包括在所述開口的所述下部中的插塞，所述插塞包括鈷； 在側(cè)壁上的粘附層，所述粘附層包括錳；以及 在所述插塞上并且包括在所述開口的所述上部中的填充材料，所述填充材料包括鈷。23. 根據(jù)權(quán)利要求22所述的結(jié)構(gòu)，其中，所述粘附層直接接觸所述插塞和所述電介質(zhì)。24. 根據(jù)權(quán)利要求22所述的結(jié)構(gòu)，其中，所述粘附層位于所述插塞與所述填充材料之 間。25. 根據(jù)權(quán)利要求22所述的互連結(jié)構(gòu)，包括直接形成在所述粘附層和所述填充材料的 頂部上的電介質(zhì)層，所述電介質(zhì)層包括錳;其中，所述填充材料也包括錳。
【文檔編號】H01L21/3205GK106068549SQ201580002697
【公開日】2016年11月2日
【申請日】2015年2月21日 公開號201580002697.9, CN 106068549 A, CN 106068549A, CN 201580002697, CN-A-106068549, CN106068549 A, CN106068549A, CN201580002697, CN201580002697.9, PCT/2015/198, PCT/IB/15/000198, PCT/IB/15/00198, PCT/IB/2015/000198, PCT/IB/2015/00198, PCT/IB15/000198, PCT/IB15/00198, PCT/IB15000198, PCT/IB1500198, PCT/IB2015/000198, PCT/IB2015/00198, PCT/IB2015000198, PCT/IB201500198
【發(fā)明人】C·J·杰澤斯基, T·K·因杜庫里, R·V·謝比亞姆, C·T·卡弗
【申請人】英特爾公司